JPH022646A - Formation of electrode - Google Patents
Formation of electrodeInfo
- Publication number
- JPH022646A JPH022646A JP63147441A JP14744188A JPH022646A JP H022646 A JPH022646 A JP H022646A JP 63147441 A JP63147441 A JP 63147441A JP 14744188 A JP14744188 A JP 14744188A JP H022646 A JPH022646 A JP H022646A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- alloy
- resist
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Die Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置を搭載する台〔以後サブマウントと
記す〕の表面に配置された電極の形成方法に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for forming electrodes arranged on the surface of a mount (hereinafter referred to as submount) on which a semiconductor device is mounted.
従来の技術
ファイバーを用いた光通信の光源に用いる発光ダイオー
ドや半導体レーザーにおいては、ファイバーへ効率よく
光を入射させるため制限された領域にのみ電流全流して
発光領域を制限している。Conventional technology In light emitting diodes and semiconductor lasers used as light sources for optical communications using fibers, in order to efficiently input light into the fiber, the light emitting area is limited by allowing the entire current to flow only in a restricted area.
電流全制限するとその領域での電流密度が高くなるため
発熱量が大きい。このため光通信用の発光ダイオードや
半導体レーザーでは、熱伝導性の良い材料の上に発光ダ
イオードや半導体レーザーなどの半導体装置を搭載して
、熱放散を向上させ、半導体装置の温度上昇を極力防い
でいる。この場合、熱伝導性の良い材料の表面疋は、半
導体装置を接着するためのろう材として、スズやハンダ
などの低融点金属が配置される。このような熱伝導性の
良い材料の表面に低融点金属により電極を形成したもの
を半導体装置サブマウントとして用いる。When the current is completely limited, the current density in that area becomes high, resulting in a large amount of heat generation. For this reason, in light-emitting diodes and semiconductor lasers for optical communications, semiconductor devices such as light-emitting diodes and semiconductor lasers are mounted on materials with good thermal conductivity to improve heat dissipation and prevent temperature rises in the semiconductor devices as much as possible. I'm here. In this case, a low melting point metal such as tin or solder is placed on the surface of the material having good thermal conductivity as a brazing material for bonding the semiconductor device. Such a material with good thermal conductivity, on which electrodes are formed using a low melting point metal, is used as a semiconductor device submount.
従来、この種のサブマウントは第3図に示すような構成
であった。第3図において、1はシリコy(Si)、2
は酸化珪素(SiO2)、3はりOム(Cr)−白金(
Pt)・金(人u)、4はスズ(Sn)、了は金体U)
である。Conventionally, this type of submount has had a configuration as shown in FIG. In Fig. 3, 1 is silicon y (Si), 2
is silicon oxide (SiO2), tri-Om (Cr)-platinum (
Pt), gold (person u), 4 is tin (Sn), ryo is gold body U)
It is.
すなわち、従来装置では、Cr−Pt・ムu3上にろう
材としてのSn4とAu7とを連続蒸着して電極を形成
していた。That is, in the conventional device, an electrode was formed by successively depositing Sn4 and Au7 as brazing filler metals on Cr--Pt.mu.U3.
発明が解決しようとする課題
このような従来の構成では、Snを含む電極がサブマウ
ント表面全面に形成されている。Snを含む電極は上部
に半導体装置を搭載するためのろう材として用いるので
あるが、サブマウント表面上にろう材としての電極以外
の機能部を形成したい場合には、Snを含む電極を全面
ではなく一部に形成する必要がある。Snは非常に酸化
しやすい材料であるため一般にSn4の表面VCAu7
を薄く蒸着して酸化を防いでいる。ところがムu7の蒸
着時にAu7とSn4との合金化が進行し人u/Sn合
金層が形成される。この人u /S n合金はエツチン
グ除去が困難であるため5n−Au電極(4、7)全所
定の形状にすることができない。またムU了の蒸着前に
Sn4をフォトリソグラフィ法によシ所定の形状にした
場合、フォ) IJングラフィでのレジスト除去工程時
にSn4表面が酸化してしまいろう材としては不適当と
なる。このように従来は所定の形状の主たる金属がSn
である電極をなかなか得難いという問題があった。Problems to be Solved by the Invention In such a conventional configuration, an electrode containing Sn is formed over the entire surface of the submount. The Sn-containing electrode is used as a brazing material for mounting a semiconductor device on the top, but if you want to form a functional part other than the electrode as a brazing material on the submount surface, the Sn-containing electrode can be used on the entire surface. It is necessary to form it in a part without any problem. Since Sn is a material that oxidizes very easily, it is generally
is deposited thinly to prevent oxidation. However, during the vapor deposition of Au7 and Sn4, the alloying between Au7 and Sn4 progresses, forming a U/Sn alloy layer. Since this U/Sn alloy is difficult to remove by etching, the entire 5n-Au electrodes (4, 7) cannot be formed into a predetermined shape. Furthermore, if Sn4 is formed into a predetermined shape by photolithography before vapor deposition, the surface of Sn4 will be oxidized during the resist removal process in IJ lithography, making it unsuitable as a brazing material. In this way, in the past, the main metal of a predetermined shape was Sn.
There was a problem in that it was difficult to obtain an electrode with a certain temperature.
本発明はこのような問題点を解決するもので所定の形状
の主たる金属がSnである電極の形成方法を提供するも
のである。The present invention solves these problems and provides a method for forming an electrode in a predetermined shape whose main metal is Sn.
課題を解決するための手段
この問題点を解決するために、本発明はSn蒸着後にま
ずレジストで得ようとする形状とは反転した形状を形成
し、AuまたはSnを含むAuを蒸着したのちレジスト
上のムUまたはSnを含むムUおよびレジスト6上去(
リフトオフ)し、しかるのちムUまたはSnを含むムU
が残った部分以外のSniエツチング除去することによ
り目的の形状を得るものである。Means for Solving the Problems In order to solve this problem, the present invention first forms a shape that is inverted from the shape to be obtained with a resist after Sn vapor deposition, and then deposits Au or Au containing Sn, and then deposits the resist. MuU containing the above MuU or Sn and resist 6 above (
lift-off) and then MuU containing MuU or Sn
The desired shape is obtained by removing Sni etching except for the remaining portion.
作用
この発明によると、所定の形状の主たる金属がSnであ
る電極がムUまたはAu合金でSnを被った構造で得ら
れ、Snの酸化のない電極を形成することができる。According to the present invention, an electrode having a predetermined shape whose main metal is Sn is covered with Sn with MuU or an Au alloy, and an electrode without oxidation of Sn can be formed.
実施例
第1図は本発明の一実施例により形成されたサブマウン
トの断面図であり、第2図は同実施例の形成方法’rl
lliに示した工程順断面図である。第1図、第2図に
おいて、1はsi、2は5in2.3はcr−pt−ム
u、4はSn、5はレジスト、6は金/スズ合金(スズ
含有量12%)、アはAuである。Embodiment FIG. 1 is a sectional view of a submount formed according to an embodiment of the present invention, and FIG.
FIG. In Figures 1 and 2, 1 is Si, 2 is 5in2.3 is CR-PT-MU, 4 is Sn, 5 is resist, 6 is gold/tin alloy (tin content 12%), and A is It is Au.
このようなサブマウントは以下の方法で作製される。第
2図乙のように、Si1上に、熱酸化により、厚さ1o
00o入のSiO□2を形成する。Such a submount is manufactured by the following method. As shown in FIG.
00o-containing SiO□2 is formed.
次いでOrを500人、ptを1000人1人Uを40
oO人の厚さで連続蒸着して0r−Pt・ムu3を形成
する。0r−Pt・ムu3上にSn4を2μm蒸着し、
レジスト5で第1図に示すSn4?!極形状とは反転し
た形状を形成する。その後第2図すのように、ムu/S
n合4.(Sn含有量12%)6を1000人、ムU了
を2000人蒸着する。そしてレジスト5の段差を利用
してレジスト6上のムu7とAu/Sn合金6およびレ
ジスト5′!i−アセトンを用いて除去(リフトオフ)
して、第2図Cのように得ようとする形状の入u/Sn
合金6゜Au7電極を形成する。そして、この人u /
S n合金1入U電極をマスクとして硝酸:水:1:1
0の混合液でムu/Sn合金・ムU電極部以外のSn4
をエツチング除去することにより、第1図に示すような
形状のSn電極を得る。以上の方法により所望形状のS
n電極を得ることができる。Next, 500 people for Or, 1000 people for PT, 40 people for U.
A layer of 0r-Pt.mu.u3 is formed by continuous vapor deposition to a thickness of 00. 2 μm of Sn4 was vapor-deposited on 0r-Pt・mu3,
Sn4? shown in Figure 1 with resist 5? ! A shape that is inverted from the polar shape is formed. After that, as shown in Figure 2, Mu/S
n combination 4. (Sn content 12%) 1000 people and 2000 people vapor deposited MuU. Then, using the step of the resist 5, the mu u7 on the resist 6, the Au/Sn alloy 6, and the resist 5'! Removed using i-acetone (lift-off)
Then, the input u/Sn of the shape to be obtained as shown in Fig. 2C is
An alloy 6°Au7 electrode is formed. And this person u/
Nitric acid: water: 1:1 using S n alloy 1 U electrode as a mask
Muu/Sn alloy/Sn4 other than the MuU electrode part with a mixed solution of 0
By etching away, a Sn electrode having a shape as shown in FIG. 1 is obtained. By the above method, the desired shape of S
An n-electrode can be obtained.
なお、実施例ではSn4上の金属としてムu /S n
合金6とムu7との場合を示したが、Au了だけでも同
様の効果が得られることは明らかである。In addition, in the example, the metal on Sn4 is mu /S n
Although the case of Alloy 6 and Mu7 has been shown, it is clear that the same effect can be obtained with Au2 alone.
発明の効果
以上のように本発明によれば、主たる電極金属としてS
nを用いる場合に、まず、Sn上にレジストによる反転
パターン層を設け、ついで、ムUまたはk u/S n
合金を蒸着し、リフトオフによって、Auまたはムu
/S n合金を所望形状になし、これをマスクにして、
Snを所望形状に電極形成することにより、Snの酸化
のない電極が容易に実現できる。Effects of the Invention As described above, according to the present invention, S is used as the main electrode metal.
When using n, first provide an inverted pattern layer of resist on Sn, and then form a layer of mu or k u/S n
Au or Mu is deposited by vapor deposition and lift-off.
/S n alloy into a desired shape and use it as a mask,
By forming an electrode of Sn into a desired shape, an electrode without oxidation of Sn can be easily realized.
第1図は本発明の一実施例により形成されたすブマウン
トの断面図、第2図a % Oは本発明の形成方法を順
に示した工程順断面図、第3図は従来のサブマウントの
断面図である。
1・・・・・・シリコン(Si )、2・・川・酸化珪
素(sio23・・・・・・クロム(Cr)・白金(p
t)・金(ムU)、4・・・・・スズ(Sn)、6・・
・・・・レジスト、6・・・・・・金/カ(Au/Sn
)合金、7・・す・・金(Au)。
代理人の氏名 弁理士 中 尾 敏 男 はが1名区
区Fig. 1 is a cross-sectional view of a submount formed according to an embodiment of the present invention, Fig. 2 a% O is a cross-sectional view showing the forming method of the present invention in order, and Fig. 3 is a cross-sectional view of a conventional submount. FIG. 1...Silicon (Si), 2...Silicone oxide (sio23...Chromium (Cr), platinum (p)
t)・Gold (MU), 4...Tin (Sn), 6...
...Resist, 6...Gold/Sn
) Alloy, 7... Gold (Au). Name of agent: Patent attorney Toshio Nakao (1 person)
Claims (1)
状のレジスト層を形成し、ついで、全面に金またはスズ
を含む金による第2層電極材を蒸着したのち、前記レジ
スト層上の前記第2層電極材および前記レジストを除去
し、しかるのち前記第2層電極材の残存パターンをマス
クとして、前記スズを選択除去することを特徴とする電
極の形成方法。A resist layer having a shape inverted from the desired shape is formed on the tin-deposited surface of the first layer electrode material, and then a second layer electrode material made of gold or gold containing tin is deposited on the entire surface, and then a second layer electrode material made of gold or gold containing tin is deposited on the entire surface. A method for forming an electrode, comprising removing the second layer electrode material and the resist, and then selectively removing the tin using the remaining pattern of the second layer electrode material as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147441A JPH022646A (en) | 1988-06-15 | 1988-06-15 | Formation of electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147441A JPH022646A (en) | 1988-06-15 | 1988-06-15 | Formation of electrode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022646A true JPH022646A (en) | 1990-01-08 |
Family
ID=15430409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63147441A Pending JPH022646A (en) | 1988-06-15 | 1988-06-15 | Formation of electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022646A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04223387A (en) * | 1990-12-25 | 1992-08-13 | Matsushita Electron Corp | Semiconductor light emitting element and manufacture thereof |
| US5790577A (en) * | 1995-10-05 | 1998-08-04 | Nippondenso Co., Ltd. | High output semiconductor laser element having robust electrode structure |
| KR100781859B1 (en) * | 2003-09-22 | 2007-12-03 | 가부시끼가이샤 도시바 | Method of manufacturing semiconductor laser device |
-
1988
- 1988-06-15 JP JP63147441A patent/JPH022646A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04223387A (en) * | 1990-12-25 | 1992-08-13 | Matsushita Electron Corp | Semiconductor light emitting element and manufacture thereof |
| US5790577A (en) * | 1995-10-05 | 1998-08-04 | Nippondenso Co., Ltd. | High output semiconductor laser element having robust electrode structure |
| KR100781859B1 (en) * | 2003-09-22 | 2007-12-03 | 가부시끼가이샤 도시바 | Method of manufacturing semiconductor laser device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3844831A (en) | Forming a compact multilevel interconnection metallurgy system for semi-conductor devices | |
| US3074145A (en) | Semiconductor devices and method of manufacture | |
| JPH1041248A (en) | Semiconductor device manufacturing method by pattern formation of wafer having non-planar surface | |
| US3562040A (en) | Method of uniformally and rapidly etching nichrome | |
| JPH022646A (en) | Formation of electrode | |
| US3431636A (en) | Method of making diffused semiconductor devices | |
| JP2952575B2 (en) | Diamond fine processing method | |
| JPS59213145A (en) | Semiconductor device and manufacture thereof | |
| JPS5831751B2 (en) | Manufacturing method of semiconductor laser | |
| JPS60176231A (en) | Electrode forming process of compound semiconductor element | |
| JPS5790963A (en) | Manufacture of semiconductor device | |
| JPS58182229A (en) | Preparation of compound semiconductor device | |
| JPS6054794B2 (en) | Optical semiconductor device | |
| JPS6057629A (en) | Formation of thin-film pattern | |
| JPH0951000A (en) | Wiring layer formation method | |
| JPH0213944B2 (en) | ||
| JP2023136531A (en) | Wiring board and manufacturing method for the same | |
| KR100223835B1 (en) | Submount Manufacturing Method of Laser Diode | |
| JPH0737147B2 (en) | Thermal head and manufacturing method thereof | |
| KR950012902A (en) | Semiconductor laser diode and manufacturing method thereof | |
| JPS62160740A (en) | Semiconductor device | |
| JPH0142491B2 (en) | ||
| JPS5810823A (en) | Manufacture of semiconductor device | |
| JPS6193601A (en) | Thin film resistor and manufacture thereof | |
| JPH0239458A (en) | Semiconductor device |