JPH02265310A - 対数圧縮増幅回路 - Google Patents
対数圧縮増幅回路Info
- Publication number
- JPH02265310A JPH02265310A JP1087506A JP8750689A JPH02265310A JP H02265310 A JPH02265310 A JP H02265310A JP 1087506 A JP1087506 A JP 1087506A JP 8750689 A JP8750689 A JP 8750689A JP H02265310 A JPH02265310 A JP H02265310A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- logarithmic compression
- transistor
- trs
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006835 compression Effects 0.000 title claims abstract description 17
- 238000007906 compression Methods 0.000 title claims abstract description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は対数圧縮増幅器に関する。
従来の対数圧縮増幅回路は、−例として第３図ｔＣ示す
ように、演算増幅器ＯＦ ３１と、ベースヲ接地し、エ
ミッタを抵抗Ｒｓ ｓを介して演算層＠器０Ｐｓｌの出
力端と接続し、コレクタを演算増幅器０Ｐ３１の入力端
と接続したトランジスタＱ３１とを有し、このトランジ
スタＱｓ１のベース・エミッタ間電圧に対するコレクタ
電流の対数特性を利用する構成となっていた。
ように、演算増幅器ＯＦ ３１と、ベースヲ接地し、エ
ミッタを抵抗Ｒｓ ｓを介して演算層＠器０Ｐｓｌの出
力端と接続し、コレクタを演算増幅器０Ｐ３１の入力端
と接続したトランジスタＱ３１とを有し、このトランジ
スタＱｓ１のベース・エミッタ間電圧に対するコレクタ
電流の対数特性を利用する構成となっていた。
上述した従来の対数圧縮増幅器は、トランジスタＱ３１
のベース・エミッタ間電圧に対するコレクタ電流の対数
特性を利用する構成となっているので、対数圧縮特性が
温度変化ｌこより変化し、かつトランジスタによってば
らつくという欠点がある。
のベース・エミッタ間電圧に対するコレクタ電流の対数
特性を利用する構成となっているので、対数圧縮特性が
温度変化ｌこより変化し、かつトランジスタによってば
らつくという欠点がある。
本発明の目的は、温度変化に対して安定であり、かつば
らつきが少なく偏差の小さい対数圧縮特性を得ることが
できる対数圧縮増幅回路を提供することにある。
らつきが少なく偏差の小さい対数圧縮特性を得ることが
できる対数圧縮増幅回路を提供することにある。
本発明の対数圧縮増幅回路は、ベースを第１の入力端子
と接続しコレクタを出力端子と接続する第１のトランジ
スタと、ベースを第２の入力端子と接続しコレクタを電
源供給端子と接続する第２のトランジスタと、前記第１
及び第２のトランジスタのエミッタ間に接続され互いに
異なる所定の抵抗値をもつ抵抗と、この抵抗及び前記第
２のトランジスタのエミッタの接続点を基準電位端子と
の間に接続された定電流源とをそれぞれ備えた複数の差
動増幅部と、前記電源供給端子及び出力端子間に接続さ
れ念負荷抵抗とを有している。
と接続しコレクタを出力端子と接続する第１のトランジ
スタと、ベースを第２の入力端子と接続しコレクタを電
源供給端子と接続する第２のトランジスタと、前記第１
及び第２のトランジスタのエミッタ間に接続され互いに
異なる所定の抵抗値をもつ抵抗と、この抵抗及び前記第
２のトランジスタのエミッタの接続点を基準電位端子と
の間に接続された定電流源とをそれぞれ備えた複数の差
動増幅部と、前記電源供給端子及び出力端子間に接続さ
れ念負荷抵抗とを有している。
次ｌこ、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。
この実施例は、ベースを第１の入力端子Ｔ、と接続しコ
レクタを出力端子Ｔ３と接続する第１のトランジスタＱ
１ｊ（ｊは１〜Ｎ、Ｎは２以上の整数、以下同じ〕と、
ベースを第２の入力端子Ｔ２と接続し；レクタを電源供
給端子（電源電圧Ｖｃｃ）と接続する第２のトランジス
タＱ ｘ ｊと、前記第１及び第２のトランジスタＱ１
ｊ、Ｑ２ｊのエミッタ間に接続され互いに異なる所定の
抵抗値をもつ抵抗Ｒｊ と、この抵抗Ｒｊ及び前記第２
のトランジスタＱｚｊのエミッタの接続点と基準電位端
子との間ｌこ接続された定電流源２ｊとをそれぞれ備え
た複数の差動増幅部１ｊと、前記電源供給端子（Ｖｃｃ
）及び出力端子１３間に接続された負荷抵抗Ｒ８とを有
する構成となっている。
レクタを出力端子Ｔ３と接続する第１のトランジスタＱ
１ｊ（ｊは１〜Ｎ、Ｎは２以上の整数、以下同じ〕と、
ベースを第２の入力端子Ｔ２と接続し；レクタを電源供
給端子（電源電圧Ｖｃｃ）と接続する第２のトランジス
タＱ ｘ ｊと、前記第１及び第２のトランジスタＱ１
ｊ、Ｑ２ｊのエミッタ間に接続され互いに異なる所定の
抵抗値をもつ抵抗Ｒｊ と、この抵抗Ｒｊ及び前記第２
のトランジスタＱｚｊのエミッタの接続点と基準電位端
子との間ｌこ接続された定電流源２ｊとをそれぞれ備え
た複数の差動増幅部１ｊと、前記電源供給端子（Ｖｃｃ
）及び出力端子１３間に接続された負荷抵抗Ｒ８とを有
する構成となっている。
次に、この実施例の動作について説明する。
第２図はこの実施例の動作を説明するための各部電流の
特性図でおる。
特性図でおる。
それぞれの差動増幅部１ｊの動作は、例えば第１段目（
１１）を考えると、トランジスタＱｓ１ハＭ抗Ｒ１をエ
ミッタに持ち、トランジスタＱｚｓはエミッタに抵抗を
持几ないために、入力側ｔこオフセットを持つことＩこ
なる。
１１）を考えると、トランジスタＱｓ１ハＭ抗Ｒ１をエ
ミッタに持ち、トランジスタＱｚｓはエミッタに抵抗を
持几ないために、入力側ｔこオフセットを持つことＩこ
なる。
トランジスタＱｓｔ ＊ Ｑ２ｘ のコレクタ電流を
それぞれＩＣ１＊ ＩＣ！’とするとｓ ＩＣＩと：［
ｃ、／とが等くなるとき、入力端子Ｔ１．Ｔｚ間の電圧
が差動増幅部１１０入力オフセット電圧Ｖ。３１となり
、このｖｏ、１は と表わせる。ここでαＦ°はトランジスタＱｓｔの直流
増幅率である。
それぞれＩＣ１＊ ＩＣ！’とするとｓ ＩＣＩと：［
ｃ、／とが等くなるとき、入力端子Ｔ１．Ｔｚ間の電圧
が差動増幅部１１０入力オフセット電圧Ｖ。３１となり
、このｖｏ、１は と表わせる。ここでαＦ°はトランジスタＱｓｔの直流
増幅率である。
同様に第５段の差動増幅部１ｊの入力オフセット電圧Ｖ
。５ｊは ■ ・＝且し■ ・・・・・（２） ０ｓＪ２α１ となる。一方差動増幅部１ｊの各トランジスタのコレク
タ電流が変化し始める入力電圧ｖＩＮはトランジスタＱ
ｘ ｊ側で決定されるのでほぼ同一となる。
。５ｊは ■ ・＝且し■ ・・・・・（２） ０ｓＪ２α１ となる。一方差動増幅部１ｊの各トランジスタのコレク
タ電流が変化し始める入力電圧ｖＩＮはトランジスタＱ
ｘ ｊ側で決定されるのでほぼ同一となる。
従って負荷抵抗Ｒ８を流れる電流工０は、各トランジス
タＱｘｊのコレクタ電流Ｉｃｊの和となり第２図に示さ
れた工０のような特性になり、対数圧縮特性を折線近似
することができる。
タＱｘｊのコレクタ電流Ｉｃｊの和となり第２図に示さ
れた工０のような特性になり、対数圧縮特性を折線近似
することができる。
この対数特性は、抵抗Ｒｊと定電流源２ｊの設定のみで
決定されるので、対数圧縮特性のばらつきを小さくする
ことができ、温度変化に対しても安定で偏差を小ざくす
ることができる。また、特性の自由度も高くすることが
できる。
決定されるので、対数圧縮特性のばらつきを小さくする
ことができ、温度変化に対しても安定で偏差を小ざくす
ることができる。また、特性の自由度も高くすることが
できる。
以上説明したように本発明は、片方のみのトランジスタ
のエミッタに互いに異なる抵抗値の抵抗を挿入した複数
の差動増幅部を設け、これらトランジスタに流れるコレ
クタ電流を加算する構成とすることにより、これら抵抗
と定電流源のみで対数圧縮特性が決定されるので、温度
変化に対して安定であり、かつ偏差の小ざい対数圧縮特
性を得ることができる効果がある。
のエミッタに互いに異なる抵抗値の抵抗を挿入した複数
の差動増幅部を設け、これらトランジスタに流れるコレ
クタ電流を加算する構成とすることにより、これら抵抗
と定電流源のみで対数圧縮特性が決定されるので、温度
変化に対して安定であり、かつ偏差の小ざい対数圧縮特
性を得ることができる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示された実施例の動作を説明するための各部゛電流
の特性図、第３図は従来の対数圧縮増幅回路の一例を示
す回路図である。 １１〜ＩＮ・・・・・・差動増幅部、２１〜２Ｎ・・・
・・・定電流源、Ｄ３１・・・・・・ダイオード、０Ｐ
３１・・・・・・演算増幅器、 Ｑ１１〜ＱＩＮ・Ｑ２１〜Ｑ２Ｎ・Ｑ３１°゛°゛°°
トランジスタ、 Ｒ１〜ＲＮ。 Ｒ３□〜Ｉｈ３・・・・・・抵抗、 ・・・負荷抵抗。
図に示された実施例の動作を説明するための各部゛電流
の特性図、第３図は従来の対数圧縮増幅回路の一例を示
す回路図である。 １１〜ＩＮ・・・・・・差動増幅部、２１〜２Ｎ・・・
・・・定電流源、Ｄ３１・・・・・・ダイオード、０Ｐ
３１・・・・・・演算増幅器、 Ｑ１１〜ＱＩＮ・Ｑ２１〜Ｑ２Ｎ・Ｑ３１°゛°゛°°
トランジスタ、 Ｒ１〜ＲＮ。 Ｒ３□〜Ｉｈ３・・・・・・抵抗、 ・・・負荷抵抗。
Claims (1)
- ベースを第１の入力端子と接続しコレクタを出力端子と
接続する第１のトランジスタと、ベースを第２の入力端
子と接続しコレクタを電源供給端子と接続する第２のト
ランジスタと、前記第１及び第２のトランジスタのエミ
ッタ間に接続され互いに異なる所定の抵抗値をもつ抵抗
と、この抵抗及び前記第２のトランジスタのエミッタの
接続点と基準電位端子との間に接続された定電流源とを
それぞれ備えた複数の差動増幅部と、前記電源供給端子
及び出力端子間に接続された負荷抵抗とを有することを
特徴とする対数圧縮増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1087506A JPH02265310A (ja) | 1989-04-05 | 1989-04-05 | 対数圧縮増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1087506A JPH02265310A (ja) | 1989-04-05 | 1989-04-05 | 対数圧縮増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02265310A true JPH02265310A (ja) | 1990-10-30 |
Family
ID=13916866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1087506A Pending JPH02265310A (ja) | 1989-04-05 | 1989-04-05 | 対数圧縮増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02265310A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04273708A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 対数増幅回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127412A (ja) * | 1983-01-12 | 1984-07-23 | Nec Corp | 対数圧縮増幅回路 |
-
1989
- 1989-04-05 JP JP1087506A patent/JPH02265310A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127412A (ja) * | 1983-01-12 | 1984-07-23 | Nec Corp | 対数圧縮増幅回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04273708A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 対数増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081378A (en) | Logarithmic amplifier | |
| JPH0666604B2 (ja) | プログラマブル利得計測増幅器 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH1022748A (ja) | 電圧電流変換回路 | |
| JPH05206758A (ja) | 差動入力部および１電源を備え、周波数補償用キャパシタンスを有する計測用集積増幅器 | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH02265310A (ja) | 対数圧縮増幅回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JP3086687B2 (ja) | 差動増幅器 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP2614272B2 (ja) | フィルター回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPS6033717A (ja) | カレントミラ−回路 | |
| JPH05299947A (ja) | 差動増幅器 | |
| JPH01128603A (ja) | カレントミラー回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH1013165A (ja) | 電圧電流変換回路 | |
| JP3294355B2 (ja) | 電流源回路 |