JPH022654A - Electrode for mounting chip parts - Google Patents
Electrode for mounting chip partsInfo
- Publication number
- JPH022654A JPH022654A JP63147444A JP14744488A JPH022654A JP H022654 A JPH022654 A JP H022654A JP 63147444 A JP63147444 A JP 63147444A JP 14744488 A JP14744488 A JP 14744488A JP H022654 A JPH022654 A JP H022654A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- alloy
- submount
- chip
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はチップ部品を搭載することのできる電極構体に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an electrode structure on which chip components can be mounted.
従来の技術
ファイバーを用いた光通信の光源に用いる発光ダイオー
ドや半導体レーザーにおいては、ファイバーへ効率よく
光を入射させるため、制限された領域にのみ電流を流し
て発光領域を制限している。BACKGROUND OF THE INVENTION In light emitting diodes and semiconductor lasers used as light sources for optical communication using conventional fibers, in order to efficiently input light into the fiber, the light emitting area is limited by passing current only in a limited area.
電流を制限するとその領域での電流密度が高くなるため
発熱量が大きい。このため光通信用の発光ダイオードや
半導体レーザーでは熱伝導性の良い材料の上にチップ部
品を搭載して熱放散を向上させ同チップ部品の温度上昇
を極力防いでいる。熱伝導性の良い材料は、ダイヤモン
ドなど、絶縁物である場合が多く、この場合、チップ部
品の電極は絶縁物の表面に形成された電極を介して外部
端子と接続される。従って、熱伝導性の良い材料の表面
に電極を形成したものを搭載台（サブマウント）として
用いる。When the current is limited, the current density in that region increases, resulting in a large amount of heat generation. For this reason, in light-emitting diodes and semiconductor lasers for optical communications, chip components are mounted on materials with good thermal conductivity to improve heat dissipation and to prevent the temperature of the chip components from rising as much as possible. The material with good thermal conductivity is often an insulator such as diamond, and in this case, the electrodes of the chip component are connected to external terminals via electrodes formed on the surface of the insulator. Therefore, a material with good thermal conductivity on which electrodes are formed is used as a mounting base (submount).
従来、この種のサブマウントは第３図に示すような構成
であった。第３図において１はシリコン（Ｓｉ）、２は
酸化珪素（Ｓｉｎ２）、３はクロム（Ｃｒ）・白金（Ｐ
ｔ ）−金（人Ｕ）、４はスズ（Ｓｎ）、６は金（Ａｕ
）である。絶縁膜である５ｉ０２２で表面と裏面とは電
気的に絶縁されている。また半導体装置を接着するため
のろう材としてＳｎ ４を用いている。Conventionally, this type of submount has had a configuration as shown in FIG. In Figure 3, 1 is silicon (Si), 2 is silicon oxide (Sin2), and 3 is chromium (Cr)/platinum (P).
t)-gold (person U), 4 is tin (Sn), 6 is gold (Au)
). The front surface and the back surface are electrically insulated by an insulating film 5i022. Furthermore, Sn 4 is used as a brazing material for bonding semiconductor devices.
発明が解決しようとする課題
サブマウント上に半導体レーザーを搭載する場合は搭載
部に半導体チップを設置したのち、サブマウントと同半
導体チップとを加熱し、同半導体チップの下面に形成さ
れているムＵ電極とサブマウント側のＳｎ４．Ａｕ６
からなる電極とを融着する。次いで、半導体チップ搭
載部以外のサブマウント表面に金線をボンディング（以
後ワイヤー・ボンディングと記す）し外部端子と接続し
ていた。Problems to be Solved by the Invention When mounting a semiconductor laser on a submount, the semiconductor chip is installed on the mounting part, and then the submount and the semiconductor chip are heated to heat the semiconductor laser formed on the bottom surface of the semiconductor chip. Sn4. on the U electrode and submount side. Au6
The electrodes are fused together. Next, a gold wire was bonded (hereinafter referred to as wire bonding) to the surface of the submount other than the semiconductor chip mounting area to connect it to an external terminal.
このような半導体チップとサブマウントとが一体化した
装置においては信頼性の点で、半導体チップとサブマウ
ントとの接着強度が強いことが必要であると同時にワイ
ヤー・ボンディングした際の金線とサブマウントとの接
着強度（以後ボンディング強度と記す）が強いことが必
要である。従来の構成のサブマウントではＳｎ ４ 、
ムｕ６電極が半導体チップを接着するためのろう材であ
ると共に外部端子に接続するだめワイヤー・ボンディン
グする場所（以後ボンディング・パッドと記す）の電極
でもあった。ところが半導体チップとの接着強度とボン
ディング強度とを同時に強くすることは困難であった。In such a device where a semiconductor chip and a submount are integrated, from the point of view of reliability, it is necessary that the adhesive strength between the semiconductor chip and the submount be strong. It is necessary that the adhesive strength with the mount (hereinafter referred to as bonding strength) be strong. In the conventional configuration submount, Sn 4 ,
The mu6 electrode was a brazing material for bonding the semiconductor chip, and was also an electrode for a wire bonding location (hereinafter referred to as a bonding pad) for connection to an external terminal. However, it has been difficult to simultaneously increase the adhesive strength and bonding strength with the semiconductor chip.
Ｓｎ４を厚くすると半導体チップとの接着強度は増大し
たがボンディング強度は低下した。またＳｎ４ を薄く
すると逆の結果になった。このように従来の構成のサブ
マウントでは半導体チップとの接着強度とボンディング
強度を同時に強くすることは困難であるという問題があ
った。When Sn4 was made thicker, the adhesive strength with the semiconductor chip increased, but the bonding strength decreased. Furthermore, when Sn4 was made thinner, the opposite result was obtained. As described above, the submount having the conventional structure has a problem in that it is difficult to simultaneously increase the adhesive strength and the bonding strength with the semiconductor chip.
本発明はこのような間層を解決するもので半導体チップ
との接着強度が強く、かつボンディング強度も強い電極
構造のサブマウントを提供することを目的とするもので
ある。The present invention solves such an interlayer problem and aims to provide a submount having an electrode structure that has strong adhesion strength to a semiconductor chip and strong bonding strength.
課題を解決するだめの手段
この問題点を解決するために、本発明はチン７部品の搭
載部分と外部端子への接続部分（ボンディング・パッド
）との各電極材料を別々にしたものである。詳しくは、
チップ部品搭載部分の電極にばＳｎ、金／スズ合金（ム
ｕ ／Ｓ ｎ合金）とＡｕを用い、ポンディングパッド
の電極にはチタン（Ｔｉ ）とムＵを用いるものである
。Means for Solving the Problem In order to solve this problem, the present invention uses different electrode materials for the mounting part of the chin 7 component and the connection part (bonding pad) to the external terminal. For more information,
Sn, gold/tin alloy (mu/Sn alloy), and Au are used for the electrodes of the chip component mounting area, and titanium (Ti) and mu are used for the electrodes of the bonding pads.
作用
このようにチップ部品搭載部分のＫＷ材料とポンディン
グパッドの電極材料とを別々にすることによシ、チップ
部品との接着強度とボンディング強度とをそれぞれに高
めることができる。Function By using the KW material of the chip component mounting portion and the electrode material of the bonding pad separately as described above, the adhesive strength and bonding strength with the chip component can be respectively increased.
実施例
第１図は本発明の一実施例によるサブマウントの断面図
であり、第２図はチップ部品として発光タイオードを搭
載した状態のサブマウントヲ示シたものである。Embodiment FIG. 1 is a sectional view of a submount according to an embodiment of the present invention, and FIG. 2 shows the submount with a light emitting diode mounted thereon as a chip component.
第１図、第３図において１はＳｉ、 ２は５ｉ０２．３
ば０ｒ−Ｐｔ−ムｕ、 ４Ｖｉｓｎ ％ ５はＡ ｕ／
Ｓ ｎ合金（Ｓｎ含有量１２％）、６はムｕ、７はＴ１
．８は人Ｕである。また９はｎ型Ｇａ ｏ、６ムｌｏ、
ａＡｓ ｓ １０はｐ型ＧａＡｓ１１はｐ型Ｇａｏ、８
Ａｎｏ、ｚム５１１２は５ｉ０２．１３は金／ベリリウ
ム合金（ムｕ／ Ｂ ｅ合金）、１４は０ｒ−Ｐｔ・ム
ｕ、１５は金／ゲルマニウム合金（ムｕ／Ｇ ｅ合金）
であり、９〜１６で発光ダイオードを形成している。Ｓ
ｎ４．ムｕ／Ｓ ｎ合金６と人ｕ６の部分が発光ダイオ
ードチップ搭載部分の電極であり、Ｔｉγと人ｕ８の部
分がポンディングパッドの１！樺である。In Figures 1 and 3, 1 is Si, 2 is 5i02.3
B0r-Pt-mu, 4Visn % 5 is A u/
Sn alloy (Sn content 12%), 6 is mu, 7 is T1
．． 8 is person U. Also, 9 is n-type Ga o, 6 mu lo,
aAs s 10 is p-type GaAs11 is p-type Gao, 8
Ano, zmu 5112 is 5i02.13 is gold/beryllium alloy (Mu/Be alloy), 14 is 0r-Pt・mu, 15 is gold/germanium alloy (mu/G e alloy)
9 to 16 form a light emitting diode. S
n4. Mu/S n alloy 6 and person u6 are the electrodes of the light emitting diode chip mounting part, Tiγ and person u8 are the bonding pad 1! It is birch.
第１図のサブマウントは以下のようにして作製される。The submount shown in FIG. 1 is manufactured as follows.
まず、ＳｉＩ上に熱酸化により厚さ１００００人の５ｉ
０２２を形成したのちＯｒを５００Ａ 、ｐｔを１ｏｏ
ｏＡ、ムＵを４０００人連続蒸着してＣｒ−Ｐｔ−Ａｕ
３を形成する。Ｓｎａを２μｍ蒸着後、レジストで第１
図のＳｎ４電極の形状とは反転した形状を形成し、Ａ
ｕ／Ｓ ｎ合金（Ｓｎ含有量１２％）６を１０００人、
Ａｕ６を２０００人蒸着する。レジストの段差を利用し
てレジスト上のムロ２人ｕ／Ｓｎ合金およびレジストを
アセトンを用いて除去する。次いで残ったムｕ／Ｓｎ合
金５．ムｕ６電極部以外のＳｎを硝酸：水＝１：１０を
用いてエツチング除去することによシチップ部品搭載部
分の電極が形成される。その後Ｔｉ７を６００人１人ｕ
８を２μｍ蒸着し、フォトリングラフィ法により、ヨウ
素：ヨウ化カリウム：水＝１：２：２０でＡｕを弗酸：
水：１：１０でＴｉをエツチング除去して、ポンディン
グパッドの電極が形成される。First, a 10,000-thick 5i film was deposited on SiI by thermal oxidation.
After forming 022, Or is 500A and pt is 1oo
Cr-Pt-Au was produced by continuous evaporation of oA and muU by 4000 people.
form 3. After depositing Sna to a thickness of 2 μm, the first
A shape is formed that is inverted from the shape of the Sn4 electrode in the figure.
u/S n alloy (Sn content 12%) 6 for 1000 people,
Deposit Au6 by 2000 people. Using acetone, the uneven U/Sn alloy on the resist and the resist are removed using the steps of the resist. Then the remaining Mu/Sn alloy5. By etching and removing Sn other than the mu6 electrode portion using nitric acid:water=1:10, the electrode of the chip component mounting portion is formed. After that, 600 people and 1 person u of Ti7
8 was vapor-deposited to a thickness of 2 μm, and Au was mixed with hydrofluoric acid: iodine:potassium iodide:water=1:2:20 by photolithography method.
Etching and removing Ti with water:1:10 forms a bonding pad electrode.
このようにして作製されたサブマウントのチップ部品搭
載部分に発光ダイオー−チップを設置し、サブマウント
と発光ダイオ−トチ ブとを３１０’Ｑまで加熱するこ
とにより、サブマウント側のＳｎ４ 、Ａｕ／Ｓｎ合金
５９合金５エ
ダイオード側のＣｒ−Ｐｔ−Ａｕ １４よりなる電極と
を融着する。まだポンディングパッドには熱と超音波を
用いてＡｕ線をボンディングする。A light-emitting diode chip is installed on the chip component mounting part of the submount fabricated in this way, and the submount and light-emitting diode chip are heated to 310'Q. The Sn alloy 59 alloy 5 is fused to the electrode made of Cr-Pt-Au 14 on the diode side. The Au wire is still bonded to the bonding pad using heat and ultrasonic waves.
このようにチップ部品搭載部分の電極材料とポンディン
グパッドの電極材料を別々にすることにより、チップ部
品との接着強度とワイヤーボンディング部の接着強度と
をそれぞれに高めることができる。By using different electrode materials for the chip component mounting portion and the bonding pad in this way, it is possible to increase the adhesive strength with the chip component and the adhesive strength of the wire bonding portion, respectively.
発明の効果
以上のように本発明によれば、チップ部品との接着強度
およびワイヤー・ボンディング部の接着強度の強いサブ
マウントが得られるという効果がある。Effects of the Invention As described above, according to the present invention, there is an effect that a submount having strong adhesive strength with chip components and strong adhesive strength at the wire bonding portion can be obtained.
第１図は本発明の一実施例によるサブマウントの断面図
、第２図は本発明の一実施例によるサブマウント上に発
光ダイオードを搭載した状態を示す図、第３図は従来の
サブマウントの断面図である。
１・・・・・・シリコン（Ｓｌ）、２・・・・・・酸化
珪素（Ｓｌ２）、３・・・・・・クロム・白金・金（
Ｏｒ −Ｐｔ−Ａｕ ）、４。
・・・スズ（Ｓｎ）、５・・・・・・金／スズ合金（Ａ
ｕ／Ｓｎ合金）、６・・・・・・金（ムＵ）、了・・・
・・・チタン（Ｔｉ）、８・・・金（Ａｕ ）、９−＝
− ｎ型Ｇａ□，６Ａ４ｑ，４Ａｓ， １ ０・、・ｐ
型（ｒａＡｓ． １ １−＝−ｐ型ＧａＯ，６Ａｄｏ，
２Ａｓ 。
１２・・・・・酸化珪素（Ｓｉ０２）、１３・・・・・
金／ぺＩＪＩＪウム合金（ムｕ／Ｂｅ合金）、１４・・
・・・クロム・白金・金（ ０ｒ−Ｐｔ−Ａｕ ）、１
５− ・金／ゲルマニウム合金（Ａｕ／Ｇｅ合金）。FIG. 1 is a cross-sectional view of a submount according to an embodiment of the present invention, FIG. 2 is a diagram showing a state in which a light emitting diode is mounted on a submount according to an embodiment of the present invention, and FIG. 3 is a diagram showing a conventional submount. FIG. 1...Silicon (Sl), 2...Silicon oxide (Sl2), 3...Chromium, platinum, gold (
Or-Pt-Au), 4. ...Tin (Sn), 5...Gold/tin alloy (A
u/Sn alloy), 6... Gold (muU), End...
...Titanium (Ti), 8...Gold (Au), 9-=
- n-type Ga□, 6A4q, 4As, 10・,・p
type (raAs. 1 1-=-p-type GaO, 6Ado,
2As. 12...Silicon oxide (Si02), 13...
Gold/Be alloy (Mu/Be alloy), 14...
...Chromium, platinum, gold (0r-Pt-Au), 1
5- - Gold/germanium alloy (Au/Ge alloy).
Claims (2)
ップ部品の電極と電気的に接触すると共に、他端部で外
部端子への接続部にもなり、かつ、前記一端部の電極材
料と、前記他端部の電極材料とが異質でなることを特徴
とするチップ部品載置用電極。(1) The electrode formed on the surface of the insulator is in electrical contact with the electrode of the chip component at one end, and also serves as a connection to an external terminal at the other end, and An electrode for mounting a chip component, characterized in that the electrode material and the electrode material of the other end are different.
、同他端部がチタンと金から成ることを特徴とする請求
項１記載のチップ部品載置用電極。(2) The electrode for mounting a chip component according to claim 1, wherein one end of the electrode is made of tin, a gold/tin alloy, and gold, and the other end is made of titanium and gold.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14744488A JPH0777245B2 (en) | 1988-06-15 | 1988-06-15 | Electrode for mounting chip parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14744488A JPH0777245B2 (en) | 1988-06-15 | 1988-06-15 | Electrode for mounting chip parts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022654A true JPH022654A (en) | 1990-01-08 |
| JPH0777245B2 JPH0777245B2 (en) | 1995-08-16 |
Family
ID=15430481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14744488A Expired - Lifetime JPH0777245B2 (en) | 1988-06-15 | 1988-06-15 | Electrode for mounting chip parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777245B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174274A (en) * | 1974-12-24 | 1976-06-28 | Fujitsu Ltd | Patsukeejino seizohoho |
| JPS62269341A (en) * | 1986-05-16 | 1987-11-21 | Sumitomo Electric Ind Ltd | Wiring substrate |
-
1988
- 1988-06-15 JP JP14744488A patent/JPH0777245B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174274A (en) * | 1974-12-24 | 1976-06-28 | Fujitsu Ltd | Patsukeejino seizohoho |
| JPS62269341A (en) * | 1986-05-16 | 1987-11-21 | Sumitomo Electric Ind Ltd | Wiring substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0777245B2 (en) | 1995-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103843211B (en) | In the method for substrate over-assemble VCSEL chips | |
| JP4507358B2 (en) | Optical semiconductor device | |
| JP2004228461A (en) | Semiconductor device | |
| JP2017092136A (en) | Package for optical element and method of manufacturing the same and optical element device | |
| JP2726141B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6625367B2 (en) | Optoelectronic device having a P-contact and an N-contact located over a same side of a substrate and a method of manufacture therefor | |
| JPS5996789A (en) | Photosemiconductor device | |
| JP2010199324A (en) | Mounting structure of semiconductor laser element array | |
| JPH022654A (en) | Electrode for mounting chip parts | |
| JP2529397B2 (en) | Electrode for mounting chip parts | |
| JPH0637403A (en) | Semiconductor laser device | |
| JPH0470793B2 (en) | ||
| KR100862457B1 (en) | Flip chip bonding structure of light emitting device using metal column | |
| JPH0451073B2 (en) | ||
| JP2018133425A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH01150379A (en) | Light emitting device | |
| JPS6079789A (en) | Semiconductor laser-array device | |
| CN115241357B (en) | Light source assembly, display panel, light emitting diode and preparation method of light source assembly | |
| JPS60261185A (en) | Mounting method of semiconductor laser | |
| JP4671480B2 (en) | Optical mounting substrate manufacturing method and optical module manufacturing method | |
| JPS6054794B2 (en) | Optical semiconductor device | |
| JP2004273936A (en) | Mounting structure and mounting substrate for connecting semiconductor light receiving element | |
| JP2004184869A (en) | Photoelectronic apparatus | |
| JPH0287584A (en) | Surface-emitting array device | |
| JPS60110185A (en) | Optical integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |