JPH022654A - チップ部品載置用電極 - Google Patents

チップ部品載置用電極

Info

Publication number
JPH022654A
JPH022654A JP63147444A JP14744488A JPH022654A JP H022654 A JPH022654 A JP H022654A JP 63147444 A JP63147444 A JP 63147444A JP 14744488 A JP14744488 A JP 14744488A JP H022654 A JPH022654 A JP H022654A
Authority
JP
Japan
Prior art keywords
electrode
alloy
submount
chip
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63147444A
Other languages
English (en)
Other versions
JPH0777245B2 (ja
Inventor
Kazuhiro Sawa
沢 和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14744488A priority Critical patent/JPH0777245B2/ja
Publication of JPH022654A publication Critical patent/JPH022654A/ja
Publication of JPH0777245B2 publication Critical patent/JPH0777245B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はチップ部品を搭載することのできる電極構体に
関するものである。
従来の技術 ファイバーを用いた光通信の光源に用いる発光ダイオー
ドや半導体レーザーにおいては、ファイバーへ効率よく
光を入射させるため、制限された領域にのみ電流を流し
て発光領域を制限している。
電流を制限するとその領域での電流密度が高くなるため
発熱量が大きい。このため光通信用の発光ダイオードや
半導体レーザーでは熱伝導性の良い材料の上にチップ部
品を搭載して熱放散を向上させ同チップ部品の温度上昇
を極力防いでいる。熱伝導性の良い材料は、ダイヤモン
ドなど、絶縁物である場合が多く、この場合、チップ部
品の電極は絶縁物の表面に形成された電極を介して外部
端子と接続される。従って、熱伝導性の良い材料の表面
に電極を形成したものを搭載台(サブマウント)として
用いる。
従来、この種のサブマウントは第3図に示すような構成
であった。第3図において1はシリコン(Si)、2は
酸化珪素(Sin2)、3はクロム(Cr)・白金(P
t )−金(人U)、4はスズ(Sn)、6は金(Au
)である。絶縁膜である5i022で表面と裏面とは電
気的に絶縁されている。また半導体装置を接着するため
のろう材としてSn 4を用いている。
発明が解決しようとする課題 サブマウント上に半導体レーザーを搭載する場合は搭載
部に半導体チップを設置したのち、サブマウントと同半
導体チップとを加熱し、同半導体チップの下面に形成さ
れているムU電極とサブマウント側のSn4.Au6 
 からなる電極とを融着する。次いで、半導体チップ搭
載部以外のサブマウント表面に金線をボンディング(以
後ワイヤー・ボンディングと記す)し外部端子と接続し
ていた。
このような半導体チップとサブマウントとが一体化した
装置においては信頼性の点で、半導体チップとサブマウ
ントとの接着強度が強いことが必要であると同時にワイ
ヤー・ボンディングした際の金線とサブマウントとの接
着強度(以後ボンディング強度と記す)が強いことが必
要である。従来の構成のサブマウントではSn 4 、
ムu6電極が半導体チップを接着するためのろう材であ
ると共に外部端子に接続するだめワイヤー・ボンディン
グする場所(以後ボンディング・パッドと記す)の電極
でもあった。ところが半導体チップとの接着強度とボン
ディング強度とを同時に強くすることは困難であった。
Sn4を厚くすると半導体チップとの接着強度は増大し
たがボンディング強度は低下した。またSn4 を薄く
すると逆の結果になった。このように従来の構成のサブ
マウントでは半導体チップとの接着強度とボンディング
強度を同時に強くすることは困難であるという問題があ
った。
本発明はこのような間層を解決するもので半導体チップ
との接着強度が強く、かつボンディング強度も強い電極
構造のサブマウントを提供することを目的とするもので
ある。
課題を解決するだめの手段 この問題点を解決するために、本発明はチン7部品の搭
載部分と外部端子への接続部分(ボンディング・パッド
)との各電極材料を別々にしたものである。詳しくは、
チップ部品搭載部分の電極にばSn、金/スズ合金(ム
u /S n合金)とAuを用い、ポンディングパッド
の電極にはチタン(Ti )とムUを用いるものである
作用 このようにチップ部品搭載部分のKW材料とポンディン
グパッドの電極材料とを別々にすることによシ、チップ
部品との接着強度とボンディング強度とをそれぞれに高
めることができる。
実施例 第1図は本発明の一実施例によるサブマウントの断面図
であり、第2図はチップ部品として発光タイオードを搭
載した状態のサブマウントヲ示シたものである。
第1図、第3図において1はSi、 2は5i02.3
ば0r−Pt−ムu、 4Visn % 5はA u/
S n合金(Sn含有量12%)、6はムu、7はT1
.8は人Uである。また9はn型Ga o、6ムlo、
aAs s 10はp型GaAs11はp型Gao、8
Ano、zム5112は5i02.13は金/ベリリウ
ム合金(ムu/ B e合金)、14は0r−Pt・ム
u、15は金/ゲルマニウム合金(ムu/G e合金)
であり、9〜16で発光ダイオードを形成している。S
n4.ムu/S n合金6と人u6の部分が発光ダイオ
ードチップ搭載部分の電極であり、Tiγと人u8の部
分がポンディングパッドの1!樺である。
第1図のサブマウントは以下のようにして作製される。
まず、SiI上に熱酸化により厚さ10000人の5i
022を形成したのちOrを500A 、ptを1oo
oA、ムUを4000人連続蒸着してCr−Pt−Au
3を形成する。Snaを2μm蒸着後、レジストで第1
図のSn4電極の形状とは反転した形状を形成し、A 
u/S n合金(Sn含有量12%)6を1000人、
Au6を2000人蒸着する。レジストの段差を利用し
てレジスト上のムロ2人u/Sn合金およびレジストを
アセトンを用いて除去する。次いで残ったムu/Sn合
金5.ムu6電極部以外のSnを硝酸:水=1:10を
用いてエツチング除去することによシチップ部品搭載部
分の電極が形成される。その後Ti7を600人1人u
8を2μm蒸着し、フォトリングラフィ法により、ヨウ
素:ヨウ化カリウム:水=1:2:20でAuを弗酸:
水:1:10でTiをエツチング除去して、ポンディン
グパッドの電極が形成される。
このようにして作製されたサブマウントのチップ部品搭
載部分に発光ダイオー−チップを設置し、サブマウント
と発光ダイオ−トチ ブとを310’Qまで加熱するこ
とにより、サブマウント側のSn4 、Au/Sn合金
59合金5エ ダイオード側のCr−Pt−Au 14よりなる電極と
を融着する。まだポンディングパッドには熱と超音波を
用いてAu線をボンディングする。
このようにチップ部品搭載部分の電極材料とポンディン
グパッドの電極材料を別々にすることにより、チップ部
品との接着強度とワイヤーボンディング部の接着強度と
をそれぞれに高めることができる。
発明の効果 以上のように本発明によれば、チップ部品との接着強度
およびワイヤー・ボンディング部の接着強度の強いサブ
マウントが得られるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例によるサブマウントの断面図
、第2図は本発明の一実施例によるサブマウント上に発
光ダイオードを搭載した状態を示す図、第3図は従来の
サブマウントの断面図である。 1・・・・・・シリコン(Sl)、2・・・・・・酸化
珪素(Sl2)、3・・・・・・クロム・白金・金( 
Or −Pt−Au )、4。 ・・・スズ(Sn)、5・・・・・・金/スズ合金(A
u/Sn合金)、6・・・・・・金(ムU)、了・・・
・・・チタン(Ti)、8・・・金(Au )、9−=
− n型Ga□,6A4q,4As, 1 0・、・p
型(raAs. 1 1−=−p型GaO,6Ado,
2As 。 12・・・・・酸化珪素(Si02)、13・・・・・
金/ぺIJIJウム合金(ムu/Be合金)、14・・
・・・クロム・白金・金( 0r−Pt−Au )、1
5− ・金/ゲルマニウム合金(Au/Ge合金)。

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁物の表面上に形成された電極が、一端部でチ
    ップ部品の電極と電気的に接触すると共に、他端部で外
    部端子への接続部にもなり、かつ、前記一端部の電極材
    料と、前記他端部の電極材料とが異質でなることを特徴
    とするチップ部品載置用電極。
  2. (2)電極の一端部がスズ、金/スズ合金と金からなり
    、同他端部がチタンと金から成ることを特徴とする請求
    項1記載のチップ部品載置用電極。
JP14744488A 1988-06-15 1988-06-15 チップ部品載置用電極 Expired - Lifetime JPH0777245B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14744488A JPH0777245B2 (ja) 1988-06-15 1988-06-15 チップ部品載置用電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14744488A JPH0777245B2 (ja) 1988-06-15 1988-06-15 チップ部品載置用電極

Publications (2)

Publication Number Publication Date
JPH022654A true JPH022654A (ja) 1990-01-08
JPH0777245B2 JPH0777245B2 (ja) 1995-08-16

Family

ID=15430481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14744488A Expired - Lifetime JPH0777245B2 (ja) 1988-06-15 1988-06-15 チップ部品載置用電極

Country Status (1)

Country Link
JP (1) JPH0777245B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5174274A (en) * 1974-12-24 1976-06-28 Fujitsu Ltd Patsukeejino seizohoho
JPS62269341A (ja) * 1986-05-16 1987-11-21 Sumitomo Electric Ind Ltd 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5174274A (en) * 1974-12-24 1976-06-28 Fujitsu Ltd Patsukeejino seizohoho
JPS62269341A (ja) * 1986-05-16 1987-11-21 Sumitomo Electric Ind Ltd 配線基板

Also Published As

Publication number Publication date
JPH0777245B2 (ja) 1995-08-16

Similar Documents

Publication Publication Date Title
CN103843211B (zh) 在基板上组装vcsel芯片的方法
JP4507358B2 (ja) 光半導体素子
JP2004228461A (ja) 半導体装置
JP2017092136A (ja) 光素子用パッケージ及びその製造方法と光素子装置
JP2726141B2 (ja) 半導体装置およびその製造方法
US6625367B2 (en) Optoelectronic device having a P-contact and an N-contact located over a same side of a substrate and a method of manufacture therefor
JPS5996789A (ja) 光半導体装置
JP2010199324A (ja) 半導体レーザ素子アレイの実装構造
JPH022654A (ja) チップ部品載置用電極
JP2529397B2 (ja) チップ部品載置用電極
JPH0637403A (ja) 半導体レーザ装置
JPH0470793B2 (ja)
KR100862457B1 (ko) 금속컬럼을 이용한 발광소자의 플립칩 본딩 구조체
JPH0451073B2 (ja)
JP2018133425A (ja) 半導体装置及び半導体装置の製造方法
JPH01150379A (ja) 発光装置
JPS6079789A (ja) 半導体レ−ザ・アレイ装置
CN115241357B (zh) 光源组件、显示面板、发光二极管及其制备方法
JPS60261185A (ja) 半導体レ−ザの実装方法
JP4671480B2 (ja) 光実装基板の製造方法及び光モジュールの製造方法
JPS6054794B2 (ja) 光半導体装置
JP2004273936A (ja) 半導体受光素子を接続するための実装構造及び実装基板
JP2004184869A (ja) 光電子装置
JPH0287584A (ja) 面発光アレイ装置
JPS60110185A (ja) 光集積回路パッケ−ジ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070816

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 13

EXPY Cancellation because of completion of term