JPH022677A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH022677A JPH022677A JP63148179A JP14817988A JPH022677A JP H022677 A JPH022677 A JP H022677A JP 63148179 A JP63148179 A JP 63148179A JP 14817988 A JP14817988 A JP 14817988A JP H022677 A JPH022677 A JP H022677A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- concentration well
- charge
- well
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は固体撮像素子、特にインターライン型縦型オー
バーフロー・ドレイン（ＯＦＤ）をもつ構造の固体撮像
素子に関する。
バーフロー・ドレイン（ＯＦＤ）をもつ構造の固体撮像
素子に関する。
３、発明の詳細な説明
〔発明の概要〕
固体撮像素子、特にインターライン型縦型オーバーフロ
ー・ドレイン（ＯＦＤ）をもつ構造の固体撮像素子に関
し、 フォトダイオードの電荷蓄積量は低下させず、なおかつ
フォトダイオードに蓄積される過剰電荷をＯＦＤの効果
で基板側にぬくことができるウェル〔従来の技術〕 第４図に示される構造の固体撮像素子は知られたもので
あり、図中、１１はｎ型半導体（シリコン）基板、１２
はｐ型の高濃度ウェル、１３ａと１３ｂはそれぞれＣＣ
Ｄレジスタ３１とフォトダイオード３２のｎ。
ー・ドレイン（ＯＦＤ）をもつ構造の固体撮像素子に関
し、 フォトダイオードの電荷蓄積量は低下させず、なおかつ
フォトダイオードに蓄積される過剰電荷をＯＦＤの効果
で基板側にぬくことができるウェル〔従来の技術〕 第４図に示される構造の固体撮像素子は知られたもので
あり、図中、１１はｎ型半導体（シリコン）基板、１２
はｐ型の高濃度ウェル、１３ａと１３ｂはそれぞれＣＣ
Ｄレジスタ３１とフォトダイオード３２のｎ。
層、１４は素子分離領域、１５は絶縁膜（Ｓｉ０ｇ膜）
、１６はストレージ（Ｓｔｏｒａｇｅ）電極、１７はバ
リア（ｂａｒｒｉ−ｅｒ）電極を示し、３１で示す領域
はＣＣＤ （電荷結合デバイス）のレジスタ、３２はフ
ォトダイオードである。
、１６はストレージ（Ｓｔｏｒａｇｅ）電極、１７はバ
リア（ｂａｒｒｉ−ｅｒ）電極を示し、３１で示す領域
はＣＣＤ （電荷結合デバイス）のレジスタ、３２はフ
ォトダイオードである。
ＣＣＤデバイスにおいては、例えば光によって発止せし
められた電荷は、電極の下の基板表面のエネルギーの低
いポテンシャル井戸と呼ばれる部分に蓄えられ、次に隣
接する電極にポテンシャルを下げる方向の電圧が与えら
れると、この階段状ポテンシャルによって電荷は隣接電
極の下に移る。
められた電荷は、電極の下の基板表面のエネルギーの低
いポテンシャル井戸と呼ばれる部分に蓄えられ、次に隣
接する電極にポテンシャルを下げる方向の電圧が与えら
れると、この階段状ポテンシャルによって電荷は隣接電
極の下に移る。
このプロセスを繰り返して電荷を第４図の素子の列に沿
って転送することができ、固体撮像デバイスにおいては
、第４図に示される素子がマトリックス状に配置され、
フォトダイオード３２に入射した光によって生じた電荷
が前記した如くに転送されるものである。
って転送することができ、固体撮像デバイスにおいては
、第４図に示される素子がマトリックス状に配置され、
フォトダイオード３２に入射した光によって生じた電荷
が前記した如くに転送されるものである。
この構造において、基板バイアス（例えば５Ｖ）をかけ
てもＣＣＤレジスタ３１内の電荷はぬけてはいけないの
で、ＣＣＤレジスタ３１の中心３３（図に１点鎖線で示
す。）を軸に高濃度ウェル１２が形成されている。
てもＣＣＤレジスタ３１内の電荷はぬけてはいけないの
で、ＣＣＤレジスタ３１の中心３３（図に１点鎖線で示
す。）を軸に高濃度ウェル１２が形成されている。
近年の固体撮像素子はより高集積化され、インターライ
ン型の固体撮像素子の場合縦型オーバー・フロー・ドレ
イン（ＯＦＤ）構造をもつものがふえてきた。これらの
固体撮像素子は、スミア（セルに入った光によって生成
した電荷がＣＣＤレジスタに取込まれて出力される現象
。）、ブルーミング（セルに入った光によって隣接する
セルに生成電荷が取込まれる現象。）に対して強いこと
が要求されるため、ＯＦＤの効果を上げ、かつ、出力も
低下させない特性が必要とされる。
ン型の固体撮像素子の場合縦型オーバー・フロー・ドレ
イン（ＯＦＤ）構造をもつものがふえてきた。これらの
固体撮像素子は、スミア（セルに入った光によって生成
した電荷がＣＣＤレジスタに取込まれて出力される現象
。）、ブルーミング（セルに入った光によって隣接する
セルに生成電荷が取込まれる現象。）に対して強いこと
が要求されるため、ＯＦＤの効果を上げ、かつ、出力も
低下させない特性が必要とされる。
第４図に示されるウェル形状においては、フォトダイオ
ード３２の下に低濃度ウェル１８が位置するので、フォ
トダイオード３２に十分な電荷が蓄積されない９光電効
果によって生成される電荷の量が充分にフォトダイオー
ドに蓄積されるにはウェルの濃度が十分に大であること
が求められる。
ード３２の下に低濃度ウェル１８が位置するので、フォ
トダイオード３２に十分な電荷が蓄積されない９光電効
果によって生成される電荷の量が充分にフォトダイオー
ドに蓄積されるにはウェルの濃度が十分に大であること
が求められる。
他方、ＯＦＤの効果を大きくする方向に低濃度ウェル１
８の濃度をより下げる方向に濃度を制御すると、フォト
ダイオード３２直下のウェル濃度が小さくなるため、電
荷蓄積量が低下する問題がある。
８の濃度をより下げる方向に濃度を制御すると、フォト
ダイオード３２直下のウェル濃度が小さくなるため、電
荷蓄積量が低下する問題がある。
他方、ウェルの濃度が大きすぎると、フォトダイオード
に強い光が入ったときにそれによって生成される過剰電
荷がＯＰＤにて下にぬけない問題がある。
に強い光が入ったときにそれによって生成される過剰電
荷がＯＰＤにて下にぬけない問題がある。
そこで本発明は、フォトダイオードの電荷蓄積量は低下
させず、なおかつフォトダイオードに蓄積される過剰電
荷をＯＦＤの効果で基板側にぬくことができるウェル構
造を提供することを目的とする。
させず、なおかつフォトダイオードに蓄積される過剰電
荷をＯＦＤの効果で基板側にぬくことができるウェル構
造を提供することを目的とする。
［課題を解決するための手段］
上記課題は、縦型オーバーフロー・ドレインをもつ構造
のインターライン型固体↑最像素子にして、隣り合う電
荷結合デバイス（ＣＣＤ）レジスタの中心と隣り合う高
濃度ウェルのパターンの中心とがずれていることを特徴
とする固体撮像素子によって解決される。
のインターライン型固体↑最像素子にして、隣り合う電
荷結合デバイス（ＣＣＤ）レジスタの中心と隣り合う高
濃度ウェルのパターンの中心とがずれていることを特徴
とする固体撮像素子によって解決される。
本発明では、第１図の原理図に示すように、ＣＣＤレジ
スタ３１の中心軸Ａと高濃度ウェル１２の中心軸Ｂとを
重ならないようにして、ＯＦＤの効果のある低濃度ウェ
ル１８の位置を任意の場所に設定する。このような構造
にすることによって、フォトダイオード３２の電荷蓄積
量を大きくとりたい場合は、低濃度ウェル１８をフォト
ダイオード直下より左右に少しずらし、フォトダイオー
ド３２を高濃度ウェル１２内に形成すればよいことにな
る。
スタ３１の中心軸Ａと高濃度ウェル１２の中心軸Ｂとを
重ならないようにして、ＯＦＤの効果のある低濃度ウェ
ル１８の位置を任意の場所に設定する。このような構造
にすることによって、フォトダイオード３２の電荷蓄積
量を大きくとりたい場合は、低濃度ウェル１８をフォト
ダイオード直下より左右に少しずらし、フォトダイオー
ド３２を高濃度ウェル１２内に形成すればよいことにな
る。
以下、本発明を図示の実施例により具体的に説明する。
縦型ＯＦＤをもつ固体撮像素子において、基板にかける
プラス側のバイアスは、フォトダイオードに蓄積された
過剰電荷をぬくためにある程度の大きさが必要であるが
、そのバイアスに対してフォトダイオード以外の素子は
、その電荷が基板方向にぬけてはならないので、それら
は濃度の大きい高濃度ウェル内に形成する必要がある。
プラス側のバイアスは、フォトダイオードに蓄積された
過剰電荷をぬくためにある程度の大きさが必要であるが
、そのバイアスに対してフォトダイオード以外の素子は
、その電荷が基板方向にぬけてはならないので、それら
は濃度の大きい高濃度ウェル内に形成する必要がある。
本発明の一実施例を示す第２図を参照すると、低濃度ウ
ェル１８をＣＣＤレジスタ部側に形成した。
ェル１８をＣＣＤレジスタ部側に形成した。
３３は入射光を示し、フォトダイオード３２に入射した
光３３は、光電効果により電荷を作り出す。０層１３ｂ
によりフォトダイオード３２内に蓄積された電荷は、ス
トレージ電極１６によりＣＯＤレジスタ３１に取り込ま
れる。この場合、低濃度ウェル１８はＣＣＤレジスタ３
１側に形成されているので、光３３の先端の矢印で示す
部分で生成された電荷は基板にぬけ、フォトダイオード
３２は高濃度ウェル１２内に形成されているために蓄積
電荷量は多い。
光３３は、光電効果により電荷を作り出す。０層１３ｂ
によりフォトダイオード３２内に蓄積された電荷は、ス
トレージ電極１６によりＣＯＤレジスタ３１に取り込ま
れる。この場合、低濃度ウェル１８はＣＣＤレジスタ３
１側に形成されているので、光３３の先端の矢印で示す
部分で生成された電荷は基板にぬけ、フォトダイオード
３２は高濃度ウェル１２内に形成されているために蓄積
電荷量は多い。
第２図の実施例では、低濃度ウェルをフォトダイオード
のＣＣＤレジスタ側に形成したが、低濃度ウェルはその
場所に限定されるものではなく、またＣＣＤも埋め込み
型に限定されるものではない。
のＣＣＤレジスタ側に形成したが、低濃度ウェルはその
場所に限定されるものではなく、またＣＣＤも埋め込み
型に限定されるものではない。
次に、第３図を参照して第２図のデバイスを形成する方
法を説明する。
法を説明する。
第３図（ａ）参照：
ｎ型半導体（シリコン）基板１１（１０Ω・ｃｍ）上に
ＳｉＯ□膜２１を、またその上に耐酸化膜（例えば窒化
シリコン膜）２２を形成し、その上に塗布したレジスト
２３を高濃度ウェル形成のためにバターニングし、次い
でボロン（Ｂｏ）を加速電圧１６０ＫｅＶ、ドーズｆｆ
１２．３ｘｌＯＩ２ｃｍ−２の条件でイオン注入する。
ＳｉＯ□膜２１を、またその上に耐酸化膜（例えば窒化
シリコン膜）２２を形成し、その上に塗布したレジスト
２３を高濃度ウェル形成のためにバターニングし、次い
でボロン（Ｂｏ）を加速電圧１６０ＫｅＶ、ドーズｆｆ
１２．３ｘｌＯＩ２ｃｍ−２の条件でイオン注入する。
第３図□□□）参照：
１２００’Ｃ１１８０分の熱処理を行なって注入したＢ
。
。
イオンを活性化し、ｐ型の高濃度ウェル１２を形成する
。
。
第３図（Ｃ）参照：
低濃度ウェルを形成するために、第２のレジスト２４を
バターニングし、ボロン（Ｂｏ）を加速電圧１６０Ｋｅ
Ｖ、ドーズ量３Ｘ１０”〜１．５Ｘ１０１２ｃｍ−”の
条件でイオン注入する。
バターニングし、ボロン（Ｂｏ）を加速電圧１６０Ｋｅ
Ｖ、ドーズ量３Ｘ１０”〜１．５Ｘ１０１２ｃｍ−”の
条件でイオン注入する。
第３図（ｄ）参照：
１２００”Ｃ，０〜１２０分の熱処理を行なう。すなわ
ち、この熱処理はしなくてもよく、それをなす場合も１
２０分程度にして低濃度ウェル１８を形成する。
ち、この熱処理はしなくてもよく、それをなす場合も１
２０分程度にして低濃度ウェル１８を形成する。
第３図（ｅ）参照：
図示しない第３のレジストをバターニングして窒化シリ
コン膜（ＳｉＮｌｉＪ）２５をバターニングする。
コン膜（ＳｉＮｌｉＪ）２５をバターニングする。
第３図（ｆ）参照：
熱酸化によって素子分離領１４を形成し、第４のレジス
ト２６をバターニングし、−度ＳｉＯ□膜２１を除去し
、新たに５００人の膜厚のＳｉｎｇ膜２７膜形７し、そ
れを通して砒素（Ａｓ”）を１６０ＫｅＶの加速電圧、
５ＸＩＯ”ｃｍ−”のドーズ量でイオン注入して、ＣＣ
Ｄレジスタの埋め込みｎ層１３ａを形成する。
ト２６をバターニングし、−度ＳｉＯ□膜２１を除去し
、新たに５００人の膜厚のＳｉｎｇ膜２７膜形７し、そ
れを通して砒素（Ａｓ”）を１６０ＫｅＶの加速電圧、
５ＸＩＯ”ｃｍ−”のドーズ量でイオン注入して、ＣＣ
Ｄレジスタの埋め込みｎ層１３ａを形成する。
第３図（樽参照：
全面にポリシリコンを成長し、それをバターニングして
ストレージ電極１６を形成し、その表面に５ｉ（ｈ膜２
４を形成する。
ストレージ電極１６を形成し、その表面に５ｉ（ｈ膜２
４を形成する。
第３図（ｈ）参照：
第５のレジスト２５をフォトダイオードを形成するため
にバターニングし、ＳｉＯ□ｌ！２１を除去し、新たに
２００人の膜厚のＳｉＯ□膜２９膜形９し、それを通し
てＡｓ”を加速電圧７０ＫｅＶ、 ドーズ量４ ＸＩ
Ｑ”ｃｍ−”の条件でイオン注入し、フォトダイオード
のための０層１３ｂを形成すると、第２図に示したデバ
イスが得られる。
にバターニングし、ＳｉＯ□ｌ！２１を除去し、新たに
２００人の膜厚のＳｉＯ□膜２９膜形９し、それを通し
てＡｓ”を加速電圧７０ＫｅＶ、 ドーズ量４ ＸＩ
Ｑ”ｃｍ−”の条件でイオン注入し、フォトダイオード
のための０層１３ｂを形成すると、第２図に示したデバ
イスが得られる。
〔発明の効果）
以上のように本発明Ｇごよれば、フォトダイオードの電
荷蓄積量とＯＦ［ｌの効果という相反する特性を互に損
うことなく実現することができ、さらに、フォトダイオ
ードとＣＣＤレジスタとの間の位置に低濃度ウェルを形
成することにより、第２図に示す入射光３３のような従
来スミアの原因となった横方向からの入射光に対しても
強く、スミア、ブルーミングに対する特性が改善された
。
荷蓄積量とＯＦ［ｌの効果という相反する特性を互に損
うことなく実現することができ、さらに、フォトダイオ
ードとＣＣＤレジスタとの間の位置に低濃度ウェルを形
成することにより、第２図に示す入射光３３のような従
来スミアの原因となった横方向からの入射光に対しても
強く、スミア、ブルーミングに対する特性が改善された
。
第１図は本発明原理を示す断面図、
第２図は本発明実施例断面図、
第３図（ａ）〜（ｈ）は第２図のデバイスの製造工程断
面図、 第４図は従来例断面図である。 図中、 １１はシリコン基手反、 １２は高濃度ウェル、 １３ａと１３ｂはｎ層、 １４は素子分離領域、 １５は絶縁膜（ＳｉＯ□膜）、 １６はストレージ電極、 １７はバリア電橋、 １８は低濃度ウェル、 ２１は５ｉＯｚ膜、 ２２は窒化シリコン膜（ＳｉＮ）膜） ２３．２４．２６．２８はレジスト、 ２７．２９はＳｉＯ□膜、 ３１はレジスタ、 ３２はフォトダイオード、 ３３は光 を示す。
面図、 第４図は従来例断面図である。 図中、 １１はシリコン基手反、 １２は高濃度ウェル、 １３ａと１３ｂはｎ層、 １４は素子分離領域、 １５は絶縁膜（ＳｉＯ□膜）、 １６はストレージ電極、 １７はバリア電橋、 １８は低濃度ウェル、 ２１は５ｉＯｚ膜、 ２２は窒化シリコン膜（ＳｉＮ）膜） ２３．２４．２６．２８はレジスト、 ２７．２９はＳｉＯ□膜、 ３１はレジスタ、 ３２はフォトダイオード、 ３３は光 を示す。
Claims (1)
- 【特許請求の範囲】 縦型オーバーフロー・ドレインをもつ構造のインターラ
イン型固体撮像素子にして、 隣り合う電荷結合デバイス（ＣＣＤ）レジスタ（３１）
の中心（Ａ）と隣り合う高濃度ウェル（１２）のパター
ンの中心（Ｂ）とがずれていることを特徴とする固体撮
像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148179A JPH022677A (ja) | 1988-06-17 | 1988-06-17 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148179A JPH022677A (ja) | 1988-06-17 | 1988-06-17 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022677A true JPH022677A (ja) | 1990-01-08 |
Family
ID=15447018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148179A Pending JPH022677A (ja) | 1988-06-17 | 1988-06-17 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022677A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325974A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 固体撮像素子の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216599A (ja) * | 1985-07-16 | 1987-01-24 | 三菱瓦斯化学株式会社 | 多層プリント配線板用ガラス織布基材 |
| JPS63152166A (ja) * | 1986-12-17 | 1988-06-24 | Hitachi Ltd | 固体撮像素子 |
-
1988
- 1988-06-17 JP JP63148179A patent/JPH022677A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216599A (ja) * | 1985-07-16 | 1987-01-24 | 三菱瓦斯化学株式会社 | 多層プリント配線板用ガラス織布基材 |
| JPS63152166A (ja) * | 1986-12-17 | 1988-06-24 | Hitachi Ltd | 固体撮像素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325974A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 固体撮像素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Burkey et al. | The pinned photodiode for an interline-transfer CCD image sensor | |
| US7402450B2 (en) | Solid-state image pickup device | |
| US4984047A (en) | Solid-state image sensor | |
| JPH07107928B2 (ja) | 固体撮像装置 | |
| JPH022677A (ja) | 固体撮像素子 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPH0438872A (ja) | 固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0230183A (ja) | 固体撮像素子 | |
| JP2901328B2 (ja) | 固体撮像素子 | |
| JPH0436582B2 (ja) | ||
| JP2517045B2 (ja) | 固体撮像素子の製造方法 | |
| JPS60244063A (ja) | 固体撮像素子 | |
| JP2980196B2 (ja) | 固体撮像素子 | |
| JP3743132B2 (ja) | 固体撮像素子の製造方法 | |
| KR100268881B1 (ko) | 고체촬상소자 제조방법 | |
| JP2576813B2 (ja) | 縦形オーバーフローイメージセンサーの製造方法 | |
| JPH0318058A (ja) | 固体撮像装置の製造方法 | |
| JP2712246B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63155759A (ja) | イメ−ジセンサ | |
| JP3772920B6 (ja) | 固体撮像素子の受光部製造方法 | |
| JP3772920B2 (ja) | 固体撮像素子の受光部製造方法 | |
| JP2897284B2 (ja) | 固体撮像素子 | |
| JPS62296552A (ja) | 固体撮像装置の製造方法 | |
| JPS6262067B2 (ja) |