JPH02267946A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH02267946A JPH02267946A JP1089347A JP8934789A JPH02267946A JP H02267946 A JPH02267946 A JP H02267946A JP 1089347 A JP1089347 A JP 1089347A JP 8934789 A JP8934789 A JP 8934789A JP H02267946 A JPH02267946 A JP H02267946A
- Authority
- JP
- Japan
- Prior art keywords
- wsi
- wafer
- package
- inner lead
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置用パッケージに関し、特にＷＳ
Ｉウェハを装填するための半導体装置用パッケージのボ
ンディング構造の改善に関するものである。
Ｉウェハを装填するための半導体装置用パッケージのボ
ンディング構造の改善に関するものである。
［従来の技術］
ＬＳＩ （Ｌａｒｇｅ ５ｃａｌｅ Ｉｎｔｅｇ
ｒａｔｉｏｎ）の概念をさらに発展させ、１枚のウェハ
上にたとえばＣＰＵ （Ｃｅｎ ｆ ｒａ Ｉ Ｐｒ
ｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やマイクロプロセッサ
などの１つの統合された機能を有する集積回路を構成し
た半導体装置がある。このような半導体装置はＷＳＩ
（Ｗａｆｅｒ ５ｃａｌｅ １ｎｔｅｇｒａｔｉ
ｏｎ）と略称される。
ｒａｔｉｏｎ）の概念をさらに発展させ、１枚のウェハ
上にたとえばＣＰＵ （Ｃｅｎ ｆ ｒａ Ｉ Ｐｒ
ｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やマイクロプロセッサ
などの１つの統合された機能を有する集積回路を構成し
た半導体装置がある。このような半導体装置はＷＳＩ
（Ｗａｆｅｒ ５ｃａｌｅ １ｎｔｅｇｒａｔｉ
ｏｎ）と略称される。
従来のＷＳＩの一例を第１３図および第１４図に示す。
第１３図はＷＳＩのウェハ１の平面模式図である。また
第１４図は、ウェハ１が装填されるＷＳＩ用パッケージ
２の概略斜視図である。ＷＳＩウェハ１は、円形の断面
構造を有している。
第１４図は、ウェハ１が装填されるＷＳＩ用パッケージ
２の概略斜視図である。ＷＳＩウェハ１は、円形の断面
構造を有している。
ＷＳＩウェハ１の主表面には多くの論理回路などの集積
回路が形成される。また、その外周縁部には複数のワイ
ヤポンディングパッド３が設けられる。
回路が形成される。また、その外周縁部には複数のワイ
ヤポンディングパッド３が設けられる。
ＷＳＩパッケージ２はパッケージ本体４の中央部にＷＳ
Ｉウェハ１を載置するダイパッド部５を備えている。パ
ッケージ本体４は主にセラミックからなる多層基板から
構成される。ダイパッド部５の周囲には複数のインナー
リード６が形成されている。インナーリード６は、ダイ
パッド部５にＷＳＩウェハ１が装填された状態において
ＷＳＩウェハ１のワイヤポンディングパッド３に対向す
るように形成されている。そして、インナーリード６と
ワイヤポンディングパッド３とが配線される。さらにイ
ンナーリード６の外周部にはシールリング７が形成され
ている。シールリング７は蓋（図示せず）とパッケージ
本体４との装着時の気密性を保持する。パッケージ本体
４の下方には複数の外部ピン８が形成されいる。この外
部ピン８はインナーリード６を介してＷＳＩウェハ１の
ワイヤポンディングパッド３に電気的に接続される。
Ｉウェハ１を載置するダイパッド部５を備えている。パ
ッケージ本体４は主にセラミックからなる多層基板から
構成される。ダイパッド部５の周囲には複数のインナー
リード６が形成されている。インナーリード６は、ダイ
パッド部５にＷＳＩウェハ１が装填された状態において
ＷＳＩウェハ１のワイヤポンディングパッド３に対向す
るように形成されている。そして、インナーリード６と
ワイヤポンディングパッド３とが配線される。さらにイ
ンナーリード６の外周部にはシールリング７が形成され
ている。シールリング７は蓋（図示せず）とパッケージ
本体４との装着時の気密性を保持する。パッケージ本体
４の下方には複数の外部ピン８が形成されいる。この外
部ピン８はインナーリード６を介してＷＳＩウェハ１の
ワイヤポンディングパッド３に電気的に接続される。
また、第１５図および第１６図には従来のＷＳＩの他の
例が一示されている。この例は、はぼ正方形の主表面を
有するウェハに形成されたＷＳＩの例が示されている。
例が一示されている。この例は、はぼ正方形の主表面を
有するウェハに形成されたＷＳＩの例が示されている。
その基本的な構造においては上記の例と同様である。
このようなＷＳＩの構造上の特徴点をＬＳＩの対比にお
いて列挙すると、以下のような点が挙げられる。
いて列挙すると、以下のような点が挙げられる。
（１） 多くの論理回路や記憶回路などを有するため、
その外部との信号等の入出力用のパッド部を多数必要と
すること。
その外部との信号等の入出力用のパッド部を多数必要と
すること。
（２） ウェハ上でのアクセスタイムを減少するために
パッド部とのワイヤ長を短くすることが困難なこと。
パッド部とのワイヤ長を短くすることが困難なこと。
（３） 個々のＷＳＩが高価であり、高い製造歩留りが
要求されること。
要求されること。
（４） 多くの機能を有するため、個々の機能ユニット
ごとの回路テストが複数の工程において行なわれること
。
ごとの回路テストが複数の工程において行なわれること
。
［発明が解決しようとする課題］
このように、ＷＳ Ｉにおいては多くの機能を有する集
積回路が構成される。したがって、外部との入出力のた
めの多くの入出力部が要求される。
積回路が構成される。したがって、外部との入出力のた
めの多くの入出力部が要求される。
すなわち、ＷＳＩウェハ１側においては、多くのワイヤ
ポンディングパッド３をＷＳＩウェハ１の周辺部に配置
する必要がある。また、ＷＳＩパッケージ２においては
、インナーリード６および外部ピン８を多数配列して形
成する必要がある。
ポンディングパッド３をＷＳＩウェハ１の周辺部に配置
する必要がある。また、ＷＳＩパッケージ２においては
、インナーリード６および外部ピン８を多数配列して形
成する必要がある。
一方、ワイヤポンディングパッド３あるいはインナーリ
ード６のワイヤボンディングのための必要面積は、その
最小値に限界がある。つまり、ボンディング用ワイヤは
金線などが用いられる。そして、このワイヤをポンディ
ングパッド３表面あるいはインナーリード６の表面に溶
着してボンディングされる。このためにワイヤポンディ
ングパッド３あるいはインナーリード６の表面積にはこ
の溶着部を加工し得る最低限度がある。また一方でＷＳ
Ｉウェハ１の外周辺長さはウェハのサイズにより決定さ
れる。したがって、必然的にＷＳＩウェハ１の外周辺部
に配置し得るワイヤポンディングパッド３の数は規制さ
れる。またＷＳＩパッケージ２側のインナーリード６の
数も同様の理由で規制される。したがって、この規制さ
れる数よりも多数のパッドを必要とする高性能な論理回
路あるいは統合された論理回路と記憶回路などを有する
ＷＳＩはパッド数の制限によってその形成が制限される
という問題があった。
ード６のワイヤボンディングのための必要面積は、その
最小値に限界がある。つまり、ボンディング用ワイヤは
金線などが用いられる。そして、このワイヤをポンディ
ングパッド３表面あるいはインナーリード６の表面に溶
着してボンディングされる。このためにワイヤポンディ
ングパッド３あるいはインナーリード６の表面積にはこ
の溶着部を加工し得る最低限度がある。また一方でＷＳ
Ｉウェハ１の外周辺長さはウェハのサイズにより決定さ
れる。したがって、必然的にＷＳＩウェハ１の外周辺部
に配置し得るワイヤポンディングパッド３の数は規制さ
れる。またＷＳＩパッケージ２側のインナーリード６の
数も同様の理由で規制される。したがって、この規制さ
れる数よりも多数のパッドを必要とする高性能な論理回
路あるいは統合された論理回路と記憶回路などを有する
ＷＳＩはパッド数の制限によってその形成が制限される
という問題があった。
したがって、本発明は上記のような問題点を解消するた
め１どなされたもので、パッド部の数が増加したＷＳＩ
ウェハを装填し、外部との信号の授受を完全になし得る
半導体装置用パッケージを提供することを目的とする。
め１どなされたもので、パッド部の数が増加したＷＳＩ
ウェハを装填し、外部との信号の授受を完全になし得る
半導体装置用パッケージを提供することを目的とする。
［課題を解決するための手段］
この発明による半導体装置用パッケージは、ウェハスケ
ールの大きさを有し、その外周部まノこは内部に切欠部
を有する半導体基板の主表面上に１つの統合された機能
を有する集積回路が形成された半導体装置を収納するも
ので、半導体基板を載置するためのダイパッド部と、半
導体基板の切欠部に嵌まり込むようにダイパッド部の周
辺やその内部に形成され、半導体基板の所定の位置にボ
ンディングされるインナーリード部と、インナーリード
部と電気的に接続された外部ピンとを備えている。
ールの大きさを有し、その外周部まノこは内部に切欠部
を有する半導体基板の主表面上に１つの統合された機能
を有する集積回路が形成された半導体装置を収納するも
ので、半導体基板を載置するためのダイパッド部と、半
導体基板の切欠部に嵌まり込むようにダイパッド部の周
辺やその内部に形成され、半導体基板の所定の位置にボ
ンディングされるインナーリード部と、インナーリード
部と電気的に接続された外部ピンとを備えている。
［作用］
半導体装置用パッケージに形成されたインナーリード部
は種々の切欠部などが形成されるＷＳＩウェハに嵌まり
込む位置に形成されている。これにより、ＷＳＩウェハ
のパッド部の数に対応するインナーリード部を形成する
ことが可能となり、ＷＳＩウェハの集積回路の機能に応
じた入出力リードを構成することができる。
は種々の切欠部などが形成されるＷＳＩウェハに嵌まり
込む位置に形成されている。これにより、ＷＳＩウェハ
のパッド部の数に対応するインナーリード部を形成する
ことが可能となり、ＷＳＩウェハの集積回路の機能に応
じた入出力リードを構成することができる。
［実施例］
以下、この発明の実施例について図を用いて説明する。
第１図は、本発明の第１の実施例によるＷＳＩの分解構
造図である。ＷＳＩは、ＷＳＩウェハ１と、ＷＳＩパッ
ケージ２とを備える。ＷＳＩウェハ１はその中央部に円
形の開口部１２が形成されている。さらにＷＳＩウェハ
１の外周辺部および円形開口部１２の外周辺部には複数
のワイヤポンディングパッド３が形成されている。複数
のワイヤポンディングパッド３の中には回路テスト用に
のみ用いられるテスト用パッド３ａが所定の場所に形成
されている。
造図である。ＷＳＩは、ＷＳＩウェハ１と、ＷＳＩパッ
ケージ２とを備える。ＷＳＩウェハ１はその中央部に円
形の開口部１２が形成されている。さらにＷＳＩウェハ
１の外周辺部および円形開口部１２の外周辺部には複数
のワイヤポンディングパッド３が形成されている。複数
のワイヤポンディングパッド３の中には回路テスト用に
のみ用いられるテスト用パッド３ａが所定の場所に形成
されている。
ＷＳＩパッケージ２は、セラミックで形成された多層基
板からなるパッケージ本体４を備える。
板からなるパッケージ本体４を備える。
パッケージ本体４の中央部にはＷＳＩウェハ１を載置す
るダイパッド部５が形成されている。ダイパッド部５の
中央にはＷＳＩウェハ１の開口部１２に嵌まり込む凸部
１３ａが形成されている。この凸部１３ａの外表面およ
びダイパッド部５の外周面上には複数のインナーリード
６ａ、６ｂが形成されている。インナーリード６ａ、６
ｂはＷＳＩウェハ１のワイヤポンディングパッド３に対
応する個数だけ形成されている。さらに、このインナー
リード６ａ、６ｂは、パッケージ本体４の下面側に突出
した複数の外部ピン８に各々接続されている。さらにパ
ッケージ本体４の上面にはシールリング７が形成されて
いる。
るダイパッド部５が形成されている。ダイパッド部５の
中央にはＷＳＩウェハ１の開口部１２に嵌まり込む凸部
１３ａが形成されている。この凸部１３ａの外表面およ
びダイパッド部５の外周面上には複数のインナーリード
６ａ、６ｂが形成されている。インナーリード６ａ、６
ｂはＷＳＩウェハ１のワイヤポンディングパッド３に対
応する個数だけ形成されている。さらに、このインナー
リード６ａ、６ｂは、パッケージ本体４の下面側に突出
した複数の外部ピン８に各々接続されている。さらにパ
ッケージ本体４の上面にはシールリング７が形成されて
いる。
ＷＳＩウェハ１は、ｗｓ ｒパッケージ２の所定の位置
に組込まれ、ワイヤボンディングされる。
に組込まれ、ワイヤボンディングされる。
その後、上面をＭ１４により密封される。
第２図は、ＷＳ Ｉウェハ１がＷＳＩパッケージ２に組
込まれワイヤボンディングされた状態を示す構造斜視図
である。ＷＳＩウェハ１の外周辺部あるいは内周辺部に
形成されたワイヤポンディングパッド３は、ＷＳＩパッ
ケージ２のインナーリード６ａ、６ｂに各々配線される
。ＷＳＩウェハ１の中央部に円形開口部１２を有する形
状においては、この円形開口部１２の近傍に形成された
ワイヤポンディングパッド３の数だけパッド数を増加す
ることができる。
込まれワイヤボンディングされた状態を示す構造斜視図
である。ＷＳＩウェハ１の外周辺部あるいは内周辺部に
形成されたワイヤポンディングパッド３は、ＷＳＩパッ
ケージ２のインナーリード６ａ、６ｂに各々配線される
。ＷＳＩウェハ１の中央部に円形開口部１２を有する形
状においては、この円形開口部１２の近傍に形成された
ワイヤポンディングパッド３の数だけパッド数を増加す
ることができる。
第３図および第４図にこの発明の第２の実施例を示す。
第３図は、ＷＳＩウェハ１の平面構造図である。第４図
は第３図に示すＷＳＩウェハ１を装填するためのＷＳＩ
パッケージ２の構造斜視図である。第３図を参照して、
この例のＷＳＩウェハ１はその外周部に複数個の切欠部
１５を有している。さらにこの切欠部１５が形成された
ＷＳＩウェハ１の外周辺部に沿って複数のワイヤポンデ
ィングパッド３が形成されている。ワイヤポンディング
パッド３が形成される領域は、ＷＳＩつ工／１１の外周
辺に切欠部１５を形成することにより、従来の円形ＷＳ
■ウェハ１に比べて増加している。
は第３図に示すＷＳＩウェハ１を装填するためのＷＳＩ
パッケージ２の構造斜視図である。第３図を参照して、
この例のＷＳＩウェハ１はその外周部に複数個の切欠部
１５を有している。さらにこの切欠部１５が形成された
ＷＳＩウェハ１の外周辺部に沿って複数のワイヤポンデ
ィングパッド３が形成されている。ワイヤポンディング
パッド３が形成される領域は、ＷＳＩつ工／１１の外周
辺に切欠部１５を形成することにより、従来の円形ＷＳ
■ウェハ１に比べて増加している。
このために、ワイヤポンディングパッド３の個数を増大
することができる。また、同時に、ＷＳＩウェハ１の外
周部に回路テスト用のテストパッド３ａが形成されてい
る。
することができる。また、同時に、ＷＳＩウェハ１の外
周部に回路テスト用のテストパッド３ａが形成されてい
る。
ＷＳＩパッケージ２はパッケージ本体４とＷＳＩウェハ
１を載置するダイパッド部５、ＷＳＩウェハ１のワイヤ
ポンディングパッド３と電気的に接続するためのインナ
ーリード６ ａ ｓ ６ ｂおよび外部ピン８とを備え
ている。さらに、ダイパッド部５の外周縁上の所定位置
にはＷＳＩウェハ１の切欠部１５に嵌まり込む凸部１３
ｂが形成されている。さらに凸部１３ｂの上面にはイン
ナーリード６ｂが形成されている。装置の組立状態にお
いて、ＷＳＩパッケージ２の凸部１３ｂは、ＷＳＩウェ
ハ１の切欠部１５に嵌まり合う。そして、互いに隣接す
るＷＳＩウェハ１のワイヤボンディングバッド３とＷＳ
Ｉパッケージ２の凸部１３ｂのインナーリード６ｂとが
ワイヤボンディングされる。
１を載置するダイパッド部５、ＷＳＩウェハ１のワイヤ
ポンディングパッド３と電気的に接続するためのインナ
ーリード６ ａ ｓ ６ ｂおよび外部ピン８とを備え
ている。さらに、ダイパッド部５の外周縁上の所定位置
にはＷＳＩウェハ１の切欠部１５に嵌まり込む凸部１３
ｂが形成されている。さらに凸部１３ｂの上面にはイン
ナーリード６ｂが形成されている。装置の組立状態にお
いて、ＷＳＩパッケージ２の凸部１３ｂは、ＷＳＩウェ
ハ１の切欠部１５に嵌まり合う。そして、互いに隣接す
るＷＳＩウェハ１のワイヤボンディングバッド３とＷＳ
Ｉパッケージ２の凸部１３ｂのインナーリード６ｂとが
ワイヤボンディングされる。
第５図および第６図はこの発明の第３の実施例を示す。
この実施例は、第１の実施例と第２の実施例とを相互に
組合わせた構造を有している。すなわち、ＷＳＩＳｌウ
ェハ１いてはその円形外周部およびその中心部に各々切
欠部１５と円形開口部１２とが形成されている。ワイヤ
ポンディングパッド３はこのＷＳ■ウェハ１の切欠部お
よび円形開口部１２の周辺に沿って形成されている。さ
らに、ワイヤポンディングパッド３の中に回路テスト用
のテスト用パッド３ａが適宜配置されている。
組合わせた構造を有している。すなわち、ＷＳＩＳｌウ
ェハ１いてはその円形外周部およびその中心部に各々切
欠部１５と円形開口部１２とが形成されている。ワイヤ
ポンディングパッド３はこのＷＳ■ウェハ１の切欠部お
よび円形開口部１２の周辺に沿って形成されている。さ
らに、ワイヤポンディングパッド３の中に回路テスト用
のテスト用パッド３ａが適宜配置されている。
また、ＷＳＩパッケージ２においては、ダイパッド部５
のＷＳＩＳｌウェハ１欠部１５および円形開口部１２に
対応する位置に各々凸部１３ｂ、１３ａが形成されてい
る。
のＷＳＩＳｌウェハ１欠部１５および円形開口部１２に
対応する位置に各々凸部１３ｂ、１３ａが形成されてい
る。
さらに、第７図および第８図にはこの発明の第４の実施
例が示されている。第７図は、この実施例のＷＳＩＳｌ
ウェハ１面構造図である。第８図は、この発明のＷＳＩ
パッケージ２の構造斜視図である。第７図を参照して、
本実施例のＷＳＩＳｌウェハ１の中央に円形開口部１２
と、さらにこの円形開口部から十字方向に延びた切欠部
１２ａとが形成されている。ワイヤポンディングパッド
３は、この円形開口部１２、切欠部１２ａおよび円形外
周縁部に沿って複数個形成されている。さらに回路テス
ト用テストパッド３ａがこのワイヤポンディングパッド
３の中に適宜形成されている。
例が示されている。第７図は、この実施例のＷＳＩＳｌ
ウェハ１面構造図である。第８図は、この発明のＷＳＩ
パッケージ２の構造斜視図である。第７図を参照して、
本実施例のＷＳＩＳｌウェハ１の中央に円形開口部１２
と、さらにこの円形開口部から十字方向に延びた切欠部
１２ａとが形成されている。ワイヤポンディングパッド
３は、この円形開口部１２、切欠部１２ａおよび円形外
周縁部に沿って複数個形成されている。さらに回路テス
ト用テストパッド３ａがこのワイヤポンディングパッド
３の中に適宜形成されている。
第８図を参照して、ＷＳＩパッケージ２には、ダイパッ
ド部５の中央にＷＳＩＳｌウェハ１形開口部１２などに
嵌まり込む凸部１３ａが形成されている。
ド部５の中央にＷＳＩＳｌウェハ１形開口部１２などに
嵌まり込む凸部１３ａが形成されている。
第９図および第１０図には、この発明の第５の実施例が
示される。第９図は、この実施例によるＷＳＩＳｌウェ
ハ１面構造図である。第１０図はこの実施例のＷＳＩパ
ッケージ２の構造斜視図である。
示される。第９図は、この実施例によるＷＳＩＳｌウェ
ハ１面構造図である。第１０図はこの実施例のＷＳＩパ
ッケージ２の構造斜視図である。
第９図を参照して、ＷＳ４ウェハ１は正方形状を有して
いる。ＷＳＩＳｌウェハ１央には円形開口部１２が形成
されている。ワイヤポンディングパッド３はＷＳＩＳｌ
ウェハ１周縁部および円形切欠部１２の外周縁部に整列
して形成されている。
いる。ＷＳＩＳｌウェハ１央には円形開口部１２が形成
されている。ワイヤポンディングパッド３はＷＳＩＳｌ
ウェハ１周縁部および円形切欠部１２の外周縁部に整列
して形成されている。
回路テスト用パッド３ａはこのワイヤポンディングパッ
ド３の配列の所定位置に形成されている。
ド３の配列の所定位置に形成されている。
第１０図を参照して、ＷＳＩパッケージ２は正方形状の
ＷＳＩＳｌウェハ１置する正方形状のダイパッド部５を
備えている。ダイパッド部５の中央にはＷＳＩＳｌウェ
ハ１形開口部１２に嵌まり込む形状の凸部１３ｇが形成
されている。この円形の凸部１３ａの外表面にはインナ
ーリード６ａが形成されている。さらにダイパッド部５
の外周辺上には同じくインナーリード６ｂが複数個形成
されている。
ＷＳＩＳｌウェハ１置する正方形状のダイパッド部５を
備えている。ダイパッド部５の中央にはＷＳＩＳｌウェ
ハ１形開口部１２に嵌まり込む形状の凸部１３ｇが形成
されている。この円形の凸部１３ａの外表面にはインナ
ーリード６ａが形成されている。さらにダイパッド部５
の外周辺上には同じくインナーリード６ｂが複数個形成
されている。
さらに、第１１図および第１２図にはこの発明の第６の
実施例が示されている。第１１図は、この実施例のＷＳ
ＩＳｌウェハ１面構造図である。
実施例が示されている。第１１図は、この実施例のＷＳ
ＩＳｌウェハ１面構造図である。
第１２図は、この実施例のＷＳＩパッケージ２の構造斜
視図である。
視図である。
第１１図を参照して、ＷＳＩＳｌウェハ１方形状を有し
ている。その中央部には、円形開口部１２と、この円形
開口部１２から十字方向に延びた切欠部１２ａが形成さ
れている。ワイヤポンディングパッド３は、ＷＳＩＳｌ
ウェハ１方形状の外周縁部および円形開口部１２、切欠
部１２ａの外周縁部に複数個整列して形成されている。
ている。その中央部には、円形開口部１２と、この円形
開口部１２から十字方向に延びた切欠部１２ａが形成さ
れている。ワイヤポンディングパッド３は、ＷＳＩＳｌ
ウェハ１方形状の外周縁部および円形開口部１２、切欠
部１２ａの外周縁部に複数個整列して形成されている。
回路テスト用のテストパッド３ａは、複数のワイヤポン
ディングパッド３の配列の所定位置に形成されている。
ディングパッド３の配列の所定位置に形成されている。
第１２図を参照して、ＷＳＩパッケージ２はＷＳｌウェ
ハ１を載置する正方形状のダイパッド部５を備えている
。ダイパッド部５の中央にはＷＳＩＳｌウェハ１形開口
部１２、切欠部１２ａに嵌まり込む形状の凸部１３ａが
形成されている。凸部１３ａの外周表面にはインナーリ
ード６ａ、６Ｃが形成されている。さらに、ダイパッド
部５の外周表面には同様にインナーリード６ｂが形成さ
れている。各インナーリード６ａ、６ｂ、６ｃは各々外
部ピン８に接続されている。
ハ１を載置する正方形状のダイパッド部５を備えている
。ダイパッド部５の中央にはＷＳＩＳｌウェハ１形開口
部１２、切欠部１２ａに嵌まり込む形状の凸部１３ａが
形成されている。凸部１３ａの外周表面にはインナーリ
ード６ａ、６Ｃが形成されている。さらに、ダイパッド
部５の外周表面には同様にインナーリード６ｂが形成さ
れている。各インナーリード６ａ、６ｂ、６ｃは各々外
部ピン８に接続されている。
なお、上記実施例においてはＷＳＩウェハ１の形状が円
形あるいは正方形状のものについて説明したが、これに
限定されることなく長方形状などの他の形状であっても
構わない。
形あるいは正方形状のものについて説明したが、これに
限定されることなく長方形状などの他の形状であっても
構わない。
［発明の効果〕
このように、本発明における半導体装置用パッケージは
その内部に載置する半導体基板の外周形状に応じたイン
ナーリード部を形成したので、ＷＳｌに要求される必要
数の入出力リードを構成することが可能であり、これに
より半導体装置用パッケージに装填されるＷＳＩの高性
能化を実現することができる。
その内部に載置する半導体基板の外周形状に応じたイン
ナーリード部を形成したので、ＷＳｌに要求される必要
数の入出力リードを構成することが可能であり、これに
より半導体装置用パッケージに装填されるＷＳＩの高性
能化を実現することができる。
第１図は、本発明の第１の実施例によるＷＳＩの分解構
造斜視図である。第２図は、第１図に示されるＷＳＩの
ワイヤボンディング状態を示す構造斜視図である。第３
図は、この発明の第２の実施例によるＷＳＩウェハの平
面構造図であり、第４図は第３図に示されるＷＳＩウェ
ハを装填するためのＷＳＩパッケージの構造斜視図であ
る。第５図は、この発明の第３の実施例によるＷＳＩウ
ェハの平面構造図であり、第６図は、第５図に示される
ＷＳＩウェハを装填するためのＷＳＩパッケージの構造
斜視図である。第７図は、この発明の第４の実施例を示
すＷＳＩウェハの平面構造図であり、第８図は、第７図
のＷＳＩウェハを装填するためのＷＳＩパッケージの構
造斜視図である。 第９図は、この発明の第５の実施例を示すＷＳＩウェハ
の平面構造図であり、第１０図は、第９図のＷＳＩウェ
ハを装填するためのＷＳＩパッケージの構造斜視図であ
る。第１１図は、この発明の第６の実施例を示すＷＳＩ
ウェハの平面構造図であり、第１２図は、第１１図のＷ
ＳＩウェハを装填するためのＷＳＩパッケージの構造斜
視図である。 第１３図は、従来のＷＳＩウェハの平面構造図である。 第１４図は、第１３図のＷＳＩウェハを装填するための
ＷＳＩパッケージの構造斜視図である。第１５図は、従
来の他の例を示すＷＳＩウェハの平面構造図であり、第
１６図は、第１５図のＷＳＩウェハを装填するためのＷ
ＳＩパッケージの構造斜視図である。 図において、１はＷＳＩウェハ、２はＷＳＩパッケージ
、３はワイヤポンディングパッド、３ａはテスト用パッ
ド、６．６ａ、６ｂ、６ｃはインナーリード、１２は円
形開口部、１２ａは円形開口部１２に連続した十字切欠
部、１３ａ、１３ｂは凸部、１５は切欠部を示している
。 なお、図中、同一符号は同一または相当部分を示す。
造斜視図である。第２図は、第１図に示されるＷＳＩの
ワイヤボンディング状態を示す構造斜視図である。第３
図は、この発明の第２の実施例によるＷＳＩウェハの平
面構造図であり、第４図は第３図に示されるＷＳＩウェ
ハを装填するためのＷＳＩパッケージの構造斜視図であ
る。第５図は、この発明の第３の実施例によるＷＳＩウ
ェハの平面構造図であり、第６図は、第５図に示される
ＷＳＩウェハを装填するためのＷＳＩパッケージの構造
斜視図である。第７図は、この発明の第４の実施例を示
すＷＳＩウェハの平面構造図であり、第８図は、第７図
のＷＳＩウェハを装填するためのＷＳＩパッケージの構
造斜視図である。 第９図は、この発明の第５の実施例を示すＷＳＩウェハ
の平面構造図であり、第１０図は、第９図のＷＳＩウェ
ハを装填するためのＷＳＩパッケージの構造斜視図であ
る。第１１図は、この発明の第６の実施例を示すＷＳＩ
ウェハの平面構造図であり、第１２図は、第１１図のＷ
ＳＩウェハを装填するためのＷＳＩパッケージの構造斜
視図である。 第１３図は、従来のＷＳＩウェハの平面構造図である。 第１４図は、第１３図のＷＳＩウェハを装填するための
ＷＳＩパッケージの構造斜視図である。第１５図は、従
来の他の例を示すＷＳＩウェハの平面構造図であり、第
１６図は、第１５図のＷＳＩウェハを装填するためのＷ
ＳＩパッケージの構造斜視図である。 図において、１はＷＳＩウェハ、２はＷＳＩパッケージ
、３はワイヤポンディングパッド、３ａはテスト用パッ
ド、６．６ａ、６ｂ、６ｃはインナーリード、１２は円
形開口部、１２ａは円形開口部１２に連続した十字切欠
部、１３ａ、１３ｂは凸部、１５は切欠部を示している
。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ウェハスケールの大きさを有し、その外周部または内部
に切欠部を有する半導体基板の主表面上に１つの統合さ
れた機能を有する集積回路が形成された半導体装置を収
納するための半導体装置用パッケージであって、 前記半導体基板を載置するためのダイパッド部と、 前記半導体基板の切欠部に嵌まり込むように前記ダイパ
ッド部の周辺やその内部に形成され、前記半導体基板の
所定の位置にボンディングされるインナーリード部と、 前記インナーリード部と電気的に接続された外部ピンと
を備えた、半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089347A JPH02267946A (ja) | 1989-04-07 | 1989-04-07 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089347A JPH02267946A (ja) | 1989-04-07 | 1989-04-07 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02267946A true JPH02267946A (ja) | 1990-11-01 |
Family
ID=13968177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089347A Pending JPH02267946A (ja) | 1989-04-07 | 1989-04-07 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02267946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4308705A1 (de) * | 1992-03-19 | 1993-09-30 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zu seiner Herstellung |
-
1989
- 1989-04-07 JP JP1089347A patent/JPH02267946A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4308705A1 (de) * | 1992-03-19 | 1993-09-30 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zu seiner Herstellung |
| DE4308705C2 (de) * | 1992-03-19 | 1996-03-21 | Mitsubishi Electric Corp | Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445064B1 (en) | Semiconductor device | |
| US5319224A (en) | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof | |
| JP2557974B2 (ja) | 集積回路チップパッケージ及び方法 | |
| JP2560805B2 (ja) | 半導体装置 | |
| JPH02267947A (ja) | 半導体装置 | |
| JP3679923B2 (ja) | 半導体装置 | |
| JPH02267946A (ja) | 半導体装置用パッケージ | |
| JPH04246851A (ja) | マスタースライス型半導体集積回路装置 | |
| JPS63260048A (ja) | マスタ−スライス型半導体装置 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
| JP2533810B2 (ja) | 半導体装置 | |
| JP2901518B2 (ja) | マルチチップ半導体装置 | |
| JPS6393125A (ja) | 半導体集積回路 | |
| JPH08264673A (ja) | 集積回路装置 | |
| JP2561005B2 (ja) | 半導体装置 | |
| JP4229086B2 (ja) | 半導体装置 | |
| KR100439575B1 (ko) | 칩성능시험용 세라믹 패키지 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| JPH02143449A (ja) | 半導体封止容器 | |
| JPH03238839A (ja) | 半導体集積回路装置 | |
| JPS58182841A (ja) | モノリシツク集積回路 | |
| KR100298693B1 (ko) | 마이크로볼그리드어레이반도체패키지 | |
| JPS62189737A (ja) | 半導体素子パツケ−ジのボンデイング方法 | |
| JPH113968A (ja) | 多層構造化ｌｓｉ |