JPH02267997A - 増幅回路の実装構造 - Google Patents
増幅回路の実装構造Info
- Publication number
- JPH02267997A JPH02267997A JP1088697A JP8869789A JPH02267997A JP H02267997 A JPH02267997 A JP H02267997A JP 1088697 A JP1088697 A JP 1088697A JP 8869789 A JP8869789 A JP 8869789A JP H02267997 A JPH02267997 A JP H02267997A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- inverting input
- amplifier circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、プリント配線板に実装される増幅回路の実装
構造に関するもので、とくに、電磁的なフラックスの影
響を最小限に抑えるようにした実装構造に関するもので
ある。
構造に関するもので、とくに、電磁的なフラックスの影
響を最小限に抑えるようにした実装構造に関するもので
ある。
［従来の技術］
一般に、差動増幅回路は、第２図のような回路構成にな
っている。
っている。
第２図において、１は非反転入力端子、２は反転入力端
子、３は接地端子（ＧＮＤ）、４５．６．７は抵抗、８
．９はＦＥＴ、１０は内部の増幅回路の一部分、１１は
定電流回路、１３は出力端子である。
子、３は接地端子（ＧＮＤ）、４５．６．７は抵抗、８
．９はＦＥＴ、１０は内部の増幅回路の一部分、１１は
定電流回路、１３は出力端子である。
この回路において、人力信号が平衡の場合には前記端子
１．２の間に入力されるが、不平衡の場合は前記端子１
または２のいずれかが接地される。ここでは、不平衡の
場合を例にとって説明することにし、前記端子２を接地
するとともに、この場合の該端子１を、信号入力端子１
２と呼ぶことにする。
１．２の間に入力されるが、不平衡の場合は前記端子１
または２のいずれかが接地される。ここでは、不平衡の
場合を例にとって説明することにし、前記端子２を接地
するとともに、この場合の該端子１を、信号入力端子１
２と呼ぶことにする。
この回路をプリント配線板１４に実装すると、たとえば
、第３図に示すように構成される。
、第３図に示すように構成される。
また上記のような負帰還増幅回路のブロック図は、一般
に、第４図のように表わされる。
に、第４図のように表わされる。
第４図において、１５は入力回路部における伝達関数で
あり、上記の例では、抵抗４および抵抗５による分圧比
に相当する。１６は減算器であり、ＦＥＴ８およびＦＥ
Ｔ９による差動部分に相当し、非反転入力と反転入力と
の差成分を取り出す機能だけを抽出している。１７は増
幅回路全体のオーブンループの伝達関数であり、非反転
入力と反転入力との差が増幅され、出力端子１３に伝達
される増幅度に相当する。
あり、上記の例では、抵抗４および抵抗５による分圧比
に相当する。１６は減算器であり、ＦＥＴ８およびＦＥ
Ｔ９による差動部分に相当し、非反転入力と反転入力と
の差成分を取り出す機能だけを抽出している。１７は増
幅回路全体のオーブンループの伝達関数であり、非反転
入力と反転入力との差が増幅され、出力端子１３に伝達
される増幅度に相当する。
１８は負帰還ネットワークにおける伝達関数であり、抵
抗７および抵抗６による分圧比に相当する。
抗７および抵抗６による分圧比に相当する。
［発明が解決しようとする課題］
前述した第４図のような負帰還増幅回路において、信号
入力端子１２から出力端子１３へひずみなく忠実に信号
を伝達するためには、入力回路部における伝達関数１５
および負帰還ネットワークにおける伝達関数１８が、完
全にリニアでなければならない、増幅回路のオープンル
ープの伝達量＠、＋７における非線形性や電１＋ｆ１誘
導などの外乱は負帰還によって改善されるが、入力回路
部における伝達関数１５および負帰還ネットワークにお
ける伝達関数１８に関しては、非線形性があったり、電
磁誘導などの外乱があったりすると、もはや、負帰還に
よフて改善されることは望めない。
入力端子１２から出力端子１３へひずみなく忠実に信号
を伝達するためには、入力回路部における伝達関数１５
および負帰還ネットワークにおける伝達関数１８が、完
全にリニアでなければならない、増幅回路のオープンル
ープの伝達量＠、＋７における非線形性や電１＋ｆ１誘
導などの外乱は負帰還によって改善されるが、入力回路
部における伝達関数１５および負帰還ネットワークにお
ける伝達関数１８に関しては、非線形性があったり、電
磁誘導などの外乱があったりすると、もはや、負帰還に
よフて改善されることは望めない。
第２図の回路に戻って考えると、抵抗４〜７の線形性お
よび図示したループしに誘導されるフラックスの影響が
問題となる。抵抗の線形性は、定格に対して余裕を持っ
た使い方をしておれば、問題になることはまずないので
、通常は、電磁誘導の影響が問題になることが多い。
よび図示したループしに誘導されるフラックスの影響が
問題となる。抵抗の線形性は、定格に対して余裕を持っ
た使い方をしておれば、問題になることはまずないので
、通常は、電磁誘導の影響が問題になることが多い。
増幅器を有する機器において、次のような例を上げるこ
とができる。
とができる。
すなわち、第１に、電源トランスからのフラックスを受
け、増幅出力に電源周波数およびその高周波が現われて
しまう。第２に、コンデンサへのチャージ・ディスチャ
ジを盛んに行なう回路（たとえば、電源回路、スイッチ
ング電源など）からのフラックスが飛び付く。第３に、
他の機器からのパルス状の雑音が、増幅出力に現われる
。第４に、Ｂ級増幅器では、正側の半サイクルと負側の
半サイクルとで出力段の電流ルートが常に変化するので
、誘導されるフラックスの影響が正負アンバランスだと
偶数次のひずみとして出力に現われる。
け、増幅出力に電源周波数およびその高周波が現われて
しまう。第２に、コンデンサへのチャージ・ディスチャ
ジを盛んに行なう回路（たとえば、電源回路、スイッチ
ング電源など）からのフラックスが飛び付く。第３に、
他の機器からのパルス状の雑音が、増幅出力に現われる
。第４に、Ｂ級増幅器では、正側の半サイクルと負側の
半サイクルとで出力段の電流ルートが常に変化するので
、誘導されるフラックスの影響が正負アンバランスだと
偶数次のひずみとして出力に現われる。
以上述べたように、非反転側の入力回路と反転側の入力
回路との間に、実装上、少しでも、面積が存在すると、
原理的に上記のような電磁誘導が生じてしまうという問
題点がある。
回路との間に、実装上、少しでも、面積が存在すると、
原理的に上記のような電磁誘導が生じてしまうという問
題点がある。
本発明は、このような問題点を解決しようとするもので
ある。すなわち、本発明は、電磁誘導の影響を極少に抑
えることができる増幅回路の実装構造を提供することを
目的とするものである。
ある。すなわち、本発明は、電磁誘導の影響を極少に抑
えることができる増幅回路の実装構造を提供することを
目的とするものである。
［課題を解決するための手段コ
上記目的を達成するために、本発明は、プリント配線板
に実装された差動増幅回路において、反転入力側の回路
と非反転入力側の回路とが、前記プリント配線板の両面
に実質的に対称に配置されているようにした。
に実装された差動増幅回路において、反転入力側の回路
と非反転入力側の回路とが、前記プリント配線板の両面
に実質的に対称に配置されているようにした。
［作 用］
本発明によれば、非反転側の入力回路と反転側の入力回
路とを、プリント配線板の両面に実質的に対称に配置し
ているので、１に磁誘導を受けるループは、プリント配
線板の厚みで生じる程度の非常に小さいものとなる。
路とを、プリント配線板の両面に実質的に対称に配置し
ているので、１に磁誘導を受けるループは、プリント配
線板の厚みで生じる程度の非常に小さいものとなる。
［実 施 例］
第１図（ａ） 、 （ｂ）は本発明の一実施例を示した
斜視図である。
斜視図である。
そして、第１図における符号は、第３図の符号と対応す
る。すなわち、この実施例では、フリント配線板１４の
両面に部品や配線パターンを対称に配置するという前提
で表面実装を基本にしている。たとえば、プリント配線
板１４の表面の抵抗４，５に対し、裏面の抵抗６．７が
それに対称に、また表面のＦＥＴ８に対し、裏面のＦＥ
Ｔ９がそれに対称に配置されている。
る。すなわち、この実施例では、フリント配線板１４の
両面に部品や配線パターンを対称に配置するという前提
で表面実装を基本にしている。たとえば、プリント配線
板１４の表面の抵抗４，５に対し、裏面の抵抗６．７が
それに対称に、また表面のＦＥＴ８に対し、裏面のＦＥ
Ｔ９がそれに対称に配置されている。
なお第１図では、両面の部品配置などがわかりやすいよ
うに、前記プリント配線板１４の厚みを誇張して示して
いるが、実際は、第３図のように薄いものである。
うに、前記プリント配線板１４の厚みを誇張して示して
いるが、実際は、第３図のように薄いものである。
このように、プリント配線板１４の両面に部品や配線パ
ターンを対称に配置することにょって、第１図（Ｎ
にみられる？！磁誘導を受けるループしは、プリント配
線板１４の厚みで生じる程度の非常に小さいものとなる
。
ターンを対称に配置することにょって、第１図（Ｎ
にみられる？！磁誘導を受けるループしは、プリント配
線板１４の厚みで生じる程度の非常に小さいものとなる
。
なお上記実施例では、ミクロ的にみると、プリント配線
板１４の裏面側（下面側）で、信号入力端子１２を避け
るために、配線パターンを少しよけており、完全には両
面が対称に配置されていないが、この程度のことは、実
質的に対称ということができる。もちろん、端子にも表
面実装タイプのものを用いれば、完全に対称にすること
が可能である。また上記実施例では、差動増幅としてＦ
ＥＴ（ディスクリートタイプ）を用いているが、トラン
ジスタや、これらが集積化された演算増幅ＩＣなどであ
ってもよい。さらに、説明は不平衡差動増幅回路を用い
て行なったが、平衡増幅回路でも、同様に実施すること
ができる。
板１４の裏面側（下面側）で、信号入力端子１２を避け
るために、配線パターンを少しよけており、完全には両
面が対称に配置されていないが、この程度のことは、実
質的に対称ということができる。もちろん、端子にも表
面実装タイプのものを用いれば、完全に対称にすること
が可能である。また上記実施例では、差動増幅としてＦ
ＥＴ（ディスクリートタイプ）を用いているが、トラン
ジスタや、これらが集積化された演算増幅ＩＣなどであ
ってもよい。さらに、説明は不平衡差動増幅回路を用い
て行なったが、平衡増幅回路でも、同様に実施すること
ができる。
［発明の効果コ
以上説明したように、本発明によれば、反転入力側の回
路と非反転入力側の回路とを、プリント配線板の両面に
実質的に対称に配置したので、そこを切るフラックスの
影響、つまり、電磁銹導の影響を、極小に抑えることが
できる。
路と非反転入力側の回路とを、プリント配線板の両面に
実質的に対称に配置したので、そこを切るフラックスの
影響、つまり、電磁銹導の影響を、極小に抑えることが
できる。
第１図（ａ） 、 （ｂ）は本発明の一実施例を示した
斜視図、第２図は従来の増幅回路の一例を示した説明図
、第３図は同じく増幅回路の実装の一例を示した斜視図
、第４図は同じく増幅回路をブロック図で示した説明図
である。 １・・・非反転入力端子 ２・・・反転入力端子３・・
・接地端子 ４，５，６．７・・・抵抗８．９・
・・ＦＥＴ １２・・・信号入力端子１３・・・
出力端子 １４・・・プリント配線板。 他４名 第１図 第２図 第４図
斜視図、第２図は従来の増幅回路の一例を示した説明図
、第３図は同じく増幅回路の実装の一例を示した斜視図
、第４図は同じく増幅回路をブロック図で示した説明図
である。 １・・・非反転入力端子 ２・・・反転入力端子３・・
・接地端子 ４，５，６．７・・・抵抗８．９・
・・ＦＥＴ １２・・・信号入力端子１３・・・
出力端子 １４・・・プリント配線板。 他４名 第１図 第２図 第４図
Claims (1)
- １ プリント配線板に実装された差動増幅回路において
、反転入力側の回路と非反転入力側の回路とが、前記プ
リント配線板の両面に実質的に対称に配置されているこ
とを特徴とする増幅回路の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088697A JP2588606B2 (ja) | 1989-04-07 | 1989-04-07 | 増幅回路の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088697A JP2588606B2 (ja) | 1989-04-07 | 1989-04-07 | 増幅回路の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02267997A true JPH02267997A (ja) | 1990-11-01 |
| JP2588606B2 JP2588606B2 (ja) | 1997-03-05 |
Family
ID=13950051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1088697A Expired - Fee Related JP2588606B2 (ja) | 1989-04-07 | 1989-04-07 | 増幅回路の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2588606B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906411B1 (en) | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899863U (ja) * | 1981-12-26 | 1983-07-07 | 富士電機株式会社 | 混成集積回路 |
-
1989
- 1989-04-07 JP JP1088697A patent/JP2588606B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899863U (ja) * | 1981-12-26 | 1983-07-07 | 富士電機株式会社 | 混成集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906411B1 (en) | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2588606B2 (ja) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556077B2 (en) | Instrumentation amplifier with improved AC common mode rejection performance | |
| JPH02267997A (ja) | 増幅回路の実装構造 | |
| Nako et al. | A note on the bandwidth of negative group delay filters | |
| Lee | Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input | |
| JPH0346581Y2 (ja) | ||
| JP2002091577A (ja) | 電子負荷装置 | |
| US5650748A (en) | Ultra-stable gain circuit | |
| Bhaskar et al. | Single operational transresistance amplifier‐based grounded resistance‐controlled synthetic inductor configuration | |
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| US7054439B2 (en) | Differential input stage for electronic equipment, comprising means for reducing interference caused by a voltage or current in common mode | |
| KR810001083B1 (ko) | 저주파전력증폭기(低周波電力增幅器) | |
| CA1063193A (en) | Single amplifier network for simulating a super-inductor circuit | |
| EP1392195B1 (en) | Integrated low-corner frequency high pass filter circuit | |
| US11689166B2 (en) | Circuitry for reducing distortion over a wide frequency range | |
| Woo | Digitally programmable gain amplifiers with arbitary range of integer values | |
| RU2115224C1 (ru) | Усилитель мощности звуковой частоты | |
| JPS61200761A (ja) | 誘導放送波検波抑圧方式 | |
| KR200315301Y1 (ko) | 보상회로를 갖는 개방 루프 타입 전류 센서 | |
| JPH01213008A (ja) | 増幅回路 | |
| JPS5918368Y2 (ja) | 電力増幅回路等の電流検出回路 | |
| JPS63314009A (ja) | 差動増幅回路 | |
| JPH03117012A (ja) | 増幅回路 | |
| JPH0418247Y2 (ja) | ||
| JPH0495406A (ja) | 差仂増巾回路 | |
| KR960001117B1 (ko) | 사인파 링 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |