JPH0226811B2 - - Google Patents
Info
- Publication number
- JPH0226811B2 JPH0226811B2 JP57177989A JP17798982A JPH0226811B2 JP H0226811 B2 JPH0226811 B2 JP H0226811B2 JP 57177989 A JP57177989 A JP 57177989A JP 17798982 A JP17798982 A JP 17798982A JP H0226811 B2 JPH0226811 B2 JP H0226811B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、外部からキヤリア信号を供給する
必要がない自励式のパルス幅変調回路に関するも
ので、特に簡単な回路構成で低歪率が得られるよ
うにしたパルス幅変調回路に関する。
必要がない自励式のパルス幅変調回路に関するも
ので、特に簡単な回路構成で低歪率が得られるよ
うにしたパルス幅変調回路に関する。
従来、この種の自励式のパルス幅変調回路とし
ては、例えば第１図に示すようなダイレクト帰還
方式のものが知られている。この第１図に示すパ
ルス幅変調回路は、非反転入力端子に増幅すべき
信号（入力信号）Viが供給され、反転入力端子が
抵抗１（値Ra）を介して接地され、かつ同反転
入力端子と出力端子との間に積分用のコンデンサ
２（値Ｃ）が介挿された演算増幅器３と、抵抗４
（値R1）、抵抗５（値R2）および演算増幅器６か
らなり前記演算増幅器３の出力電圧V1を入力と
するヒステリシスコンパレータ７と、このヒステ
リシスコンパレータ７の出力端子と前記演算増幅
器３の反転入力端子との間に介挿された帰還用の
抵抗８（値Rb）とを各々有してなるもので、前
記ヒステリシスコンパレータ７の出力端子から出
力信号Vpを得るようにしたものである。
ては、例えば第１図に示すようなダイレクト帰還
方式のものが知られている。この第１図に示すパ
ルス幅変調回路は、非反転入力端子に増幅すべき
信号（入力信号）Viが供給され、反転入力端子が
抵抗１（値Ra）を介して接地され、かつ同反転
入力端子と出力端子との間に積分用のコンデンサ
２（値Ｃ）が介挿された演算増幅器３と、抵抗４
（値R1）、抵抗５（値R2）および演算増幅器６か
らなり前記演算増幅器３の出力電圧V1を入力と
するヒステリシスコンパレータ７と、このヒステ
リシスコンパレータ７の出力端子と前記演算増幅
器３の反転入力端子との間に介挿された帰還用の
抵抗８（値Rb）とを各々有してなるもので、前
記ヒステリシスコンパレータ７の出力端子から出
力信号Vpを得るようにしたものである。
この構成によれば、信号Vpが第２図イに示す
ようにハイ状態に、すなわち＋Ｅになると、コン
デンサ２は （Ｅ−Vi）／Rb−Vi／Ra なる電流で充電されるため、電圧V1は第２図ロ
に示すように一定傾斜−K1で下降し、この電圧
V1がヒステリシスコンパレータ７の負側のしき
い値−R1／R2Ｅを越えると、信号Vpはロー状態に、 すなわち−Ｅに反転する。次に、この信号Vpが
−Ｅになると、コンデンサ２の電荷は、 （Vi＋Ｅ）／Rb＋Vi／Ra なる電流で放電されるので、電圧V1は一定傾斜
K2で上昇し、この電圧V1がヒステリシスコンパ
レータ７の正側のしきい値R1／R2Ｅを越えると、信 号Vpは再び＋Ｅに反転する。以下、同様にして
上記動作が繰り返される。
ようにハイ状態に、すなわち＋Ｅになると、コン
デンサ２は （Ｅ−Vi）／Rb−Vi／Ra なる電流で充電されるため、電圧V1は第２図ロ
に示すように一定傾斜−K1で下降し、この電圧
V1がヒステリシスコンパレータ７の負側のしき
い値−R1／R2Ｅを越えると、信号Vpはロー状態に、 すなわち−Ｅに反転する。次に、この信号Vpが
−Ｅになると、コンデンサ２の電荷は、 （Vi＋Ｅ）／Rb＋Vi／Ra なる電流で放電されるので、電圧V1は一定傾斜
K2で上昇し、この電圧V1がヒステリシスコンパ
レータ７の正側のしきい値R1／R2Ｅを越えると、信 号Vpは再び＋Ｅに反転する。以下、同様にして
上記動作が繰り返される。
しかして、この第１図の回路によれば、入力信
号Viの電圧に応じて前記傾斜−K1，K2が変化し、
これによつて出力信号Vpのデユーテイー比が入
力信号Viの電圧に応じてリニアに変化し、また出
力信号Vpの周波数Ｆは入力信号Viの電圧の絶対
値が増加するに従つて２乗特性に従つて減少する
ようになり、オーデイオ用の増幅器に適用して好
適である。
号Viの電圧に応じて前記傾斜−K1，K2が変化し、
これによつて出力信号Vpのデユーテイー比が入
力信号Viの電圧に応じてリニアに変化し、また出
力信号Vpの周波数Ｆは入力信号Viの電圧の絶対
値が増加するに従つて２乗特性に従つて減少する
ようになり、オーデイオ用の増幅器に適用して好
適である。
しかしながら、上記パルス幅変調回路は、自励
発振をする条件を得るためにヒステリシスコンパ
レータ７によるヒステリシス特性を利用している
ため、前記演算増幅器３の出力電圧V1としては、
このヒステリシスコンパレータ７の正負両しきい
値を越えるだけの振幅を持つ電圧が必要である。
このことは、前記演算増幅器３において、前記両
しきい値間の電圧（ヒステリシス幅）に相当する
分だけ利得（演算増幅器３の出力電圧）が無駄に
使用されていることを意味する（ヒステリシスコ
ンパレータ７はそのヒステリシス幅だけ不感帯を
もつていると解せられる）。したがつてこのパル
ス幅変調回路においては、本来有している裸利得
が前記利得の損失分だけ減少し、負帰還による歪
低減効果もそれだけ小さくなつていることにな
る。また、ヒステリシス幅は自励発振の条件を規
定しているので、これだけを独立して、小さな値
とすることもできない。
発振をする条件を得るためにヒステリシスコンパ
レータ７によるヒステリシス特性を利用している
ため、前記演算増幅器３の出力電圧V1としては、
このヒステリシスコンパレータ７の正負両しきい
値を越えるだけの振幅を持つ電圧が必要である。
このことは、前記演算増幅器３において、前記両
しきい値間の電圧（ヒステリシス幅）に相当する
分だけ利得（演算増幅器３の出力電圧）が無駄に
使用されていることを意味する（ヒステリシスコ
ンパレータ７はそのヒステリシス幅だけ不感帯を
もつていると解せられる）。したがつてこのパル
ス幅変調回路においては、本来有している裸利得
が前記利得の損失分だけ減少し、負帰還による歪
低減効果もそれだけ小さくなつていることにな
る。また、ヒステリシス幅は自励発振の条件を規
定しているので、これだけを独立して、小さな値
とすることもできない。
この発明は、以上の事情に鑑みてなされたもの
で、その目的とするところは、裸利得を大きくす
ることができ、したがつて負帰還による歪低減効
果が大きく、かつ回路構成が簡単であつて安価に
実現することができる自励式のパルス幅変調回路
を提供することにある。そしてこの発明の特徴
は、増幅すべき信号を入力とすると共に反転入力
端子と出力端子との間にコンデンサが介挿された
増幅器と、この増幅器の出力信号をパルス信号に
変換するパルス変換回路と、このパルス変換回路
の出力信号を所定の遅延時間を持つて増幅するパ
ルス増幅回路と、このパルス増幅回路の出力端子
と前記増幅器の反転入力端子との間に介挿された
インピーダンス素子とを設けて構成し、発振条件
を前記遅延時間によつて設定し得るようにしたこ
とにある。
で、その目的とするところは、裸利得を大きくす
ることができ、したがつて負帰還による歪低減効
果が大きく、かつ回路構成が簡単であつて安価に
実現することができる自励式のパルス幅変調回路
を提供することにある。そしてこの発明の特徴
は、増幅すべき信号を入力とすると共に反転入力
端子と出力端子との間にコンデンサが介挿された
増幅器と、この増幅器の出力信号をパルス信号に
変換するパルス変換回路と、このパルス変換回路
の出力信号を所定の遅延時間を持つて増幅するパ
ルス増幅回路と、このパルス増幅回路の出力端子
と前記増幅器の反転入力端子との間に介挿された
インピーダンス素子とを設けて構成し、発振条件
を前記遅延時間によつて設定し得るようにしたこ
とにある。
以下、この発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
第３図は、この発明によるパルス幅変調回路の
一実施例の構成を示す回路図である。この図にお
いて、符号１０ａは増幅すべき信号（入力信号）
Viが供給される信号入力端子であり、符号１０ｂ
は同信号入力端子１０ａと対をなす接地端子であ
る。前記信号入力端子１０ａは演算増幅器３（こ
の発明における増幅器）の非反転入力端子に接続
されている。この演算増幅器３の出力端子と反転
入力端子との間には積分用のコンデンサ２（値
Ｃ）が介挿され、同反転入力端子は抵抗１（値
Ra）を介して接地端子１０ｂに接続され、同出
力端子は比較器１１の入力端子に接続されてい
る。次に、比較器１１は、この発明におけるパル
ス変換回路となるもので、その入力端子は接地
端子１０ｂに接続され、また出力端子は移相器１
２の入力端子１２ａに接続されている。この位相
器１２は、前記比較器１１の出力信号を時間φだ
け遅延させて出力するように構成されたもので、
その出力端子１２ｂはバツフアアンプ１３の入力
端子に接続されている。このバツフアアンプ１３
の正負両電源端子には電源電圧＋Ｅおよび電源電
圧−Ｅが各々供給され、またこのバツフアアンプ
１３の出力端子は信号出力端子１４ａに接続され
ると共に、帰還用の抵抗８（値Rb、この発明に
おけるインピーダンス素子）を介して前記演算増
幅器３の反転入力端子に接続されている。この場
合、前記移相器１２とバツフアアンプ１３とから
なる部分は、この発明におけるパルス増幅回路１
５を構成している。なお、前記信号出力端子１４
ａに対しては、接地端子１４ｂが設けられてい
る。
一実施例の構成を示す回路図である。この図にお
いて、符号１０ａは増幅すべき信号（入力信号）
Viが供給される信号入力端子であり、符号１０ｂ
は同信号入力端子１０ａと対をなす接地端子であ
る。前記信号入力端子１０ａは演算増幅器３（こ
の発明における増幅器）の非反転入力端子に接続
されている。この演算増幅器３の出力端子と反転
入力端子との間には積分用のコンデンサ２（値
Ｃ）が介挿され、同反転入力端子は抵抗１（値
Ra）を介して接地端子１０ｂに接続され、同出
力端子は比較器１１の入力端子に接続されてい
る。次に、比較器１１は、この発明におけるパル
ス変換回路となるもので、その入力端子は接地
端子１０ｂに接続され、また出力端子は移相器１
２の入力端子１２ａに接続されている。この位相
器１２は、前記比較器１１の出力信号を時間φだ
け遅延させて出力するように構成されたもので、
その出力端子１２ｂはバツフアアンプ１３の入力
端子に接続されている。このバツフアアンプ１３
の正負両電源端子には電源電圧＋Ｅおよび電源電
圧−Ｅが各々供給され、またこのバツフアアンプ
１３の出力端子は信号出力端子１４ａに接続され
ると共に、帰還用の抵抗８（値Rb、この発明に
おけるインピーダンス素子）を介して前記演算増
幅器３の反転入力端子に接続されている。この場
合、前記移相器１２とバツフアアンプ１３とから
なる部分は、この発明におけるパルス増幅回路１
５を構成している。なお、前記信号出力端子１４
ａに対しては、接地端子１４ｂが設けられてい
る。
次に、以上の構成におけるこの実施例の動作に
ついて説明する。
ついて説明する。
最初に、この実施例の発振条件を説明する。ま
ず演算増幅器３の反転入力端子の電位は、帰還が
施された演算増幅器の性質から、常に入力信号Vi
の電圧に等しい。ここで、バツフアアンプ１３の
出力端子に、結果として、第４図イに示すような
矩形波の出力信号Vpが得られたとする。この場
合、信号Vpがハイレベル、すなわち電圧＋Ｅで
あれば、コンデンサ２には第３図に矢印で示す方
向に、 （Ｅ−Vi）／Rb−Vi／Ra ……(1) なる電流が流れ、演算増幅器３の出力端子の電圧
V1は、第４図ロに示すように一定傾斜−K1で下
降する。また、信号Vpがローレベル、すなわち
電圧−Ｅであれば、コンデンサ２には第３図の矢
印とは逆方向に、 Ｅ＋Vi／Rb＋Vi／Ra ……(2) なる電流が流れ、電圧V1は第４図ロに示すよう
に一定傾斜K2で上昇する。したがつて、電圧V1
は第４図ロに示すような連続した三角波となる。
次に、この電圧V1は比較器１１によつて接地電
位と比較され、結果として、同比較器１１の出力
端子には第４図ハに示すような矩形波の信号V2
が得られる。この信号V2は、前記出力信号Vpと
デユーテイ比Ｄおよび周波数Ｆが等しいものであ
るが、その位相がφだけ異なることになる。した
がつて、この信号V2を移相器１２を通してφだ
け遅延させれば、この結果得られる信号V3（第４
図ニ参照）は、前記出力信号Vpと同位相となる
から、これによつて完全な発振条件が得られるこ
とになる。
ず演算増幅器３の反転入力端子の電位は、帰還が
施された演算増幅器の性質から、常に入力信号Vi
の電圧に等しい。ここで、バツフアアンプ１３の
出力端子に、結果として、第４図イに示すような
矩形波の出力信号Vpが得られたとする。この場
合、信号Vpがハイレベル、すなわち電圧＋Ｅで
あれば、コンデンサ２には第３図に矢印で示す方
向に、 （Ｅ−Vi）／Rb−Vi／Ra ……(1) なる電流が流れ、演算増幅器３の出力端子の電圧
V1は、第４図ロに示すように一定傾斜−K1で下
降する。また、信号Vpがローレベル、すなわち
電圧−Ｅであれば、コンデンサ２には第３図の矢
印とは逆方向に、 Ｅ＋Vi／Rb＋Vi／Ra ……(2) なる電流が流れ、電圧V1は第４図ロに示すよう
に一定傾斜K2で上昇する。したがつて、電圧V1
は第４図ロに示すような連続した三角波となる。
次に、この電圧V1は比較器１１によつて接地電
位と比較され、結果として、同比較器１１の出力
端子には第４図ハに示すような矩形波の信号V2
が得られる。この信号V2は、前記出力信号Vpと
デユーテイ比Ｄおよび周波数Ｆが等しいものであ
るが、その位相がφだけ異なることになる。した
がつて、この信号V2を移相器１２を通してφだ
け遅延させれば、この結果得られる信号V3（第４
図ニ参照）は、前記出力信号Vpと同位相となる
から、これによつて完全な発振条件が得られるこ
とになる。
次に、この実施例における出力信号Vpのデユ
ーテイー比Ｄについて考察する。
ーテイー比Ｄについて考察する。
まず、発振動作が持続している定常状態を考え
ているのであるから、電圧V1は連続的に発生さ
れるべきものであり、したがつて、コンデンサ２
への電荷の流入量および流出量は等しくなければ
ならない。ここで、出力信号Vpが電圧＋Ｅの時
のコンデンサ２への電荷の流入量Ｑ＋は、第５図
に示すように、電圧Vpが電圧＋Ｅとなる期間を
T1とすれば、前記(1)式より、 Ｑ＋＝（Ｅ−Vi／Rb−Vi／Ra）T1 ……(3) となり、また同様に、出力信号Vpが電圧−Ｅの
時の電荷の流出量Ｑ−は、電圧Vpが電圧−Ｅと
なる期間をT2とすれば、前記(2)式より、 Ｑ−＝（Ｅ＋Vi／Rb＋Vi／Ra）T2 ……(4) となる。そして、これら電荷Ｑ＋，Ｑ−は等しく
なければならず、また （Ｅ−Vi／Rb−Vi／Ra）および（Ｅ＋Vi／Rb＋Vi／Ra
）は 各々K1，K2と置けるから、 （Ｅ−Vi／Rb−Vi／Ra）T1＝（Ｅ＋Vi／Rb＋Vi／Ra）T2 ……(5) K1T1＝K2T2 ……(6) が成り立つ。したがつて、デユーテイー比Ｄは、 Ｄ＝T1／T1＋T2 ＝T1／T1＋K1／K2T1 ＝K2／K2＋K1 ……(7) ＝Ｅ＋Vi／Rb＋Vi／Ra／2E／Rb ＝１／２（１＋Ｇ／ＥVi） ……(8) （ただしＧ＝１＋Rb／Raとする） となり、入力信号Viの電圧に応じてリニアに変化
することが解る。またこの(8)式からは、変調利得
Ｇが抵抗値Ra，Rbの比によつて決定されること
が解る。
ているのであるから、電圧V1は連続的に発生さ
れるべきものであり、したがつて、コンデンサ２
への電荷の流入量および流出量は等しくなければ
ならない。ここで、出力信号Vpが電圧＋Ｅの時
のコンデンサ２への電荷の流入量Ｑ＋は、第５図
に示すように、電圧Vpが電圧＋Ｅとなる期間を
T1とすれば、前記(1)式より、 Ｑ＋＝（Ｅ−Vi／Rb−Vi／Ra）T1 ……(3) となり、また同様に、出力信号Vpが電圧−Ｅの
時の電荷の流出量Ｑ−は、電圧Vpが電圧−Ｅと
なる期間をT2とすれば、前記(2)式より、 Ｑ−＝（Ｅ＋Vi／Rb＋Vi／Ra）T2 ……(4) となる。そして、これら電荷Ｑ＋，Ｑ−は等しく
なければならず、また （Ｅ−Vi／Rb−Vi／Ra）および（Ｅ＋Vi／Rb＋Vi／Ra
）は 各々K1，K2と置けるから、 （Ｅ−Vi／Rb−Vi／Ra）T1＝（Ｅ＋Vi／Rb＋Vi／Ra）T2 ……(5) K1T1＝K2T2 ……(6) が成り立つ。したがつて、デユーテイー比Ｄは、 Ｄ＝T1／T1＋T2 ＝T1／T1＋K1／K2T1 ＝K2／K2＋K1 ……(7) ＝Ｅ＋Vi／Rb＋Vi／Ra／2E／Rb ＝１／２（１＋Ｇ／ＥVi） ……(8) （ただしＧ＝１＋Rb／Raとする） となり、入力信号Viの電圧に応じてリニアに変化
することが解る。またこの(8)式からは、変調利得
Ｇが抵抗値Ra，Rbの比によつて決定されること
が解る。
次に、出力信号Vpの周波数Ｆ（すなわち発振周
波数）について考察する。
波数）について考察する。
第５図において、電圧V1の負の頂点P1の電圧
に注目すると、波形の連続性の要請から、 K1・φ＝K2（T2−φ） ……(9) なる関係が成り立つ。そして、周波数Ｆは、 Ｆ＝１／T1＋T2＝１−Ｄ／T2 ……(10) であるから、この(10)式に前記(9)式を代入すると、 Ｆ＝１−Ｄ／K1＋K2／K2φ ……（11） が得られ、この（11）式に更に(7)式を代入する
と、 Ｆ＝K1・K2／（K1＋K2）2・φ ……（12） が得られる。したがつて周波数Ｆは、 Ｆ＝（Ｅ／Rb）2−（１／Ra＋１／Rb）2・Vi 2／（2E
／Rb）2・φ ＝Fp｛１−（Ｇ／ＥVi）2｝ ……（13） （ただしFp＝１／4φ） となり、入力信号Viの電圧の絶対値が増加する
と、その２乗特性に従つて減少するような特性を
持つことが解る。
に注目すると、波形の連続性の要請から、 K1・φ＝K2（T2−φ） ……(9) なる関係が成り立つ。そして、周波数Ｆは、 Ｆ＝１／T1＋T2＝１−Ｄ／T2 ……(10) であるから、この(10)式に前記(9)式を代入すると、 Ｆ＝１−Ｄ／K1＋K2／K2φ ……（11） が得られ、この（11）式に更に(7)式を代入する
と、 Ｆ＝K1・K2／（K1＋K2）2・φ ……（12） が得られる。したがつて周波数Ｆは、 Ｆ＝（Ｅ／Rb）2−（１／Ra＋１／Rb）2・Vi 2／（2E
／Rb）2・φ ＝Fp｛１−（Ｇ／ＥVi）2｝ ……（13） （ただしFp＝１／4φ） となり、入力信号Viの電圧の絶対値が増加する
と、その２乗特性に従つて減少するような特性を
持つことが解る。
このように、この実施例によるパルス幅変調回
路は、発振条件が位相器１２による移相遅れによ
つて決定されるようになつており、比較器１１に
はヒステリシス特性を付与する必要がないから、
演算増幅器３の利得が無駄に消費されることがな
く、したがつて裸利得が極めて大となり、抵抗８
を介してなされる負帰還による歪低減効果が極め
て大きくなる。またこの実施例によれば、出力信
号Vpのデユーテイー比Ｄが入力信号Viの電圧に
応じてリニアに変化し、しかも、その周波数Ｆが
同信号Viの絶対値の増加に伴つて減少するように
なるから、パルス増幅回路１５等の帯域幅をそれ
程広くする必要がなく、オーデイオ用の増幅器に
適用して極めて好適である。
路は、発振条件が位相器１２による移相遅れによ
つて決定されるようになつており、比較器１１に
はヒステリシス特性を付与する必要がないから、
演算増幅器３の利得が無駄に消費されることがな
く、したがつて裸利得が極めて大となり、抵抗８
を介してなされる負帰還による歪低減効果が極め
て大きくなる。またこの実施例によれば、出力信
号Vpのデユーテイー比Ｄが入力信号Viの電圧に
応じてリニアに変化し、しかも、その周波数Ｆが
同信号Viの絶対値の増加に伴つて減少するように
なるから、パルス増幅回路１５等の帯域幅をそれ
程広くする必要がなく、オーデイオ用の増幅器に
適用して極めて好適である。
ところで、上記実施例においては、パルス増幅
回路１５に移相器１２を特別に設けているが、通
常のパルス増幅回路は、そのスイツチング制御部
の遅延要素、あるいはスイツチング素子自体のス
イツチング遅れによる遅延時間を有しているか
ら、この遅延時間を利用すれば敢えて移相器を設
けなくても、安定した発振条件を得ることができ
る。
回路１５に移相器１２を特別に設けているが、通
常のパルス増幅回路は、そのスイツチング制御部
の遅延要素、あるいはスイツチング素子自体のス
イツチング遅れによる遅延時間を有しているか
ら、この遅延時間を利用すれば敢えて移相器を設
けなくても、安定した発振条件を得ることができ
る。
第６図に示す回路は、パルス増幅回路における
出力スイツチング素子の休止区間設定回路に移相
器としての機能を持たせて、第３図に示した実施
例を具体化したものである。
出力スイツチング素子の休止区間設定回路に移相
器としての機能を持たせて、第３図に示した実施
例を具体化したものである。
第６図において、演算増幅器３の反転入力端子
と出力端子との間には、中点が抵抗１６を介して
接地されたコンデンサ２ａ，２ｂが介挿されてい
る。この構成は、演算増幅器３にとつては、２次
進み要素による負帰還となるので、演算増幅器３
およびこれらコンデンサ２ａ，２ｂ等からなる積
分回路の伝達関数をカツトオフ周波数以上の高域
周波数において12dB／OCTで急峻に減衰してキ
ヤリア信号の遮断特性を向上させることができ、
これによつてコンデンサが１個である第３図の例
に比べるとカツトオフ周波数を上昇させることが
でき、回路全体としての対オーデイオ信号の周波
数特性が良好となる。そして前記演算増幅器３の
出力電圧V1はインバータ１１ａに供給される。
このインバータ１１ａはCOMS（コンプリメンタ
リモス）ゲートで構成されたもので、比較器とし
て動作するものである。このインバータ１１ａの
出力電圧V2は、休止区間設定回路１７に供給さ
れる。この休止区間設定回路１７は、パルス増幅
回路７における出力スイツチング素子（電力形電
界効果トランジスタ）１８ａ，１８ｂに縦電流が
流れるのを防止すると共に、このパルス幅変調回
路の発振条件を満足させるもので、次のように動
作する。すなわち、第７図ハ〜ホに示すように、
インバータ１１ａの出力電圧V2がハイレベル
（正電圧）からローレベル（負電圧）に移行する
と、インバータ１９の入力端子にはダイオード２
０を介して即座にローレベルが供給されるから、
同インバータ１９の出力電圧V3は即座にローレ
ベルからハイレベルに移行する。一方、この時、
インバータ２１の入力レベルは、ダイオード２０
がオフされるため、抵抗２３とコンデンサ２４と
の時定数に従つてハイレベルからローレベルに
徐々に移行するから、同インバータ２１の出力電
圧V4は一定時間（この時間はφに設定される）
後にローレベルからハイレベルに移行する。また
前記電圧V2がローレベルからハイレベルに移行
した場合は、インバータ２１の入力端には即座に
ハイレベルが供給されるから電圧V4は即座にハ
イレベルからローレベルに移行し、一方、インバ
ータ１９の入力レベルは、抵抗２５とコンデンサ
２６との時定数に従つてローレベルからハイレベ
ルに徐々に移行するから、電圧V3は一定時間
（この時間はφに設定される）後にハイレベルか
らローレベルに移行する。そして、電圧V3のう
ちのローレベル（負電圧）および電圧V4のうち
のハイレベル（正電圧）は、ダイオード２７，２
８によつてオアされて反転形パルスアンプ２９の
入力端子に供給される。したがつて、このパルス
アンプ２９の入力端子の電圧V5および出力端子
の電圧V6は第７図ヘ，トに示すようになる。
と出力端子との間には、中点が抵抗１６を介して
接地されたコンデンサ２ａ，２ｂが介挿されてい
る。この構成は、演算増幅器３にとつては、２次
進み要素による負帰還となるので、演算増幅器３
およびこれらコンデンサ２ａ，２ｂ等からなる積
分回路の伝達関数をカツトオフ周波数以上の高域
周波数において12dB／OCTで急峻に減衰してキ
ヤリア信号の遮断特性を向上させることができ、
これによつてコンデンサが１個である第３図の例
に比べるとカツトオフ周波数を上昇させることが
でき、回路全体としての対オーデイオ信号の周波
数特性が良好となる。そして前記演算増幅器３の
出力電圧V1はインバータ１１ａに供給される。
このインバータ１１ａはCOMS（コンプリメンタ
リモス）ゲートで構成されたもので、比較器とし
て動作するものである。このインバータ１１ａの
出力電圧V2は、休止区間設定回路１７に供給さ
れる。この休止区間設定回路１７は、パルス増幅
回路７における出力スイツチング素子（電力形電
界効果トランジスタ）１８ａ，１８ｂに縦電流が
流れるのを防止すると共に、このパルス幅変調回
路の発振条件を満足させるもので、次のように動
作する。すなわち、第７図ハ〜ホに示すように、
インバータ１１ａの出力電圧V2がハイレベル
（正電圧）からローレベル（負電圧）に移行する
と、インバータ１９の入力端子にはダイオード２
０を介して即座にローレベルが供給されるから、
同インバータ１９の出力電圧V3は即座にローレ
ベルからハイレベルに移行する。一方、この時、
インバータ２１の入力レベルは、ダイオード２０
がオフされるため、抵抗２３とコンデンサ２４と
の時定数に従つてハイレベルからローレベルに
徐々に移行するから、同インバータ２１の出力電
圧V4は一定時間（この時間はφに設定される）
後にローレベルからハイレベルに移行する。また
前記電圧V2がローレベルからハイレベルに移行
した場合は、インバータ２１の入力端には即座に
ハイレベルが供給されるから電圧V4は即座にハ
イレベルからローレベルに移行し、一方、インバ
ータ１９の入力レベルは、抵抗２５とコンデンサ
２６との時定数に従つてローレベルからハイレベ
ルに徐々に移行するから、電圧V3は一定時間
（この時間はφに設定される）後にハイレベルか
らローレベルに移行する。そして、電圧V3のう
ちのローレベル（負電圧）および電圧V4のうち
のハイレベル（正電圧）は、ダイオード２７，２
８によつてオアされて反転形パルスアンプ２９の
入力端子に供給される。したがつて、このパルス
アンプ２９の入力端子の電圧V5および出力端子
の電圧V6は第７図ヘ，トに示すようになる。
そして、前記パルスアンプ２９の出力電圧V6
によつて、相補結合された電力形電界効果トラン
ジスタ１８ａ，１８ｂが駆動され、この結果、こ
れら電界効果トランジスタ１８ａ，１８ｂの共通
ドレインに第７図イに示すような出力信号Vpが
得られる。なお前記時間φは、電界効果トランジ
スタ１８ａ，１８ｂのゲート蓄積電荷による遅れ
時間に相当するものであるが、第７図において
は、この時間φを誇張して示してある。また、前
記出力電圧Vpは、ローパスフイルタ３０によつ
てアナログ信号に復調された後、スピーカ３１に
供給されるようになつている。またこの具体回路
および前記実施例において、利得が１でよい場合
は、抵抗１（値Ra）を削除すればよい。
によつて、相補結合された電力形電界効果トラン
ジスタ１８ａ，１８ｂが駆動され、この結果、こ
れら電界効果トランジスタ１８ａ，１８ｂの共通
ドレインに第７図イに示すような出力信号Vpが
得られる。なお前記時間φは、電界効果トランジ
スタ１８ａ，１８ｂのゲート蓄積電荷による遅れ
時間に相当するものであるが、第７図において
は、この時間φを誇張して示してある。また、前
記出力電圧Vpは、ローパスフイルタ３０によつ
てアナログ信号に復調された後、スピーカ３１に
供給されるようになつている。またこの具体回路
および前記実施例において、利得が１でよい場合
は、抵抗１（値Ra）を削除すればよい。
次に、第８図は、第３図に示した実施例を反転
構成にした、この発明の他の実施例の構成を示す
もので、この図において第３図の各部と対応する
部分には同一の符号が付してある。なお、この実
施例においては、入力インピーダンスが抵抗値
Raによつて規定されることになる。
構成にした、この発明の他の実施例の構成を示す
もので、この図において第３図の各部と対応する
部分には同一の符号が付してある。なお、この実
施例においては、入力インピーダンスが抵抗値
Raによつて規定されることになる。
また、第９図は、第３図に示した実施例を
COMSゲートを用いることによりさらに簡略化
した、この発明のさらに他の実施例の構成を示す
回路図で、この図において第３図の各部と対応す
る部分には同一の符号が付してある。この実施例
は、CMOSゲートからなるインバータ３２で積
分回路を構成し同じくCMOSゲートからなるイ
ンバータ３３で比較器を構成するとともにパルス
アンプ１３′として反転形構成のものを用いてあ
る。
COMSゲートを用いることによりさらに簡略化
した、この発明のさらに他の実施例の構成を示す
回路図で、この図において第３図の各部と対応す
る部分には同一の符号が付してある。この実施例
は、CMOSゲートからなるインバータ３２で積
分回路を構成し同じくCMOSゲートからなるイ
ンバータ３３で比較器を構成するとともにパルス
アンプ１３′として反転形構成のものを用いてあ
る。
以上の説明から明らかなように、この発明によ
るパルス幅変調回路は、増幅すべき信号を入力と
すると共に反転入力端子と出力端子との間にコン
デンサが介挿された増幅器と、この増幅器の出力
信号をパルス信号に変換するパルス変換回路と、
このパルス変換回路の出力信号を所定の遅延時間
を持つて増幅するパルス増幅回路と、このパルス
増幅回路の出力端子と前記増幅器の反転入力端子
との間に介挿されたインピーダンス素子とを各々
設けて構成したものであるから、発振条件をパル
ス増幅回路における遅延時間によつて設定するこ
とができ、これによつて従来の回路のように利得
が無駄に使われることがなくなるから、裸利得が
極めて大となり、これによつて負帰還による歪低
減効果を高め歪率を大幅に改善することができ
る。またこの発明によれば、回路構成も極めて簡
単であるから、安価に構成することができ、かつ
小型化も容易であるという利点も得られる。
るパルス幅変調回路は、増幅すべき信号を入力と
すると共に反転入力端子と出力端子との間にコン
デンサが介挿された増幅器と、この増幅器の出力
信号をパルス信号に変換するパルス変換回路と、
このパルス変換回路の出力信号を所定の遅延時間
を持つて増幅するパルス増幅回路と、このパルス
増幅回路の出力端子と前記増幅器の反転入力端子
との間に介挿されたインピーダンス素子とを各々
設けて構成したものであるから、発振条件をパル
ス増幅回路における遅延時間によつて設定するこ
とができ、これによつて従来の回路のように利得
が無駄に使われることがなくなるから、裸利得が
極めて大となり、これによつて負帰還による歪低
減効果を高め歪率を大幅に改善することができ
る。またこの発明によれば、回路構成も極めて簡
単であるから、安価に構成することができ、かつ
小型化も容易であるという利点も得られる。
第１図は従来のパルス幅変調回路の一構成例を
示す回路図、第２図イ，ロは同回路の動作を説明
するための波形図、第３図はこの発明の一実施例
の構成を示す回路図、第４図および第５図は同実
施例の動作を説明するための波形図、第６図は同
実施例の具体回路の一例を示す回路図、第７図は
同具体回路の動作を説明するための波形図、第８
図はこの発明の他の実施例の構成を示す回路図、
第９図はこの発明のさらに他の実施例の構成を示
す回路図である。 ２……コンデンサ、３……増幅器（演算増幅
器）、８……インピーダンス素子（抵抗）、１１…
…パルス変換回路（比較器）、１５……パルス増
幅回路。
示す回路図、第２図イ，ロは同回路の動作を説明
するための波形図、第３図はこの発明の一実施例
の構成を示す回路図、第４図および第５図は同実
施例の動作を説明するための波形図、第６図は同
実施例の具体回路の一例を示す回路図、第７図は
同具体回路の動作を説明するための波形図、第８
図はこの発明の他の実施例の構成を示す回路図、
第９図はこの発明のさらに他の実施例の構成を示
す回路図である。 ２……コンデンサ、３……増幅器（演算増幅
器）、８……インピーダンス素子（抵抗）、１１…
…パルス変換回路（比較器）、１５……パルス増
幅回路。
Claims (1)
- １ 増幅すべき信号を入力とすると共に反転入力
端子と出力端子との間にコンデンサが介挿された
増幅器と、この増幅器の出力信号をパルス信号に
変換するパルス変換回路と、このパルス変換回路
の出力信号を所定の遅延時間を持つて増幅するパ
ルス増幅回路と、このパルス増幅回路の出力端子
と前記増幅器の反転入力端子との間に介挿された
インピーダンス素子とを具備してなり、前記パル
ス増幅回路の出力端子から出力を取り出すように
したことを特徴とするパルス幅変調回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177989A JPS5967719A (ja) | 1982-10-09 | 1982-10-09 | パルス幅変調回路 |
| US06/536,497 US4531096A (en) | 1982-10-09 | 1983-09-28 | Pulse-width modulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177989A JPS5967719A (ja) | 1982-10-09 | 1982-10-09 | パルス幅変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967719A JPS5967719A (ja) | 1984-04-17 |
| JPH0226811B2 true JPH0226811B2 (ja) | 1990-06-13 |
Family
ID=16040589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177989A Granted JPS5967719A (ja) | 1982-10-09 | 1982-10-09 | パルス幅変調回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4531096A (ja) |
| JP (1) | JPS5967719A (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628275A (en) * | 1985-07-29 | 1986-12-09 | Rockwell International Corporation | Efficient power amplifier for high capacitive devices |
| WO1988000772A1 (en) * | 1986-07-18 | 1988-01-28 | Robert Ponto | Audio amplifier system |
| US4723292A (en) * | 1986-08-27 | 1988-02-02 | Reen Corporation | Voice evacuation system |
| US4743860A (en) * | 1987-03-10 | 1988-05-10 | Seeburg Phonograph Corporation | Audio power amplifier |
| US4914399A (en) * | 1989-03-01 | 1990-04-03 | Minnesota Mining And Manufacturing Company | Induction coil driver |
| US5077540A (en) * | 1990-06-14 | 1991-12-31 | University Of Virginia Patents Foundation | Minimum pulse width switching power amplifier |
| US5218315A (en) * | 1992-01-06 | 1993-06-08 | Infinity Systems, Inc. | Switching amplifier |
| US5160896A (en) * | 1992-02-18 | 1992-11-03 | Harman International Industries, Incorporated | Class D amplifier |
| US5352986A (en) * | 1993-01-22 | 1994-10-04 | Digital Fidelity, Inc. | Closed loop power controller |
| US5451900A (en) * | 1993-03-17 | 1995-09-19 | Kabushiki Kaisha Toshiba | Pulse width modulation circuit |
| US5457435A (en) * | 1994-03-25 | 1995-10-10 | Caterpillar Inc. | Pulse width modulated driver |
| GB2314474B (en) * | 1996-06-21 | 2001-03-07 | Univ Bristol | Low power audio device |
| AU734813B2 (en) * | 1996-10-31 | 2001-06-21 | Bang & Olufsen A/S | Pulse modulation power amplifier with enhanced cascade control method |
| US6788792B1 (en) * | 1998-06-26 | 2004-09-07 | Yamaha Corporation | Device for amplitude adjustment and rectification made with MOS technology |
| DE69931637T2 (de) * | 1998-07-24 | 2007-05-16 | Texas Instruments Denmark A/S | Verfahren zur reduzierung von nulldurchgangsverzerrungen und rauschen in einem verstärker, verstärker sowie anwendung dieses verfahrens und verstärkers |
| EP1001526B1 (en) * | 1998-11-13 | 2005-04-20 | STMicroelectronics S.r.l. | PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator |
| US6297693B1 (en) * | 1999-12-23 | 2001-10-02 | Red Chip Company Limited | Techniques for synchronizing a self oscillating variable frequency modulator to an external clock |
| US6441685B1 (en) | 2000-03-17 | 2002-08-27 | Jl Audio, Inc. | Amplifier circuit and method for providing negative feedback thereto |
| US6320460B1 (en) * | 2000-05-30 | 2001-11-20 | Ivan Meszlenyi | Class D amplifier |
| US6476673B2 (en) * | 2000-07-12 | 2002-11-05 | Monolithic Power Systems, Inc. | Class D audio amplifier |
| US6420930B1 (en) | 2000-07-12 | 2002-07-16 | Monolithic Power Systems, Inc. | Class D audio amplifier |
| FR2812478B1 (fr) * | 2000-07-27 | 2003-01-10 | Rene Lambruschi | Circuit electronique de conversion d'un signal et amplificateur integrant ledit circuit |
| US6549081B1 (en) * | 2000-07-27 | 2003-04-15 | Agilent Technologies, Inc. | Integrator/ comparator control of ring oscillator frequency and duty cycle |
| DE60035108T2 (de) * | 2000-08-29 | 2008-02-07 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungsverstärkervorrichtung |
| SE0003342D0 (sv) | 2000-09-19 | 2000-09-19 | Bang & Olufsen Powerhouse As | Controlled self-oscillation modulator and power conversion system using such a modulator |
| US6362702B1 (en) | 2000-09-29 | 2002-03-26 | Bang & Olufsen Powerhouse A/S | Controlled self-oscillation modulator and power conversion system using such a modulator |
| US6636124B1 (en) | 2001-11-30 | 2003-10-21 | Analog Technologies, Inc. | Method and apparatus for accurate pulse width modulation |
| SE0104401D0 (sv) * | 2001-12-21 | 2001-12-21 | Bang & Olufsen Powerhouse As | Syncronized controlled oscillation modulator |
| KR100496883B1 (ko) * | 2003-02-04 | 2005-06-23 | 삼성전자주식회사 | 전류 제어 피더블유엠 회로 및 이를 포함하는 클래스 디이앰프 |
| WO2005002050A1 (en) * | 2003-06-27 | 2005-01-06 | Tc Electronic A/S | Self-oscillating power circuit |
| TWI312223B (en) * | 2003-11-14 | 2009-07-11 | Beyond Innovation Tech Co Ltd | A pulse width modulation control circuit and the loading system of its application |
| US7170266B1 (en) * | 2004-06-18 | 2007-01-30 | National Semiconductor Corporation | Balanced, floating, spread-spectrum pulse width modulator circuit |
| US20060181346A1 (en) * | 2005-02-16 | 2006-08-17 | Nguyen Tranh T | Constant frequency self-oscillating amplifier |
| KR100617960B1 (ko) | 2005-02-24 | 2006-08-30 | 삼성전자주식회사 | 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법 |
| DE102005045584A1 (de) * | 2005-09-23 | 2007-04-12 | Infineon Technologies Ag | Selbstoszillierender Modulator und Verfahren zum Einstellen eines selbstoszillierenden Modulators |
| US7400191B2 (en) | 2006-04-07 | 2008-07-15 | Manuel De Jesus Rodriguez | Switching power amplifier |
| KR20070113434A (ko) * | 2006-05-23 | 2007-11-29 | 삼성전자주식회사 | 입력이득 자동 제어회로 및 그 방법 |
| US7705672B1 (en) | 2007-02-12 | 2010-04-27 | Manuel De Jesus Rodriguez | Buck converters as power amplifier |
| US8031492B2 (en) * | 2007-06-14 | 2011-10-04 | System General Corp. | PWM controller for compensating a maximum output power of a power converter |
| EP2096753B1 (en) * | 2008-02-29 | 2011-11-30 | STMicroelectronics (Grenoble) SAS | Switching amplifier |
| KR20100008749A (ko) * | 2008-07-16 | 2010-01-26 | 삼성전자주식회사 | 스위칭 파워 증폭 장치 및 그 제어 방법 |
| JP5494108B2 (ja) * | 2010-03-26 | 2014-05-14 | セイコーエプソン株式会社 | 容量性負荷駆動装置、液体噴射装置および印刷装置 |
| US8410851B1 (en) | 2011-09-12 | 2013-04-02 | Wen-Hsiung Hsieh | Switching amplifier with an inductor |
| US8228118B1 (en) | 2011-09-17 | 2012-07-24 | Wen-Hsiung Hsieh | Switching amplifier using capacitor for transmitting energy |
| US8212613B1 (en) | 2011-09-21 | 2012-07-03 | Wen-Hsiung Hsieh | Switching amplifier using flyback transformer |
| US8451057B2 (en) | 2011-11-02 | 2013-05-28 | Wen-Hsiung Hsieh | Switching amplifier using inductor current feedback |
| US9602067B2 (en) | 2011-11-15 | 2017-03-21 | Wen-Hsiung Hsieh | Switching amplifier with pulsed current supply |
| US8416020B1 (en) | 2011-11-20 | 2013-04-09 | Wen-Hsiung Hsieh | Switching amplifier and switching amplifying method |
| US8432221B1 (en) | 2011-11-27 | 2013-04-30 | Wen-Hsiung Hsieh | Switching amplifying method and switching amplifier |
| US8525587B2 (en) | 2011-12-04 | 2013-09-03 | Wen-Hsiung Hsieh | Switching amplifier with inductance means for transmitting energy |
| US8760230B2 (en) | 2012-06-28 | 2014-06-24 | Wen-Hsiung Hsieh | Switching amplifier with pulsed current source and sink |
| JP6212256B2 (ja) * | 2012-12-25 | 2017-10-11 | ダイヤモンド電機株式会社 | Ａｄ変換処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3537022A (en) * | 1968-01-10 | 1970-10-27 | Hewlett Packard Co | Signal translating circuit |
-
1982
- 1982-10-09 JP JP57177989A patent/JPS5967719A/ja active Granted
-
1983
- 1983-09-28 US US06/536,497 patent/US4531096A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4531096A (en) | 1985-07-23 |
| JPS5967719A (ja) | 1984-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226811B2 (ja) | ||
| KR100600507B1 (ko) | 펄스폭 변조 회로 | |
| US4507619A (en) | Amplifier with signal-dependent voltage supply source | |
| US5218315A (en) | Switching amplifier | |
| US6998894B2 (en) | Current controlled pulse width modulation circuit and class-D amplifier comprising the same | |
| EP2162984A2 (en) | Pulse width modulation circuit and class-d amplifier comprising the pwm circuit | |
| JPH0746098A (ja) | 遅延回路 | |
| US10135339B1 (en) | High-speed open-loop switch-mode boost converter | |
| KR20050075427A (ko) | Ｐｗｍ 발생기 | |
| EP0998034A2 (en) | Analog amplifier clipping circuit | |
| US20220082592A1 (en) | Current detection circuit for loudspeaker | |
| CN117639444A (zh) | 固定频率峰值电流模式控制的斜坡补偿电路和开关电路 | |
| JP3413281B2 (ja) | 電力増幅回路 | |
| US4933646A (en) | Field effect transistor limiter circuitry | |
| US4297601A (en) | Monostable multivibrator circuit and FM detector circuit employing predetermined load resistance and constant current to increase response rate of differential transistor pair | |
| JP3237517B2 (ja) | デルタシグマ型データ変換器 | |
| US4525679A (en) | High gain amplifying stage by output conductance cancellation | |
| SU1700750A1 (ru) | Коммутатор с переменной знака выходного напр жени | |
| KR20020019630A (ko) | 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법 | |
| JPS6165512A (ja) | ホトカプラ | |
| JPS6155282B2 (ja) | ||
| JP4335234B2 (ja) | アナログ／デジタル変換回路 | |
| JP2965567B2 (ja) | 低周波増幅回路 | |
| JPH0410084B2 (ja) | ||
| JP2003152463A (ja) | 他励式パルス幅変調型ｄ級電力増幅器 |