JPH0410084B2 - - Google Patents
Info
- Publication number
- JPH0410084B2 JPH0410084B2 JP57216803A JP21680382A JPH0410084B2 JP H0410084 B2 JPH0410084 B2 JP H0410084B2 JP 57216803 A JP57216803 A JP 57216803A JP 21680382 A JP21680382 A JP 21680382A JP H0410084 B2 JPH0410084 B2 JP H0410084B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- sample
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B21/00—Systems involving sampling of the variable controlled
- G05B21/02—Systems involving sampling of the variable controlled electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、モータの回転制御系などに好適なサ
ンプルホールド回路に関する。
ンプルホールド回路に関する。
〔従来技術〕
入力信号を順次サンプリングし、サンプリング
された信号を各サンプリング期間毎に保持する、
いわゆるサンプルホールド回路は、自動制御系な
どにおいて広く用いられている。
された信号を各サンプリング期間毎に保持する、
いわゆるサンプルホールド回路は、自動制御系な
どにおいて広く用いられている。
第１図はサンプルホールド回路を用いたモータ
の回転速度制御系の基本構成を示すブロツク図で
あつて、１はモータ、２は増幅回路、３は波形整
形回路、４はサンプルホールド回路、５は出力増
幅回路、６はモータ駆動回路、７はモータ制御回
路である。
の回転速度制御系の基本構成を示すブロツク図で
あつて、１はモータ、２は増幅回路、３は波形整
形回路、４はサンプルホールド回路、５は出力増
幅回路、６はモータ駆動回路、７はモータ制御回
路である。
同図において、サンプルホールド回路４は、波
形整形回路３、増幅回路５と共にモータ制御回路
７を構成している。
形整形回路３、増幅回路５と共にモータ制御回路
７を構成している。
次に、この制御系の動作について説明する。
モータ１の回転速度は、適当な回転速度検出手
段によつて、その回転数に比例した周波数を有す
る信号として検出され、増幅回路２によつて増幅
された後、モータ制御回路７の波形整形回路３に
回転速度検出信号ａとして入力され、適宜整形さ
れた後、サンプルホールド回路４に入力される。
段によつて、その回転数に比例した周波数を有す
る信号として検出され、増幅回路２によつて増幅
された後、モータ制御回路７の波形整形回路３に
回転速度検出信号ａとして入力され、適宜整形さ
れた後、サンプルホールド回路４に入力される。
サンプルホールド回路４は、入力された回転速
度検出信号ａの周期を電圧値に変換し、これをサ
ンプルホールドすることにより、モータの回転速
度に逆比例したサンプルホールド信号ｅを形成
し、このサンプルホールド信号ｅは、出力増幅回
路５によつて増幅され、モータ制御信号ｇとして
モータ駆動回路６に加えられ、モータ１の定速回
転制御が行われる。
度検出信号ａの周期を電圧値に変換し、これをサ
ンプルホールドすることにより、モータの回転速
度に逆比例したサンプルホールド信号ｅを形成
し、このサンプルホールド信号ｅは、出力増幅回
路５によつて増幅され、モータ制御信号ｇとして
モータ駆動回路６に加えられ、モータ１の定速回
転制御が行われる。
第２図は、第１図のサンプルホールド回路４の
一從来例を示す回路図であつて、８，９はスイツ
チ、１０，１１は定電流源、１２はコンデンサ、
１３はトランジスタ、１４は抵抗、１５は増幅回
路、１６は抵抗、１７はトランジスタ、１８はコ
ンデンサ、１９は定電圧電源であり、第１図に対
応する部分には同一符号をつけている。
一從来例を示す回路図であつて、８，９はスイツ
チ、１０，１１は定電流源、１２はコンデンサ、
１３はトランジスタ、１４は抵抗、１５は増幅回
路、１６は抵抗、１７はトランジスタ、１８はコ
ンデンサ、１９は定電圧電源であり、第１図に対
応する部分には同一符号をつけている。
第３図は第２図の各部の信号を示す波形図であ
つて、第２図に対応する信号には同一符号をつけ
ている。なお、第１図、第２図において、互いに
対応する信号にも同一符号をつけている。
つて、第２図に対応する信号には同一符号をつけ
ている。なお、第１図、第２図において、互いに
対応する信号にも同一符号をつけている。
第２図において、定電圧電源１９には、定電流
源１０とコンデンサ１２とからなる直列回路が接
続されている。コンデンサ１２には、トランジス
タ１３が並列に接続され、そのベース端子は、抵
抗１４を介して波形整形回路３に接続されてい
る。定電流源１０とコンデンサ１２との接続点に
は増幅回路１５が接続され、その出力端子は、抵
抗１６を介してトランジスタ１７のベース端子
と、接地端子に接続されたスイツチ８とに接続さ
れている。トランジスタ１７のコレクタ端子は定
電圧電源１９に、また、エミツタ端子は、スイツ
チ９と定電流源１１との直列回路、コンデンサ１
８、出力増幅回路５に夫々接続されている。
源１０とコンデンサ１２とからなる直列回路が接
続されている。コンデンサ１２には、トランジス
タ１３が並列に接続され、そのベース端子は、抵
抗１４を介して波形整形回路３に接続されてい
る。定電流源１０とコンデンサ１２との接続点に
は増幅回路１５が接続され、その出力端子は、抵
抗１６を介してトランジスタ１７のベース端子
と、接地端子に接続されたスイツチ８とに接続さ
れている。トランジスタ１７のコレクタ端子は定
電圧電源１９に、また、エミツタ端子は、スイツ
チ９と定電流源１１との直列回路、コンデンサ１
８、出力増幅回路５に夫々接続されている。
次に、この從来技術の動作について説明する。
第２図、第３図において、波形整形回路３は、
回転速度検出信号ａの立上りと一致したサンプリ
ングパルスｂと、これより若干遅れたリセツトパ
ルスｃとを出力する。リセツトパルスｃはトラン
ジスタ１３のベース端子に入力され、その入力毎
にこれをオンさせて、各リセツトパルス周期の間
に充電されたコンデンサ１２を放電させるので、
コンデンサ１２の充電電圧は、リセツトパルスｃ
の周期でリセツトされる鋸歯状波信号ｄとなり、
その振幅は、リセツトパルスｃの周期、すなわち
回転速度検出信号ａの周期に比例したものとな
る。
回転速度検出信号ａの立上りと一致したサンプリ
ングパルスｂと、これより若干遅れたリセツトパ
ルスｃとを出力する。リセツトパルスｃはトラン
ジスタ１３のベース端子に入力され、その入力毎
にこれをオンさせて、各リセツトパルス周期の間
に充電されたコンデンサ１２を放電させるので、
コンデンサ１２の充電電圧は、リセツトパルスｃ
の周期でリセツトされる鋸歯状波信号ｄとなり、
その振幅は、リセツトパルスｃの周期、すなわち
回転速度検出信号ａの周期に比例したものとな
る。
一方、波形整形回路３より出力されたサンプリ
ングパルスｂは、該パルスｂの印加時にスイツチ
８をオフ状態にしてトランジスタ１７のベース端
子を接地状態から開放し、同時に、スイツチ９を
オン状態にして、この間、鋸歯状波信号ｄが増幅
回路１５、抵抗１６を介してトランジスタ１７の
ベース端子に入力信号ｆとして印加され、その印
加電圧に比例したトランジスタ１７のエミツタ出
力に応じてコンデンサ１８が充放電される。サン
プリングパルスｂの印加期間が終ると、スイツチ
８，９はそれぞれオフ、オン状態に戻り、トラン
ジスタ１７はオフ状態になるので、コンデンサ１
８の電圧は、次のサンプリングパルスの印加時ま
で保持される。
ングパルスｂは、該パルスｂの印加時にスイツチ
８をオフ状態にしてトランジスタ１７のベース端
子を接地状態から開放し、同時に、スイツチ９を
オン状態にして、この間、鋸歯状波信号ｄが増幅
回路１５、抵抗１６を介してトランジスタ１７の
ベース端子に入力信号ｆとして印加され、その印
加電圧に比例したトランジスタ１７のエミツタ出
力に応じてコンデンサ１８が充放電される。サン
プリングパルスｂの印加期間が終ると、スイツチ
８，９はそれぞれオフ、オン状態に戻り、トラン
ジスタ１７はオフ状態になるので、コンデンサ１
８の電圧は、次のサンプリングパルスの印加時ま
で保持される。
したがつて、鋸歯状波信号ｄは、サンプリング
パルスｂの各入力期間毎に順次サンプリングさ
れ、コンデンサ１８によつて保持されてサンプル
ホールド信号ｅとなり、出力増幅回路５を経てモ
ータ制御信号ｇとして出力される。
パルスｂの各入力期間毎に順次サンプリングさ
れ、コンデンサ１８によつて保持されてサンプル
ホールド信号ｅとなり、出力増幅回路５を経てモ
ータ制御信号ｇとして出力される。
このようにして得られたモータ制御信号ｇは、
サンプリング時点での鋸歯状波信号ｄの振幅、す
なわち、回転速度検出信号ａの周期に比例したも
のであつて、モータ１の回転速度とは逆比例して
いるので、このモータ制御信号ｇにより、モータ
１の回転が一定となるような制御を行い得る。
サンプリング時点での鋸歯状波信号ｄの振幅、す
なわち、回転速度検出信号ａの周期に比例したも
のであつて、モータ１の回転速度とは逆比例して
いるので、このモータ制御信号ｇにより、モータ
１の回転が一定となるような制御を行い得る。
さて、このような從来技術において、例えばモ
ータの起動時のように負荷の大きい場合を考える
と、モータ１の回転速度が遅いので、回転速度検
出信号ａの周期は長く、サンプルホールド信号ｅ
の電圧はほゞその最高電圧まで上昇する。このと
きの電圧は、定電圧電源１９の電圧をV1、トラ
ンジスタ１７のベース・エミツタ間の順方向電圧
をVBEとすれば、ほぼ（V1−VBE）となり、これ
と等しい電圧がトランジスタ１７のエミツタ端子
に与えられる。
ータの起動時のように負荷の大きい場合を考える
と、モータ１の回転速度が遅いので、回転速度検
出信号ａの周期は長く、サンプルホールド信号ｅ
の電圧はほゞその最高電圧まで上昇する。このと
きの電圧は、定電圧電源１９の電圧をV1、トラ
ンジスタ１７のベース・エミツタ間の順方向電圧
をVBEとすれば、ほぼ（V1−VBE）となり、これ
と等しい電圧がトランジスタ１７のエミツタ端子
に与えられる。
そこで、スイツチ８がオン状態にある期間、す
なわち、非サンプリング期間には、トランジスタ
１７のベース端子は接地電位にあるから、トラン
ジスタ１７のベース・エミツタ間には最大（V1
−VBE）の逆方向電圧がかかることになる。
なわち、非サンプリング期間には、トランジスタ
１７のベース端子は接地電位にあるから、トラン
ジスタ１７のベース・エミツタ間には最大（V1
−VBE）の逆方向電圧がかかることになる。
通常、トランジスタの逆耐圧電圧は規定されて
いるので、これをVBRとすれば、VBR（V1−
VBE）でなければならない。すなわち、定電圧電
源１９の電圧V1を（VBR＋VBE）よりも大きくす
ることはできない。
いるので、これをVBRとすれば、VBR（V1−
VBE）でなければならない。すなわち、定電圧電
源１９の電圧V1を（VBR＋VBE）よりも大きくす
ることはできない。
もし、定電圧電源１９の電圧V1を上げて使用
したいときには、VBRの大きなトランジスタを使
用するか、サンプルホールド回路の基本的構成を
変えなければならないが、いずれもその費用、手
間等を考えると得策ではない。
したいときには、VBRの大きなトランジスタを使
用するか、サンプルホールド回路の基本的構成を
変えなければならないが、いずれもその費用、手
間等を考えると得策ではない。
本発明の目的は、上記從来技微の欠点を解消
し、特に高い逆耐圧電圧を有するトランジスタを
用いることなく、また、できるたけ少ない回路素
子数の増加で、電源電圧を高くしても何等支障な
く動作するサンプルホールド回路を提供すること
にある。
し、特に高い逆耐圧電圧を有するトランジスタを
用いることなく、また、できるたけ少ない回路素
子数の増加で、電源電圧を高くしても何等支障な
く動作するサンプルホールド回路を提供すること
にある。
この目的を達成するために、本発明は、トラン
ジスタのベース端子に、抵抗を介してスイツチン
グ素子を接続するとともに、さらに、ダイオード
を介して基準電圧源を接続し、サンプリングパル
スの非印加期間、前記ベース端子は、前記抵抗お
よびスイツチング素子を介して接地されるととも
に、前記基準電圧源により一定の順方向電圧が与
えられるようにして、前記トランジスタのベー
ス・エミツタ間の逆方向電圧を減少させ、かつ、
サンプリングパルスの印加期間、前記トランジス
タのベース端子に供給される入力信号が、所定レ
ベル以上のとき、前記ダイオードがオフ状態とな
るようにし、前記基準電圧源がサンプリング動作
に影響を与えないようにした点に特徴がある。
ジスタのベース端子に、抵抗を介してスイツチン
グ素子を接続するとともに、さらに、ダイオード
を介して基準電圧源を接続し、サンプリングパル
スの非印加期間、前記ベース端子は、前記抵抗お
よびスイツチング素子を介して接地されるととも
に、前記基準電圧源により一定の順方向電圧が与
えられるようにして、前記トランジスタのベー
ス・エミツタ間の逆方向電圧を減少させ、かつ、
サンプリングパルスの印加期間、前記トランジス
タのベース端子に供給される入力信号が、所定レ
ベル以上のとき、前記ダイオードがオフ状態とな
るようにし、前記基準電圧源がサンプリング動作
に影響を与えないようにした点に特徴がある。
以下、本発明の実施例を図面について説明す
る。
る。
第４図は本発明によるサンプルホールド回路の
一実施例を示すブロツク図であつて、２０は基準
電圧源、２１はダイオード、２２，２３は抵抗で
あり、第２図に対応する部分には同一符号をつけ
て説明を一部省略する。
一実施例を示すブロツク図であつて、２０は基準
電圧源、２１はダイオード、２２，２３は抵抗で
あり、第２図に対応する部分には同一符号をつけ
て説明を一部省略する。
第５図は第４図の各部の信号を示す波形図であ
つて、第４図に対応する信号には同一符号をつけ
ている。
つて、第４図に対応する信号には同一符号をつけ
ている。
この実施例は、トランジスタ１７のベース端子
が抵抗２３を介してスイツチ８に接続され、かつ
抵抗２２、ダイオード２１を介して基準電圧源２
０に接続されている点、第２図の從来技術と相違
しているが、サンプリング動作については、第２
図に示した從来技術と原理には変わりない。
が抵抗２３を介してスイツチ８に接続され、かつ
抵抗２２、ダイオード２１を介して基準電圧源２
０に接続されている点、第２図の從来技術と相違
しているが、サンプリング動作については、第２
図に示した從来技術と原理には変わりない。
しかし、上記基準電圧源２０、ダイオード２
１、抵抗２２，２３を付加したことにより、非サ
ンプリング期間にスイツチ８がオン状態となつて
も、トランジスタ１７のベース端子の入力信号ｆ
は、第５図に示すように、接地電位とはならず、
トランジスタ１７のベース端子には一定の順方向
電圧が与えられる。すなわち、スイツチ８がオン
状態においては、基準電圧源２０からダイオード
２１、抵抗２２，２３、スイツチ８の経路で電流
が流れるので、トランジスタ１７のベース電圧
VBは、基準電圧源２０の電圧をV2、ダイオード
２１の順方向電圧降下をVF、抵抗２２，２３の
低抗値をそれぞれR1、R2とすれば、VB＝〔V2−
VF〕・R2／（R1＋R2）となる。したがつて、非
サンプリング期間にトランジスタ１７のベース・
エミツタ間に発生する逆方向電圧は、第２図の從
来例に比してベース電圧VBだけ減少することに
なり、トランジスタ１７の一定の逆耐圧電圧VBR
に対して、上記減少分だけ定電圧電源１９の電圧
V1を高めることができる。
１、抵抗２２，２３を付加したことにより、非サ
ンプリング期間にスイツチ８がオン状態となつて
も、トランジスタ１７のベース端子の入力信号ｆ
は、第５図に示すように、接地電位とはならず、
トランジスタ１７のベース端子には一定の順方向
電圧が与えられる。すなわち、スイツチ８がオン
状態においては、基準電圧源２０からダイオード
２１、抵抗２２，２３、スイツチ８の経路で電流
が流れるので、トランジスタ１７のベース電圧
VBは、基準電圧源２０の電圧をV2、ダイオード
２１の順方向電圧降下をVF、抵抗２２，２３の
低抗値をそれぞれR1、R2とすれば、VB＝〔V2−
VF〕・R2／（R1＋R2）となる。したがつて、非
サンプリング期間にトランジスタ１７のベース・
エミツタ間に発生する逆方向電圧は、第２図の從
来例に比してベース電圧VBだけ減少することに
なり、トランジスタ１７の一定の逆耐圧電圧VBR
に対して、上記減少分だけ定電圧電源１９の電圧
V1を高めることができる。
ところで、スイツチ８がオフ状態となるサンプ
リング期間においては、トランジスタ１７には、
入力信号ｆとして、抵抗１６，２３を介した増幅
回路１５の出力電圧、すなわち、回転速度検出信
号の周期にしたがつて変化する鋸歯状波信号ｄの
振幅に応じた電圧が印加されることになるが、こ
の電圧が基準電圧源２０の電圧V2以下とならな
い限りダイオード２１は逆バイアスとなつてオフ
状態にあるから、基準電圧源２０はサンプルホー
ルド回路の動作に何等影響を与えることはない。
リング期間においては、トランジスタ１７には、
入力信号ｆとして、抵抗１６，２３を介した増幅
回路１５の出力電圧、すなわち、回転速度検出信
号の周期にしたがつて変化する鋸歯状波信号ｄの
振幅に応じた電圧が印加されることになるが、こ
の電圧が基準電圧源２０の電圧V2以下とならな
い限りダイオード２１は逆バイアスとなつてオフ
状態にあるから、基準電圧源２０はサンプルホー
ルド回路の動作に何等影響を与えることはない。
しかし、増幅回路１５から印加される電圧が基
準電圧源２０の電圧V2以下となれば、ダイオー
ド２１はオン状態となり、トランジスタ１７のベ
ース電圧VBはほぼ基準電圧源２０の電圧V2によ
つて定められてしまうことになり、該ベース電圧
VBに依存するサンプルホールド信号ｅもほぼ一
定に固定されてしまう。
準電圧源２０の電圧V2以下となれば、ダイオー
ド２１はオン状態となり、トランジスタ１７のベ
ース電圧VBはほぼ基準電圧源２０の電圧V2によ
つて定められてしまうことになり、該ベース電圧
VBに依存するサンプルホールド信号ｅもほぼ一
定に固定されてしまう。
すなわち、第４図に示す実施例におけるサンプ
ルホールド回路４は、サンプリングされるべき信
号が所定レベルを越えるときにその出力がほぼ一
定となる非直線的な入出力特性をもつことにな
る。
ルホールド回路４は、サンプリングされるべき信
号が所定レベルを越えるときにその出力がほぼ一
定となる非直線的な入出力特性をもつことにな
る。
しかし、一般に自動制御系においては、本来、
その入出力特性は所望の制御動作範囲において直
線性をもつていれば十分であるから、このような
自動制御系に用いられるサンプルホールド回路の
入出力特性も、その自動制御系で必要とされる所
望の制御動作範囲内で直線性を有するものであれ
ば何等支障はない。
その入出力特性は所望の制御動作範囲において直
線性をもつていれば十分であるから、このような
自動制御系に用いられるサンプルホールド回路の
入出力特性も、その自動制御系で必要とされる所
望の制御動作範囲内で直線性を有するものであれ
ば何等支障はない。
モータ制御系は、通常、第６図に示すように、
f0をモータの所定の回転周波数とすると、f0±Δf
の範囲を制御可変範囲とし、この範囲を逸脱して
モータの回転数が高くなると、モータ制御回路７
（第１図）のモータ制御信号ｇは最低電位に、低
くなるとモータ制御信号ｇは最高電位に固定され
る。すなわち、回転速度検出信号ａの周波数が、
f0±Δfの範囲内ではモータ制御信号ｇの電圧は回
転速度検出信号ａの周波数に応じて変化するが、
上記範囲外では、モータ制御信号ｇの電圧が固定
され、このことにより、高感度で安定なモータ速
度制御が行なわれる。このために、第２図に示し
た從来技術においては、サンプルホールド回路の
出力信号ｅは、ほとんど定電圧電源１９の電圧
V1の振幅をもつが、実際に使用される速度制御
範囲は（１／2V1±ΔV）である。以上の点に注
目し、本発明はスイツチ８のオン状態のとき、ト
ランジスタ７のベース電位を固定するようにした
ものである。
f0をモータの所定の回転周波数とすると、f0±Δf
の範囲を制御可変範囲とし、この範囲を逸脱して
モータの回転数が高くなると、モータ制御回路７
（第１図）のモータ制御信号ｇは最低電位に、低
くなるとモータ制御信号ｇは最高電位に固定され
る。すなわち、回転速度検出信号ａの周波数が、
f0±Δfの範囲内ではモータ制御信号ｇの電圧は回
転速度検出信号ａの周波数に応じて変化するが、
上記範囲外では、モータ制御信号ｇの電圧が固定
され、このことにより、高感度で安定なモータ速
度制御が行なわれる。このために、第２図に示し
た從来技術においては、サンプルホールド回路の
出力信号ｅは、ほとんど定電圧電源１９の電圧
V1の振幅をもつが、実際に使用される速度制御
範囲は（１／2V1±ΔV）である。以上の点に注
目し、本発明はスイツチ８のオン状態のとき、ト
ランジスタ７のベース電位を固定するようにした
ものである。
基準電圧源２０がモータ速度制御可能範囲内に
影響を及ぼさないためには、 （１／2V1−ΔV）≧（V2−VF−VBE） を満足するように、基準電圧源２０の電圧V2を
設定すればよく、かかる電圧V2に対し、スイツ
チ８がオン状態になつたときに、コンデンサ１８
によるトランジスタ１７のエミツタ電圧が、最
大、 （V1−VBE） であるときの基準電圧源２０によるトランジスタ
１７のベース電圧が、 （V2−VF）・R2／R1＋R2） であるから、 VBR≧（V1−VBE）−（V2−VF） ・R2／R1＋R2 となるように、抵抗２２，２３の抵抗値R1、R2
を設定することにより、基準電圧源２０による制
御可能範囲の影響なしに、定電圧電源１９の電圧
V1を、（V2−VF）・R2／（R1＋R2）だけ高くす
ることができ、基本構成を変えることなく、幅広
い電源電圧範囲で同一特性が得られる。
影響を及ぼさないためには、 （１／2V1−ΔV）≧（V2−VF−VBE） を満足するように、基準電圧源２０の電圧V2を
設定すればよく、かかる電圧V2に対し、スイツ
チ８がオン状態になつたときに、コンデンサ１８
によるトランジスタ１７のエミツタ電圧が、最
大、 （V1−VBE） であるときの基準電圧源２０によるトランジスタ
１７のベース電圧が、 （V2−VF）・R2／R1＋R2） であるから、 VBR≧（V1−VBE）−（V2−VF） ・R2／R1＋R2 となるように、抵抗２２，２３の抵抗値R1、R2
を設定することにより、基準電圧源２０による制
御可能範囲の影響なしに、定電圧電源１９の電圧
V1を、（V2−VF）・R2／（R1＋R2）だけ高くす
ることができ、基本構成を変えることなく、幅広
い電源電圧範囲で同一特性が得られる。
以上説明したように、本発明によれば、特に高
い逆耐圧電圧を有するトランジスタを用いること
なく、また、從来のサンプルホールド回路の基本
的構成をかえることなく、単に基準電圧源とダイ
オードと抵抗とを付加するのみで、幅広い電源電
圧で支障なく動作し得、前記從来技術の欠点を除
いた優れたサンプルホールド回路を提供すること
ができる。
い逆耐圧電圧を有するトランジスタを用いること
なく、また、從来のサンプルホールド回路の基本
的構成をかえることなく、単に基準電圧源とダイ
オードと抵抗とを付加するのみで、幅広い電源電
圧で支障なく動作し得、前記從来技術の欠点を除
いた優れたサンプルホールド回路を提供すること
ができる。
第１図はモータの回転速度制御系の基本構成を
示すブロツク図、第２図は第１図のサンプルホー
ルド回路の一從来例を示す回路図、第３図は第２
図の各部の信号を示す波形図、第４図は本発明に
よるサンプルホールド回路の一実施例を示す回路
図、第５図は第４図の各部の信号を示す波形図、
第６図はモータ回転速度制御系における制御可変
範囲を示す特性図である。 ８……スイツチ、１７……トランジスタ、１８
……コンデンサ、２０……基準電圧源、２１……
ダイオード、２２，２３……抵抗。
示すブロツク図、第２図は第１図のサンプルホー
ルド回路の一從来例を示す回路図、第３図は第２
図の各部の信号を示す波形図、第４図は本発明に
よるサンプルホールド回路の一実施例を示す回路
図、第５図は第４図の各部の信号を示す波形図、
第６図はモータ回転速度制御系における制御可変
範囲を示す特性図である。 ８……スイツチ、１７……トランジスタ、１８
……コンデンサ、２０……基準電圧源、２１……
ダイオード、２２，２３……抵抗。
Claims (1)
- 【特許請求の範囲】 １ トランジスタのエミツタに第１のスイツチと
定電流源の直列回路とコンデンサが並列に接続さ
れ、前記トランジスタのベースに第２のスイツチ
が接続されると共に入力信号が供給されて、前記
第１、第２のスイツチがサンプリングパルスの有
無によつてオン、オフするのに応動してオン、オ
フする前記トランジスタのオンの時に前記入力信
号を前記コンデンサに供給して前記入力信号に応
じた電圧を前記コンデンサで保持するサンプルホ
ールド回路において、 前記トランジスタのベースと前記第２のスイツ
チとの間に第１の抵抗を接続すると共に前記トラ
ンジスタのベースに第２の抵抗とダイオードと基
準電圧源との直列回路を接続して、前記サンプリ
ングパルスの無の時に前記トランジスタのベース
に所定の順方向電圧を供給することを特徴とする
サンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216803A JPS59108111A (ja) | 1982-12-13 | 1982-12-13 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216803A JPS59108111A (ja) | 1982-12-13 | 1982-12-13 | サンプルホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59108111A JPS59108111A (ja) | 1984-06-22 |
| JPH0410084B2 true JPH0410084B2 (ja) | 1992-02-24 |
Family
ID=16694127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57216803A Granted JPS59108111A (ja) | 1982-12-13 | 1982-12-13 | サンプルホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59108111A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2017206696A1 (en) | 2016-01-11 | 2018-07-05 | Cutsforth, Inc. | Monitoring system for grounding apparatus |
-
1982
- 1982-12-13 JP JP57216803A patent/JPS59108111A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59108111A (ja) | 1984-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226811B2 (ja) | ||
| US4121119A (en) | Pulse peak detector | |
| US5148162A (en) | Analog-to-digital converter comparator circuit utilizing a reverse polarity sampling technique | |
| EP0097164A1 (en) | Latchable fast settling digital-to-analog converter bit switch | |
| US4140928A (en) | Monostable multivibrator | |
| JPH0410084B2 (ja) | ||
| JPH1092190A (ja) | 追跡および保持回路 | |
| US4588983A (en) | Instantaneous gain changing analog to digital converter | |
| JPS6311768Y2 (ja) | ||
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPS6243435B2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JP2786320B2 (ja) | サンプルホールド回路 | |
| JPH0438593Y2 (ja) | ||
| JPH07120935B2 (ja) | スイツチング回路 | |
| JP3166806B2 (ja) | 電流検出回路 | |
| JPH018007Y2 (ja) | ||
| US3103636A (en) | Automatic gain control for transistor amplifier | |
| JPH0412471Y2 (ja) | ||
| JP3389507B2 (ja) | モータ駆動回路 | |
| JP3637149B2 (ja) | レベル変換回路 | |
| KR890007238Y1 (ko) | 서보 모타의 속도 제어회로 | |
| JP2579042B2 (ja) | サンプルホールド回路 | |
| JPH04252969A (ja) | ピークホールド回路 | |
| JPS6165512A (ja) | ホトカプラ |