JPH0226826B2 - - Google Patents

Info

Publication number
JPH0226826B2
JPH0226826B2 JP56184119A JP18411981A JPH0226826B2 JP H0226826 B2 JPH0226826 B2 JP H0226826B2 JP 56184119 A JP56184119 A JP 56184119A JP 18411981 A JP18411981 A JP 18411981A JP H0226826 B2 JPH0226826 B2 JP H0226826B2
Authority
JP
Japan
Prior art keywords
output
data
switch
touch electrode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56184119A
Other languages
Japanese (ja)
Other versions
JPS5885635A (en
Inventor
Hiroyuki Suetaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP18411981A priority Critical patent/JPS5885635A/en
Publication of JPS5885635A publication Critical patent/JPS5885635A/en
Publication of JPH0226826B2 publication Critical patent/JPH0226826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96Touch switches
    • H03K17/962Capacitive touch switches

Landscapes

  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 この発明は、電子式腕時計、小型電子式計算機
などの外部入力手段として用いられるタツチスイ
ツチ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a touch switch device used as an external input means for electronic wristwatches, small electronic calculators, and the like.

最近、電子式腕時計に計算機を組込んだ所謂カ
ルキユレータウオツチが種々開発されている。こ
のカルキユレータウオツチには、数値、計算命令
を入力するために押釦式のテンキー、フアンクシ
ヨンキーを備えたものである。しかし、腕時計に
押釦式のキーを備えると、外観的に時計としての
イメージが損なわれ、単に計算機を腕に装着して
いるような印象を与える。
Recently, various so-called calculator watches, which are electronic wristwatches with built-in calculators, have been developed. This calculator watch is equipped with a push-button numeric keypad and function keys for inputting numerical values and calculation instructions. However, when a wristwatch is equipped with push-button keys, the appearance of the wristwatch loses its image as a wristwatch, giving the impression that the wristwatch is simply a calculator worn on the wrist.

そこで、テンキー、フアンクシヨンキーを所謂
タツチスイツチで構成することが考えられてい
る。
Therefore, it has been considered to configure the numeric keypad and function keys with so-called touch switches.

すなわち、タツチスイツチは第1図に示す如
く、時計の表示部保護ガラス(絶縁基板)1の上
面に、一対の透明タツチ電極2A,2Bを配設
し、そして、一方のタツチ電極2Aを高電位VDD
(たとえば、0ボルト、論理値“1”)側に接続
し、また、他方のタツチ電極2Bを入力インピー
ダンスの高いCMOSインバータ3の入力側に接
続すると共に、抵抗Rを介して低電位VSS(たとえ
ば、−1.5ボルト、論理値“0”)側に接続する。
そして、一対のタツチ電極2Aおよび2Bを人体
が触れていないときには、インバータ3の入力側
の電位VAは、抵抗Rを介して低電位VSS側に引張
られており、それ故、インバータ3の入力電圧
Voutは、高電位レベルとなる。他方、一対のタ
ツチ電極2A,2Bを、図示の如く、指で触れた
ときには、人体による接触抵抗成分Zが形成され
る。このため、インバータ3の入力電圧VAは、
接触抵抗成分Zと抵抗Rとによる分圧電圧とな
る。この分圧電圧がインバータ3のスレツシユホ
ールド電圧以上となるように、抵抗Rの抵抗値を
設定しておけば、インバータ3の入力電圧VA
高電位レベルとなり、インバータ3の出力電圧は
低電位レベルとなる。従つて、インバータ3の出
力電圧Voutが低電位レベル、つまり、一対のタ
ツチ電極2Aおよび2Bを人体で触れたときをス
イツチON、また、インバータ3の出力電圧Vout
が高電位レベル、つまり、一対のタツチ電極2A
および2Bを人体で触れなかつたときをスイツチ
OFFとすれば、スイツチとして動作が可能とな
る。
That is, as shown in FIG. 1, the touch switch has a pair of transparent touch electrodes 2A and 2B arranged on the top surface of the display protective glass (insulating substrate) 1 of the watch, and one touch electrode 2A is connected to a high potential V. DD
(For example, 0 volts, logical value "1") side, and also connect the other touch electrode 2B to the input side of the CMOS inverter 3 with high input impedance, and connect it to the low potential V SS ( For example, connect to -1.5 volts, logic value "0") side.
When the human body is not touching the pair of touch electrodes 2A and 2B, the potential V A on the input side of the inverter 3 is pulled to the low potential V SS side via the resistor R, and therefore, the potential V A on the input side of the inverter 3 is pulled to the low potential V SS side. input voltage
Vout becomes a high potential level. On the other hand, when the pair of touch electrodes 2A and 2B are touched with fingers as shown in the figure, a contact resistance component Z due to the human body is formed. Therefore, the input voltage V A of inverter 3 is
A divided voltage is created by the contact resistance component Z and the resistance R. If the resistance value of the resistor R is set so that this divided voltage is higher than the threshold voltage of the inverter 3, the input voltage V A of the inverter 3 becomes a high potential level, and the output voltage of the inverter 3 becomes a low potential level. potential level. Therefore, when the output voltage Vout of the inverter 3 is at a low potential level, that is, when the pair of touch electrodes 2A and 2B are touched by the human body, the switch is turned ON, and the output voltage Vout of the inverter 3 is turned on.
is at a high potential level, that is, the pair of touch electrodes 2A
And when 2B is not touched by the human body, switch
If set to OFF, it can operate as a switch.

しかしながら、接触抵抗成分Zはタツチ電極2
A,2Bの表面状態ならびに接触する人体の状
態、環境雰囲気等によつて大きなバラツキを生じ
る。このため、引張抵抗Rの抵抗値は接触容量成
分Zの変動に合せてあらかじめ大きなものに設定
しなければならない。しかし、引張抵抗Rは
CMOSICによつて構成され、一旦LSIに組み込ま
れると、容易に交換することができない。また、
引張抵抗Rの抵抗値を大きくすると、スイツチ感
度が良くなり、スイツチがONし易くなる反面、
インバータ3へのノイズ成分が増加し、誤動作し
易くなる。他方、この誤動作を防止する為、スイ
ツチ感度を落すと、接触抵抗成分Zの変動によ
り、スイツチ感度が悪すぎてスイツチングしなく
なることがある。
However, the contact resistance component Z is
Large variations occur depending on the surface condition of A and 2B, the condition of the human body in contact with it, the environmental atmosphere, etc. Therefore, the resistance value of the tensile resistance R must be set to a large value in advance in accordance with the fluctuation of the contact capacitance component Z. However, the tensile resistance R is
It is composed of CMOSIC, and once it is incorporated into an LSI, it cannot be easily replaced. Also,
Increasing the resistance value of the tensile resistance R improves the switch sensitivity and makes it easier to turn on the switch.
Noise components to the inverter 3 increase, making it more likely to malfunction. On the other hand, if the switch sensitivity is lowered in order to prevent this malfunction, the switch sensitivity may be so poor that due to fluctuations in the contact resistance component Z, it may not be possible to switch.

この発明は、上述した点を鑑みてなされたもの
で、その目的とするところは、スイツチ感度を常
に適正な値に設定でき、かつノイズ等による誤動
作を防止するようにしたタツチスイツチ装置を提
供することにある。
This invention has been made in view of the above-mentioned points, and its purpose is to provide a touch switch device that can always set the switch sensitivity to an appropriate value and prevent malfunctions due to noise etc. It is in.

以下、この発明をカリキユレータウオツチに適
用した実施例を第2図乃至第9図を参照して具体
的に説明する。第2図はタツチスイツチ装置のセ
ンス回路を示している。CMOSインバータ11
を構成するNチヤンネルMOSトランジスタ(以
降、N−MOSと称する)12とPチヤンネル
MOSトランジスタ(以降、P−MOSと称する)
13のゲート電極には、所定周期(たとえば、16
Hz)の矩形波Aが入力されている。そして、N−
MOS12とP−MOS13の一端は、引張抵抗1
4を介して夫々接続されている。また、N−
MOS12の他端には、低電位VSSが供給され、ま
た、P−MOS13の他端には高電位VDDが時計ケ
ース15を介して供給されている。また、P−
MOS13と引張抵抗14との接続点は、表示部
保護ガラス16の上面に形成された透明なタツチ
電極T1に接続されていると共に、インバータ1
7の入力側に接続されている。このインバータ1
7の出力Bは、直列接続された他のインバータ1
8に入力されて反転される。このインバータ18
の出力は、矩形波Aが入力されているアンドゲー
ト19に供給される。このアンドゲート19の出
力Xは、タツチ電極T1に人体が接触したか否か
に応じてタツチ有無の判定に用いられる被判定信
号である。なお、図中Cxは浮遊容量成分であり、
タツチ電極T1の配線によつて生じる配線容量、
CMOSICゲートの入力インピーダンスが高いた
めに生じるゲート容量等の自然現象によつて生じ
るものである。また、Cyは時計ケース15に人
体が接触している状態において、タツチ電極T1
を人体で接触したときに時計ケース15とタツチ
電極T1との間に生ずる人体による接触容量成分
である。
Hereinafter, an embodiment in which the present invention is applied to a calculator watch will be described in detail with reference to FIGS. 2 to 9. FIG. 2 shows the sense circuit of the touch switch device. CMOS inverter 11
An N-channel MOS transistor (hereinafter referred to as N-MOS) 12 and a P-channel constitute the
MOS transistor (hereinafter referred to as P-MOS)
The 13 gate electrodes have a predetermined period (for example, 16
Hz) rectangular wave A is input. And N-
One end of MOS12 and P-MOS13 has a tensile resistance of 1
They are connected to each other via 4. Also, N-
The other end of the MOS 12 is supplied with a low potential V SS , and the other end of the P-MOS 13 is supplied with a high potential V DD via the watch case 15 . Also, P-
The connection point between the MOS 13 and the tensile resistor 14 is connected to a transparent touch electrode T1 formed on the upper surface of the display protective glass 16, and is also connected to the inverter 1.
It is connected to the input side of 7. This inverter 1
The output B of 7 is connected to another inverter 1 connected in series.
8 and is inverted. This inverter 18
The output of is supplied to the AND gate 19 to which the rectangular wave A is input. The output X of the AND gate 19 is a determined signal used to determine the presence or absence of a touch depending on whether or not a human body has touched the touch electrode T1 . In addition, Cx in the figure is a stray capacitance component,
The wiring capacitance caused by the wiring of touch electrode T1 ,
This is caused by natural phenomena such as gate capacitance caused by the high input impedance of the CMOSIC gate. In addition, Cy is the touch electrode T 1 when the human body is in contact with the watch case 15.
This is a contact capacitance component due to the human body that occurs between the watch case 15 and the touch electrode T1 when the human body contacts the touch electrode T1.

しかして、タツチ電極T1に人体が接触してい
ない状態において、CMOSインバータ11に第
3図に示す矩形波Aが入力されると、N−MOS
12はON、P−MOS13はOFFとなる。この
ため、インバータ17の入力側には低電位VSS
N−MOS12を介して供給される。このとき、
インバータ17の出力Bは、浮遊容量成分Cxと
引張抵抗14との時定数により、第3図のB(ス
イツチOFF)に示す如く、矩形波Aに対して浮
遊容量成分Cxに対応し、その立ち上がりが長さ
(Dx)だけ遅れたものとなる。このため、アンド
ゲート19の出力Xは、第3図のX(スイツチ
OFF)で示す如く、そのパルス幅が遅れ量Dxに
等しい矩形波となる。
Therefore, when the rectangular wave A shown in FIG. 3 is input to the CMOS inverter 11 while the human body is not in contact with the touch electrode T1 , the N-MOS
12 is ON, and P-MOS 13 is OFF. Therefore, the low potential V SS is supplied to the input side of the inverter 17 via the N-MOS 12 . At this time,
Due to the time constant of the stray capacitance component Cx and the tensile resistance 14, the output B of the inverter 17 corresponds to the stray capacitance component Cx with respect to the rectangular wave A, as shown in B (switch OFF) in FIG. is delayed by length (Dx). Therefore, the output X of the AND gate 19 is
OFF), it becomes a rectangular wave whose pulse width is equal to the delay amount Dx.

次に、タツチ電極T1を人体で触れると、タツ
チ電極T1と時計ケース15との間には、人体に
よる接触容量成分Cyが形成される。この接触容
量成分Cyは浮遊容量成分Cxに対して並列接続さ
れた状態となるので、インバータ17の出力Bは
第3図のB(スイツチON)に示す如く、矩形波
Aに対して浮遊容量成分Cxと接触容量成分Cyと
の合成容量に対応し、その立ち上がりが長さ
(Dx+Dy)だけ遅れたものとなる。このため、
アンドゲート19の出力Xは、第3図のX(スイ
ツチON)で示す如く、そのパルス幅が遅れ量
Dx+Dyに等しい矩形波となる。
Next, when the touch electrode T 1 is touched by the human body, a contact capacitance component Cy due to the human body is formed between the touch electrode T 1 and the watch case 15 . Since this contact capacitance component Cy is connected in parallel to the stray capacitance component Cx, the output B of the inverter 17 is a stray capacitance component with respect to the rectangular wave A, as shown in B (switch ON) in FIG. It corresponds to the composite capacitance of Cx and the contact capacitance component Cy, and its rise is delayed by the length (Dx+Dy). For this reason,
As shown by X (switch ON) in Figure 3, the output X of the AND gate 19 is
It becomes a square wave equal to Dx + Dy.

いま、アンドゲート19の出力Xのパルス幅を
Tとすると、このパルス幅Tからタツチ有無を判
定するには、パルス幅Tが浮遊容量成分Cxの遅
れ量Dxに比べて大きいか小さいかを検出すれば
よい。この場合、遅れ量Dxのバラツキを考慮に
入れて遅れ量Dxより若干大きめの値とパルス幅
Tとを比較するのが好ましい。このマージンを△
Dとすると、タツチ有りを判定できるのは、 T=Dx+Dy>Dx+△D ∴Dy>△D のときである。
Now, assuming that the pulse width of the output do it. In this case, it is preferable to compare the pulse width T with a value slightly larger than the delay amount Dx, taking into account the variation in the delay amount Dx. This margin is △
If D, the presence of a touch can be determined when T=Dx+Dy>Dx+ΔD ∴Dy>ΔD.

ここで、△Dの値を小さくすると、スイツチ感
度は向上するが、ノイズや浮遊容量成分Cxのバ
ラツキに対する安定度が悪くなり、誤動作し易く
なる。他方、△Dを大きくすると、ノイズ等によ
る誤動作を防止できるが、遅れ量Dyは環境雰囲
気(温度、湿度など)、タツチする人の指先皮膚
の状態(硬さ、発汗度など)あるいはタツチの仕
方などの影響を受け、さまざまに変化する為、遅
れ量Dyが△Dを満たさなくなると、スイツチ
OFFとみなされ、誤動作を生じる。
Here, if the value of ΔD is decreased, the switch sensitivity is improved, but the stability against noise and variations in the stray capacitance component Cx deteriorates, making malfunctions more likely. On the other hand, increasing △D can prevent malfunctions due to noise, etc., but the delay amount Dy depends on the environmental atmosphere (temperature, humidity, etc.), the condition of the fingertip skin of the person touching (hardness, degree of perspiration, etc.), or the way the touch is performed. Since the delay amount Dy no longer satisfies △D, the switch
It is considered OFF and causes malfunction.

そこで、本実施例は、タツチスイツチの感度、
安定度を向上させる為に以下に述べる手段を採用
している。すなわち、たとえば、タツチスイツチ
をカルキユレータウオツチとして使用した場合、
同一人が連続して使用する頻度が高く、かつ使用
中に環境雰囲気が激変することが少ない。したが
つて、スイツチをタツチする毎に得られる遅れ量
Dyのバラツキを小さくなる。したがつて、この
ような場合には、今回のタツチで得られた遅れ量
Dx+Dyの値から次のタツチのための△Dを求め
ることが、タツチの感度、安定度を向上させる上
において特に有効となつている。このような理由
から本実施例は、次のタツチのための△Dを今回
のタツチで得られた遅れ量Dx+Dyの値から求め
る方法としてDx+Dyの値を定数で除する方法を
採用した。
Therefore, in this embodiment, the sensitivity of the touch switch,
In order to improve stability, the following measures are adopted. That is, for example, when using a touch switch as a calculator watch,
It is frequently used by the same person continuously, and the environmental atmosphere rarely changes dramatically during use. Therefore, the amount of delay obtained each time the switch is touched
Reduces the variation in Dy. Therefore, in such a case, the delay amount obtained by this touch
Determining ΔD for the next touch from the value of Dx+Dy is particularly effective in improving touch sensitivity and stability. For this reason, this embodiment adopts a method of dividing the value of Dx+Dy by a constant to obtain ΔD for the next touch from the value of the delay amount Dx+Dy obtained by the current touch.

すなわち、△D=Dx+Dy/K(K:定数) ここで、上式は、スイツチのタツチ毎に遅れ量
Dyの値が減少してゆくような場合、その値から
得られる△Dの値も除々に小さくなつてゆく。こ
のため、△Dが小さくなり過ぎると、ノイズ等に
よる誤動作が問題となる。そこで、本実施例はノ
イズ等による誤動作を起こすことがない△Dの最
小値△DMINをあらかじめ設定しておき、上記式の
計算で得られた値が△DMINより小さかつた場合に
は、△DMINを採用するようにした。
That is, △D=Dx+Dy/K (K: constant) Here, the above formula is the amount of delay for each touch of the switch.
When the value of Dy decreases, the value of ΔD obtained from that value also gradually decreases. Therefore, if ΔD becomes too small, malfunctions due to noise etc. will become a problem. Therefore, in this embodiment, the minimum value △D MIN of △D that will not cause malfunction due to noise etc. is set in advance, and if the value obtained by calculating the above formula is smaller than △D MIN , , △D MIN is now used.

第4図は上述の具体的構成を示している。すな
わち、図中20はクロツク発生器であり、制御パ
ルスφ1〜φ3およびパルス幅カウント信号fcを生成
出力する。なお、制御パルスφ1〜φ3は第5図に
示すように、一定周期(たとえば、16f)にて出
力される順次位相のずれた信号であり、また、パ
ルス幅カウント信号fcは、たとえば、32768fの信
号である。
FIG. 4 shows the above-mentioned specific configuration. That is, 20 in the figure is a clock generator, which generates and outputs control pulses φ 1 to φ 3 and a pulse width count signal fc. As shown in FIG. 5, the control pulses φ 1 to φ 3 are sequentially phase-shifted signals output at a constant period (for example, 16f), and the pulse width count signal fc is, for example, This is the signal of 32768f.

センス回路21は第2図に示す如く構成されて
なるもので、その出力Xはパルス幅カウント信号
fcが入力されているアンドゲート22にゲート開
閉信号として与えられる。このアンドゲート22
はパルス幅カウンタ信号fcを出力し、パルス幅カ
ウンタ23に与える。このカウンタ23はパルス
幅カウンタ信号fcを計数することにより、被判定
信号Xのパルス幅をデジタル値に変換するもので
ある。そして、カウンタ23はそのクリア端子
CLRに制御パルスφ1が与えられ毎にクリアされ
る。しかして、カウンタ23の計数値データは、
ラツチ24に供給される。このラツチ24ではそ
のクロツク端子CKに入力される制御パルスφ3
同期してカウンタ23からのデータをラツチす
る。
The sense circuit 21 is constructed as shown in FIG. 2, and its output X is a pulse width count signal.
It is given as a gate opening/closing signal to the AND gate 22 to which fc is input. This and gate 22
outputs a pulse width counter signal fc and supplies it to the pulse width counter 23. This counter 23 converts the pulse width of the signal to be determined X into a digital value by counting the pulse width counter signal fc. And the counter 23 is the clear terminal
It is cleared every time a control pulse φ1 is applied to CLR. Therefore, the count value data of the counter 23 is
supplied to latch 24. This latch 24 latches the data from the counter 23 in synchronization with the control pulse φ3 inputted to its clock terminal CK.

しかして、26は時計ケース15に設けた外部
スイツチであつて、タツチ電極T1を人体で接触
していないときに、外部スイツチ26を操作する
ことにより浮遊容量成分Cxによる遅れ量Dxに相
当するデータTを記憶するものである。すなわ
ち、タツチ電極T1を人体で触れない状態で、外
部スイツチ26を閉成すると、その出力VDDレベ
ル(論理値「1」)が遅延型フリツプフロツプ
(以降D−FFと称する)27のデイレイ端子Dに
入力され、D−FF27の出力Qはそのクロツク
端子CKに入力される制御パルスφ1に同期して少
なくとも制御パルスφ1の1周期の間、論理値
「1」となる。このD−FF27の出力Qがラツチ
25のクロツク端子CKに入力され、ラツチ25
はそのときのデータTをラツチする。したがつ
て、ラツチ25の出力Toffはタツチスイツチの
OFF時における遅れ量Dxとなる。
26 is an external switch provided in the watch case 15, and when the touch electrode T1 is not in contact with the human body, operating the external switch 26 corresponds to the delay amount Dx due to the stray capacitance component Cx. It stores data T. That is, when the external switch 26 is closed without touching the touch electrode T1 with the human body, the output V DD level (logical value "1") changes to the delay terminal of the delay flip-flop (hereinafter referred to as D-FF) 27. The output Q of the D-FF 27 becomes a logical value "1" for at least one period of the control pulse φ 1 in synchronization with the control pulse φ 1 input to the clock terminal CK. The output Q of this D-FF27 is input to the clock terminal CK of the latch 25, and the latch 25
latches the data T at that time. Therefore, the output Toff of the latch 25 is equal to that of the touch switch.
This is the delay amount Dx when OFF.

ラツチ25のデータToffは、加算回路28に
与えられ、加算回路28からG=Toff+Fなる
数値として出力される。ここで、データFは第6
図で詳述するデータセレクタ29から選択的に出
力されたデータであり、スイツチ感度を示す上述
の△Dもしくは△DMINである。加算回路28の出
力G=Toff+Fは、ラツチ24からデータTが
入力される減算回路30に供給される。減算回路
30はラツチ24から周期的に送られてくるデー
タから加算回路28の出力データGを減算するも
ので、その結果データをNとすると、N=T−G
<0のときには「0」、N=T−G>0のときに
は「1」となるキヤリー信号Cを出力するように
なつている。このキヤリー信号Cは制御パルス
φ1が夫々入力されているアンドゲート31,3
2のうち、アンドゲート31には直接、アンドゲ
ート32にはインバータ33を介して夫々ゲート
開閉信号として入力される。アンドゲート31の
出力はD−FF34,35のクリア端子CLRに
夫々与えられる。このD−FF34,35は2ビ
ツトのシフトレジスタを構成するもので、前段の
D−FF34のデイレイ端子DにはVDDレベルが入
力され、また、その出力Qは後段のD−FF35
のデイレイ端子Dに入力され、更に、D−FF3
5のクロツク端子CKにはアンドゲート32の出
力が夫々入力されている。そして、後段のD−
FF35の出力Yは、それが「0」のときにスイ
ツチOFF、「1」のときに「ON」とするスイツ
チ信号として出力される。
The data Toff of the latch 25 is applied to the adder circuit 28, and the adder circuit 28 outputs the value G=Toff+F. Here, data F is the sixth
This data is selectively output from the data selector 29, which will be explained in detail in the figure, and is the above-mentioned △D or △D MIN indicating the switch sensitivity. The output G=Toff+F of the adder circuit 28 is supplied to a subtracter circuit 30 to which data T is input from the latch 24. The subtraction circuit 30 subtracts the output data G of the addition circuit 28 from the data periodically sent from the latch 24. If the resulting data is N, then N=T-G.
A carry signal C is output which becomes "0" when <0, and becomes "1" when N=T-G>0. This carry signal C is supplied to the AND gates 31 and 3 to which the control pulse φ 1 is input, respectively.
2, the gate opening/closing signal is input directly to the AND gate 31 and to the AND gate 32 via the inverter 33, respectively. The output of the AND gate 31 is given to the clear terminal CLR of the D-FFs 34 and 35, respectively. These D-FFs 34 and 35 constitute a 2-bit shift register, and the V DD level is input to the delay terminal D of the D-FF 34 in the previous stage, and its output Q is input to the delay terminal D of the D-FF 34 in the subsequent stage.
is input to the delay terminal D of the
The outputs of the AND gates 32 are input to the clock terminals CK of the clocks 5 and 5, respectively. And the latter stage D-
The output Y of the FF 35 is output as a switch signal which turns the switch OFF when it is "0" and turns it "ON" when it is "1".

また、D−FF35の出力Qは、ラツチ36の
クロツク端子CKに入力される。このラツチ36
はラツチ24から送られるデータTをスイツチ信
号の立ち上がりに同期して記憶するようになつて
いる。したがつて、ラツチ36の出力Mは上述の
Dx+Dyに相当するデータとなる。このデータM
は除算回路37に供給される。この除算回路37
はデータMを定数Kを記憶する記憶回路38から
入力されるデータKで除算するもので、E=M/
Kすなわち、上述した△D=Dx+Dy/Kを実行
する。この結果データE=M/Kは、データセレ
クタ29および比較回路39に夫々供給される。
Further, the output Q of the D-FF 35 is input to the clock terminal CK of the latch 36. This latch 36
The data T sent from the latch 24 is stored in synchronization with the rising edge of the switch signal. Therefore, the output M of latch 36 is
The data is equivalent to Dx + Dy. This data M
is supplied to the division circuit 37. This division circuit 37
is to divide the data M by the data K input from the storage circuit 38 that stores the constant K, and E=M/
In other words, the above-mentioned ΔD=Dx+Dy/K is executed. The resultant data E=M/K is supplied to the data selector 29 and the comparison circuit 39, respectively.

比較回路39には記憶回路40からデータDMIN
が供給されている。このデータDMINは感度を示す
△Dの最小値であり、比較回路39は除算回路3
7からのデータEとデータDMINとを比較し、DMIN
≧EのときにはP=0、DMIN<EときにはP=1
となる信号Pを出力する。この信号PはD−FF
41のデイレイ端子4に入力される。D−FF4
1はそのクロツク端子CKに入力されるD−FF3
5出力の立ち上がり、すなわち、スイツチ信号
Yの立ち上がりに同期して信号Pを出力Qとして
データセレクタ29の入力端子INに与える。ま
た、D−FF41のクリア端子CLRにはD−FF2
7の出力Qが入力されている。データセレクタ2
9には記憶回路40からデータDMINが供給されて
いる。しかして、データセレクタ29の詳細は第
6図に示す如くとなつている。
The comparison circuit 39 receives data D MIN from the storage circuit 40.
is supplied. This data D MIN is the minimum value of △D indicating the sensitivity, and the comparator circuit 39 is connected to the divider circuit 3
Compare data E from 7 with data D MIN , and D MIN
P=0 when ≧E, P=1 when D MIN <E
A signal P is output as follows. This signal P is D-FF
It is input to the delay terminal 4 of 41. D-FF4
1 is D-FF3 input to its clock terminal CK
The signal P is applied to the input terminal IN of the data selector 29 as the output Q in synchronization with the rise of the 5 output, that is, the rise of the switch signal Y. In addition, D-FF2 is connected to the clear terminal CLR of D-FF41.
7 output Q is input. Data selector 2
9 is supplied with data D MIN from the memory circuit 40 . The details of the data selector 29 are as shown in FIG.

すなわち、データセレクタ29には、データE
が入力されるアンドゲート29−1とデータDMIN
が入力されるアンドゲート29−2とを有してい
る。そして、データセレクタ29に与えられるD
−FF41の出力Qは、アンドゲート29−1に
は直接、アンドゲート29−2にはインバータ2
9−3を介して夫々ゲート開閉信号として与えら
れている。したがつて、アンドゲート29−1,
29−2はD−FF41の出力Qに応じて択一的
に開成され、その出力はオアゲート29−4を介
してデータFとして出力される。
That is, the data selector 29 has data E.
AND gate 29-1 into which is input and data D MIN
and an AND gate 29-2 into which is input. Then, D given to the data selector 29
-The output Q of FF41 is directly sent to the AND gate 29-1, and the output Q of the FF41 is sent directly to the AND gate 29-2, and the output Q of the FF41 is sent directly to the AND gate 29-1,
9-3 as gate opening/closing signals. Therefore, and gate 29-1,
29-2 is selectively opened in response to the output Q of the D-FF 41, and its output is output as data F via the OR gate 29-4.

次に、上記実施例の動作を説明する。まず、タ
ツチ電極T1を人体で触れない状態で外部スイツ
チ26を操作し、ラツチ25に遅れ量Dxをあら
かじめ記憶させておく。このとき、データセレク
タ29の出力Fを制御するD−FF41は、外部
スイツチ26の操作でリセツトされ、その出力Q
は「0」となり、データセレクタ29ではアンド
ゲート29−2が開成され、データDMINがオアゲ
ート29−4を介して出力され、データFはDMIN
となつている。したがつて、減算回路30には加
算回路28の加算結果、G=Toff+F、すなわ
ち、G=Dx+DMINが供給される。この場合、減
算回路30に供給されるラツチ24のデータT
は、遅れ量Dxのデータであるから、その減算結
果は、 N=T−G =Dx−(Dx+DMIN) =−DMIN となり、Nは負の値となる。このため、キヤリー
信号CAは「1」となる。したがつて、D−FF3
4,35はアンドゲート32から出力される制御
パルスφ1に同期して夫々リセツトされ、後段の
D−FF35の出力Q、すなわちスイツチ信号Y
は「0」となり、スイツチOFFと判定される。
Next, the operation of the above embodiment will be explained. First, the external switch 26 is operated without touching the touch electrode T1 with the human body, and the delay amount Dx is stored in the latch 25 in advance. At this time, the D-FF 41 that controls the output F of the data selector 29 is reset by the operation of the external switch 26, and its output Q
becomes "0", AND gate 29-2 is opened in data selector 29, data D MIN is output via OR gate 29-4, and data F is D MIN
It is becoming. Therefore, the subtraction circuit 30 is supplied with the addition result of the addition circuit 28, G=Toff+F, that is, G=Dx+D MIN . In this case, the data T of the latch 24 supplied to the subtraction circuit 30
Since is the data of the delay amount Dx, the result of the subtraction is N=T-G=Dx-(Dx+ DMIN )=- DMIN , where N is a negative value. Therefore, the carry signal CA becomes "1". Therefore, D-FF3
4 and 35 are reset in synchronization with the control pulse φ 1 output from the AND gate 32, and the output Q of the D-FF 35 in the subsequent stage, that is, the switch signal Y
becomes "0", and it is determined that the switch is OFF.

この状態において、タツチ電極T1を人体で触
れると、減算回路30に供給されるラツチ24の
データTはDMIN以上に増大し、遅れ量Dx+Dyと
なる。したがつて、減算回路30の減算結果は、 N=T−G =Dx+Dy−(Dx+DMIN) =Dy−DMIN>0 となり、Nは正の値となる。このため、キヤリー
信号CAは「0」となり、アンドゲート30から
制御パルスφ1を出力させる。この制御パルスφ1
がD−FF34,35のクロツク端子CKに入力さ
れ、最初の制御パルスφ1でD−FF34の出力Q
が「1」となり、次の制御パルスφ1でD−FF3
4,35の出力Qが「1」となる。したがつて、
制御パルスφ1のこの周期にわたつてキヤリー信
号Cが「0」、換言すれば、タツチ電極T1を人体
で触れていたときに、スイツチ信号Yは「1」と
なり、スイツチONと判定される。すなわち、タ
ツチ電極T1を一定期間タツチしていると、ノイ
ズ等による誤動作を受けず、かつタツチ状態が安
定することになるので、この状態になつたときス
イツチONと判定する。
In this state, when the touch electrode T1 is touched by a human body, the data T of the latch 24 supplied to the subtraction circuit 30 increases to more than D MIN and becomes the delay amount Dx+Dy. Therefore, the subtraction result of the subtraction circuit 30 is N=T-G=Dx+Dy-(Dx+ DMIN )=Dy- DMIN >0, where N is a positive value. Therefore, the carry signal CA becomes "0", causing the AND gate 30 to output the control pulse φ 1 . This control pulse φ 1
is input to the clock terminal CK of D-FF34, 35, and the output Q of D-FF34 is inputted to the clock terminal CK of D-FF34, 35.
becomes "1", and the next control pulse φ1 causes D-FF3
The outputs Q of 4 and 35 become "1". Therefore,
During this period of the control pulse φ1 , the carry signal C is "0", in other words, when the touch electrode T1 is being touched by the human body, the switch signal Y becomes "1", and it is determined that the switch is ON. . That is, if the touch electrode T1 is touched for a certain period of time, there will be no malfunction due to noise or the like, and the touch state will become stable, so when this state is reached, it is determined that the switch is ON.

しかして、スイツチ信号Yの立ち上がりに同期
してラツチ36にはデータ(Dx+Dy)が記憶さ
れる。そして、ラツチ36の出力データMは、除
算回路37に送られ、定数Kにて除算される。こ
の結果データE=M/K、すなわちDx+Dy/K
は、比較回路39において、データDMINと比較さ
れる。この比較出力PはDMIN≧EのときP=0、
DMIN<EのときP=1となり、D−FF40のデ
イレイ端子Dに入力される。そして、D−FF4
1はD−FF35の出力の立ち上がり、すなわ
ちスイツチ信号Yの立ち上がりに同期してデイレ
イ端子Dに入力される比較出力Pを出力Qとして
データセレクタ29の入力端子INに与える。デ
ータセレクタ29は入力端子INに入力される信
号がIN=0のとき、アンドゲート29−2が開
成され、その出力データF=DMIN、IN=1のと
き、アンドゲート29−1が開成され、その出力
データF=Eとなる。
Thus, data (Dx+Dy) is stored in the latch 36 in synchronization with the rise of the switch signal Y. The output data M of the latch 36 is then sent to a division circuit 37 and divided by a constant K. This result data E=M/K, that is, Dx+Dy/K
is compared with data D MIN in comparison circuit 39 . This comparison output P is P=0 when D MIN ≧E,
When D MIN <E, P=1 and is input to the delay terminal D of the D-FF40. And D-FF4
1 applies the comparison output P input to the delay terminal D in synchronization with the rise of the output of the D-FF 35, that is, the rise of the switch signal Y, as an output Q to the input terminal IN of the data selector 29. In the data selector 29, when the signal input to the input terminal IN is IN=0, the AND gate 29-2 is opened, and when the output data F=D MIN and IN=1, the AND gate 29-1 is opened. , the output data F=E.

すなわち、DMIN≧Eのとき、F=DMIN、 DMIN<Eのとき、F=E となり、比較出力Pの内容に応じてデータDMIN
あるいはデータFを選択出力する。この場合、デ
ータFの選択動作は、スイツチ信号Yの立ち下が
りに同期して行なわれるので、タツチ電極T1
タツチしている間はデータFの内容は変化せず、
タツチ電極T1から指を離したときに変化する。
そして、データFは加算回路28でデータToff
と加算されて減算回路30に供給され、次にタツ
チ電極T1をタツチしたときの被減算データとな
る。
That is, when D MIN ≧E, F=D MIN , and when D MIN <E, F=E, and depending on the content of comparison output P, data D MIN ,
Alternatively, data F is selectively output. In this case, the selection operation of the data F is performed in synchronization with the fall of the switch signal Y, so the contents of the data F do not change while the touch electrode T1 is being touched.
It changes when you remove your finger from the touch electrode T1 .
Then, data F is sent to data Toff in the adder circuit 28.
is added and supplied to the subtraction circuit 30, and becomes the data to be subtracted when the touch electrode T1 is touched next.

このように、タツチ電極T1を1回タツチする
と、次のタツチのための新しい感度が求められ
る。そして、以降、タツチ電極T1をタツチする
毎に、環境雰囲気等に応じた適正な感度に変更さ
れる。
In this way, once the touch electrode T1 is touched, a new sensitivity is determined for the next touch. Thereafter, each time the touch electrode T1 is touched, the sensitivity is changed to an appropriate level according to the environmental atmosphere and the like.

一方、D−FF41のクリア端子CLRにはD−
FF27の出力Qが与えられているので、外部ス
イツチ26を閉成すると、D−FF41はクリア
される。このため、データセレクタ29の出力デ
ータFはF=DMINとなる。これによつて、環境雰
囲気等が急激に変化し、感度調整がそれに追従で
きなくなつた場合に、そのリセツトの役目が可能
となる。
On the other hand, the clear terminal CLR of D-FF41 has D-
Since the output Q of the FF 27 is given, when the external switch 26 is closed, the D-FF 41 is cleared. Therefore, the output data F of the data selector 29 becomes F=D MIN . This enables it to function as a reset when the environmental atmosphere or the like suddenly changes and the sensitivity adjustment cannot follow it.

次に、この発明の他の実施例について第7図乃
至第9図を参照して説明する。なお、第7図乃至
第9図において、第2図乃至第4図に示すものと
同一のものは同一符号をもつて示し、その説明を
省略する。本実施例が上記実施例と異なるところ
は、複数のタツチ電極を配設した点である。この
ため、本実施例では各タツチ電極を時分割に指定
し、各タツチ電極に対するスイツチON、OFFを
順次検出するようにしている。この場合、各タツ
チ電極の仕様を同一のものとすれば、各タツチ電
極に対応して得られる接触容量成分も同一である
から、全てのタツチ電極に対して同一の感度すな
わち、△Dを設定すればよいことになる。また、
複数のタツチ電極を配設すると、二以上のタツチ
電極に同時に人体が触れた場合に問題が生じる。
この場合、本実施では各タツチ電極に対応する接
触容量成分を検出し、その最大の接触容量成分に
対応するタツチスイツチのみをONさせる構成と
なつている。すなわち、タツチすべき所望のタツ
チ電極以外にこれに隣り合う他のタツチ電極にも
指先が触れてしまつたような場合においては、人
体とタツチ電極との接触面積の相異となり、タツ
チすべき所望のタツチ電極と誤つてタツチした他
のタツチ電極との接触容量成分は前者の方が後者
の方よりも大きいはずである。そのため、タツチ
した各タツチ電極の接触容量成分の大小を比較
し、その値が最も大きい接触容量成分を検出し、
これに対応するタツチスイツチのみをONさせる
ものとすれば、同時タツチによるスイツチ入力の
誤動作を防止できるものである。
Next, another embodiment of the present invention will be described with reference to FIGS. 7 to 9. In FIGS. 7 to 9, the same parts as those shown in FIGS. 2 to 4 are denoted by the same reference numerals, and the explanation thereof will be omitted. This embodiment differs from the above embodiments in that a plurality of touch electrodes are provided. For this reason, in this embodiment, each touch electrode is specified in a time-division manner, and the ON and OFF states of the switches for each touch electrode are sequentially detected. In this case, if the specifications of each touch electrode are the same, the contact capacitance components obtained corresponding to each touch electrode are also the same, so the same sensitivity, that is, △D, is set for all touch electrodes. It would be a good thing to do. Also,
Providing multiple touch electrodes creates a problem if the human body touches two or more touch electrodes at the same time.
In this case, in this embodiment, the contact capacitance component corresponding to each touch electrode is detected, and only the touch switch corresponding to the maximum contact capacitance component is turned on. In other words, if the fingertip touches not only the desired touch electrode but also adjacent touch electrodes, there will be a difference in the contact area between the human body and the touch electrode, and the fingertip will not touch the desired touch electrode. The contact capacitance component between the touch electrode and the other touch electrode that was accidentally touched should be larger than the latter. Therefore, the magnitude of the contact capacitance component of each touched electrode is compared, and the contact capacitance component with the largest value is detected.
If only the corresponding touch switch is turned on, it is possible to prevent malfunction of switch input due to simultaneous touches.

以下、本実施例の具体的構成を第7図乃至第9
図を参照して説明する第7図は本実施例のセンス
回路を示している。符号42は後述するスイツチ
指定コードWをデコードするデコーダであり、こ
のデコーダ42はスイツチ指定コードWにしたが
つて夫々位相のずれたタイミング信号t1〜toを出
力する。このタイミング信号t1〜toは対応するト
ランスミツシヨンゲートG1〜Goのゲート電極に
与えられ、当該ゲートのON、OFF動作を制御す
る。このトランスミツシヨンゲートG1〜Goは、
接合された一対のP−MOSおよびN−MOSとを
有し、対応するタイミング信号t1〜toが一方の
MOSには直接、他方のMOSにはインバータを介
して入力される構成となつており、対応するタイ
ミング信号t1〜toがVDDレベルのときにON、VSS
レベルのときにOFFされる。このトランスミツ
シヨンゲートG1〜Goは対応するタツチ電極T1
Toに接続されると共に、CMOSインバータ11,
17の接続点に接続されている。したがつて、各
トランスミツシヨンゲートG1〜Goは、対応する
タツチ電極T1〜Toをインバータ17の入力側に
時分割に接続させる。
The specific configuration of this embodiment is shown in FIGS. 7 to 9 below.
FIG. 7, which will be explained with reference to the drawings, shows the sense circuit of this embodiment. Reference numeral 42 denotes a decoder for decoding a switch designation code W, which will be described later, and this decoder 42 outputs timing signals t 1 to t o whose phases are shifted from each other according to the switch designation code W. The timing signals t 1 to t o are applied to the gate electrodes of the corresponding transmission gates G 1 to G o to control ON/OFF operations of the gates. This transmission gate G 1 ~ G o is
It has a pair of P-MOS and N-MOS connected together, and the corresponding timing signals t 1 to t o are applied to one side.
It is configured to be input directly to the MOS and via an inverter to the other MOS, and is ON when the corresponding timing signal t 1 to t o is at the V DD level, and V SS
It is turned OFF when the level is reached. This transmission gate G 1 ~ G o corresponds to the touch electrode T 1 ~
CMOS inverter 11,
It is connected to 17 connection points. Therefore, each transmission gate G 1 -G o connects a corresponding touch electrode T 1 -T o to the input side of the inverter 17 in a time-sharing manner.

次に、第8図を参照して他の回路構成について
説明する。符号43クロツク発生器であり、第8
図に示す制御パルスφA,φB,φ1〜φ4のほかパル
ス幅カウント信号fcを作成出力する。なお、制御
パルスφAはタツチ電極T1〜Toを1通り指定する
周期で出力され、また、制御パルスφ1は制御パ
ルスφAの周期の1/n倍、すなわち、タツチ電
極T1〜Toを1つ指定する周期で出力される信号
である。
Next, another circuit configuration will be explained with reference to FIG. 43 clock generator, and the eighth
In addition to the control pulses φ A , φ B , φ 1 to φ 4 shown in the figure, a pulse width count signal fc is generated and output. Note that the control pulse φ A is output at a cycle that specifies one touch electrode T 1 to T o , and the control pulse φ 1 is output at a cycle that is 1/n times the cycle of the control pulse φ A , that is, the touch electrode T 1 to T o. This is a signal that is output at a period that specifies one T o .

センス回路44は第7図に示す如く構成されて
なるもので、N進カウンタ45からスイツチ指定
コードWが入力されている。このN進カウンタ4
5は上記スイツチ指定コードWを生成出力するも
ので、制御パルスφ1を計数し、その計数値デー
タをタツチ電極T1〜Toを順次指定する為のスイ
ツチ指定コードとして出力する。このスイツチ指
定コードWはRAM(ランダム・アクセス・メモ
リ)46のアドレス入力端子ADにアドレス指定
データとして与えられる。
The sense circuit 44 is constructed as shown in FIG. 7, and receives a switch designation code W from an N-ary counter 45. This N-ary counter 4
Reference numeral 5 generates and outputs the switch designation code W, which counts the control pulses φ 1 and outputs the counted value data as a switch designation code for sequentially designating the touch electrodes T 1 to T o . This switch designation code W is applied to an address input terminal AD of a RAM (random access memory) 46 as address designation data.

RAM46は各タツチ電極T1〜Toに対応するN
個の記憶領域を有し、タツチ電極T1〜Toの浮遊
容量成分Cxによる遅れ量Dxを、対応する各記憶
領域に記憶するもので、そのデータ入力端子
DATAにはラツチ24の出力データT、すなわ
ち、被判定信号Xのパルス幅を制御パルスfcで計
数して得られた浮遊容量成分Cxによる遅れ量Dx
がスイツチ指定コードWに同期して順次供給され
ている。また、RAM46にはD−FF27の出力
Qが読出し/書込み指定信号としてその入力端子
R/Wに与えられている。このRAM46はD−
FF27の出力がVDDレベル、すなわち「1」のと
きに書込みの指定を受け、また、「0」のときに
読出しの指定を受けるようになつている。そし
て、D−FF27のクロツク入力端子CKには、制
御パルスφAが入力されている。したがつて、D
−FF27は外部スイツチ26を開成したときに
その出力Qが制御パルスφAに同期して変わるの
で、少なくともRAM46の各アドレスを一通り
アクセスする間、RAM46は書込みあるいは読
出しの指定を受ける。
The RAM 46 has N corresponding to each touch electrode T 1 to T o.
It has memory areas of
DATA is the output data T of the latch 24, that is, the delay amount Dx due to the stray capacitance component Cx obtained by counting the pulse width of the signal to be determined X using the control pulse fc.
are sequentially supplied in synchronization with the switch designation code W. Further, the output Q of the D-FF 27 is applied to the input terminal R/W of the RAM 46 as a read/write designation signal. This RAM46 is D-
When the output of the FF 27 is at the V DD level, that is, "1", a write designation is received, and when the output is "0", a read designation is received. A control pulse φ A is input to the clock input terminal CK of the D-FF 27 . Therefore, D
Since the output Q of the -FF 27 changes in synchronization with the control pulse φ A when the external switch 26 is opened, the RAM 46 is designated for writing or reading while at least one address of the RAM 46 is accessed once.

RAM46の出力端子OUTからはアドレス指定
に伴つて各記憶領域に記憶されている遅れ量Dx
のデータToffが順次読出され、加算回路28に
供給される。
From the output terminal OUT of the RAM 46, the delay amount Dx stored in each storage area according to address specification is output.
The data Toff are sequentially read out and supplied to the adder circuit 28.

減算回路30から出力されるキヤリー信号Cは
インバータ47によつて反転されたのち、制御パ
ルスφ4が入力されているアンドゲート48にゲ
ート開閉信号として与えられる。このアンドゲー
ト48はN個のタツチ電極T1〜TNのうち一つで
もタツチしたときにはキヤリー信号Cが「0」、
インバータ47の出力が「1」となるので制御パ
ルスφ4を出力し、SR型フリツプフロツプ(以降、
SR−FFと称する)49のセツト入力端子Sに与
える。このSR−FF49はそのリセツト入力端子
Rに入力される制御パルスφAに同期してリセツ
トされる。すなわち、各タツチ電極T1〜Toを1
通り指定する時間毎にリセツトされる。そして、
SR−FF49はその出力Qをアンドゲート32
に、また出力をアンドゲート31に夫々ゲート
開閉信号として与える。アンドゲート31,32
には夫々制御パルスφBが入力されており、この
制御パルスφBはD−FF34,35に対して出力
される信号である。
The carry signal C output from the subtraction circuit 30 is inverted by an inverter 47 and then applied as a gate opening/closing signal to an AND gate 48 to which the control pulse φ 4 is input. This AND gate 48 outputs a carry signal C of "0" when any one of the N touch electrodes T 1 to T N is touched.
Since the output of the inverter 47 becomes "1", the control pulse φ4 is output and the SR type flip-flop (hereinafter referred to as
49 (referred to as SR-FF). This SR-FF 49 is reset in synchronization with the control pulse φ A input to its reset input terminal R. That is, each touch electrode T 1 to T o is 1
It is reset at each specified time. and,
SR-FF49 connects its output Q to AND gate 32
In addition, the outputs are given to the AND gate 31 as gate opening/closing signals, respectively. And gate 31, 32
A control pulse φ B is input to each of the D-FFs 34 and 35, and this control pulse φ B is a signal output to the D-FFs 34 and 35.

D−FF35の出力Qはデコーダ50に与えら
れる。このデコーダ50にはN進カウンタ45か
らスイツチ指定コードWがラツチ51を介して供
給されている。このデコーダ50はスイツチ指定
コードWをデコードして各タツチ電極T1〜Tnに
対応する出力端子d1〜doを択一的に選択し、D−
FF35の出力Qを当該指定出力端子からスイツ
チ信号Y1〜Yoとして出力する。
The output Q of the D-FF 35 is given to the decoder 50. A switch designation code W is supplied to this decoder 50 from an N-ary counter 45 via a latch 51. This decoder 50 decodes the switch designation code W and selectively selects the output terminals d 1 to d o corresponding to each touch electrode T 1 to Tn, and
The output Q of the FF 35 is outputted from the designated output terminal as switch signals Y 1 to Yo .

次に、タツチ電極T1〜Toのうち二以上のタツ
チ電極をタツチした場合に、その最大接触容量成
分を検出する回路構成について説明する。この回
路では、ラツチ電極24の出力データTが比較回
路52に供給されている。この比較回路52には
ラツチ24の出力データTが入力されているラツ
チ53から被比較データNが供給されている。こ
のラツチ53は複数のタツチ電極を同時にタツチ
した際に順次送られてくるデータTのうち現時点
で最大なデータTを記憶するもので、そのクリア
端子CLRに制御パルスφAが入力される毎にクリ
アされる。また、比較回路52は被比較データ
T、Nの大小を比較し、その結果、T≧Nのとき
e=1、T<Nのときにe=0となる信号eを出
力する。この信号eはアンドゲート54に与えら
れる。このアンドゲート54には、アンドゲート
48から出力される制御パルスφAとD−FF35
の出力も夫々与えられている。このアンドゲー
ト54の出力はラツチ53のクロツク端子CKに
入力され、そのときのデータTをラツチ53に記
憶させる。また、アンドゲート54の出力はN進
カウンタ45からスイツチ指定コードWが入力さ
れているラツチ51のクロツク端子CKに与えら
れ、そのときのスイツチ指定コードWを記憶させ
る。
Next, a circuit configuration for detecting the maximum contact capacitance component when two or more of the touch electrodes T 1 to T o are touched will be described. In this circuit, output data T of the latch electrode 24 is supplied to a comparison circuit 52. The comparison circuit 52 is supplied with data to be compared N from a latch 53 to which the output data T of the latch 24 is input. This latch 53 stores the current maximum data T among the data T sent sequentially when multiple touch electrodes are touched at the same time, and each time a control pulse φ A is input to its clear terminal CLR. cleared. Further, the comparison circuit 52 compares the compared data T and N, and as a result outputs a signal e such that e=1 when T≧N and e=0 when T<N. This signal e is applied to an AND gate 54. This AND gate 54 receives the control pulse φ A output from the AND gate 48 and the D-FF35.
The outputs of are also given respectively. The output of the AND gate 54 is input to the clock terminal CK of the latch 53, and the data T at that time is stored in the latch 53. Further, the output of the AND gate 54 is applied to the clock terminal CK of the latch 51 to which the switch designation code W is inputted from the N-ary counter 45, and the switch designation code W at that time is stored.

次に、上記実施例の動作について説明する。ま
ず、浮遊容量成分Cxの影響による被判定信号X
の遅れ量Dxを各タツチ電極T1〜To毎にRAM4
6に記憶させる場合の動作について説明する。N
進カウンタ45は制御パルスφ1を計数してスイ
ツチ指定コードWを出力し、センス回路44およ
びRAM46に夫々供給する。このスイツチ指定
コードWがセンス回路44に入力されると、デコ
ーダ42からは位相のずれたタイミング信号t1
toが順次出力される。このため、各トランスミツ
シヨンゲートG1〜Goはタイミング信号t1〜toにし
たがつて順次ONし、各タツチ電極T1〜Toを単
一のインバータ17に時分割に接続する。このた
め、アンドゲート19からは各タツチ電極T1
Toに対応する被判定信号Xがスイツチ指定コー
ドWに同期して順次出力される。この被判定信号
Xはそのパルス幅が浮遊容量成分の遅れ量Dxに
対応した信号で、そのパルス幅はカウンタ23で
デジタル値に変換され、RAM46のデータ入力
端子DATAに供給される。いま、外部スイツチ
26をONすると、D−FF27の出力Qは制御パ
ルスφAに同期して「1」となり、各タツチ電極
T1〜Toを1通りアクセスする間、RAM46を書
込みモードに設定する。このためスイツチ指定コ
ードWで順次アドレス指定されるRAM46の各
記憶領域には、対応するタツチ電極T1〜Toの遅
れ量Dxが順次記憶される。
Next, the operation of the above embodiment will be explained. First, the signal to be determined X due to the influence of the stray capacitance component Cx
The delay amount Dx for each touch electrode T 1 to T o is stored in RAM 4.
6 will be described. N
Advance counter 45 counts control pulses φ 1 and outputs switch designation code W, which is supplied to sense circuit 44 and RAM 46, respectively. When this switch designation code W is input to the sense circuit 44, the decoder 42 outputs timing signals t 1 -
t o is output sequentially. Therefore, each transmission gate G 1 -G o is sequentially turned on according to the timing signal t 1 -t o , and each touch electrode T 1 -T o is connected to a single inverter 17 in a time-division manner. Therefore, from the AND gate 19, each touch electrode T 1 ~
The determined signal X corresponding to T o is sequentially output in synchronization with the switch designation code W. This determined signal X is a signal whose pulse width corresponds to the delay amount Dx of the stray capacitance component, and the pulse width is converted into a digital value by the counter 23 and supplied to the data input terminal DATA of the RAM 46. Now, when the external switch 26 is turned on, the output Q of the D-FF 27 becomes "1" in synchronization with the control pulse φ A , and each touch electrode
The RAM 46 is set to write mode while accessing T 1 to T o once. Therefore, in each memory area of the RAM 46 that is sequentially addressed by the switch designation code W, the delay amount Dx of the corresponding touch electrodes T 1 to T o is sequentially stored.

次に、外部スイツチ26をOFFすると、D−
FF27の出力Qは「0」となり、RAM46は読
出しモードに設定され、スイツチ指定コードWに
したがつて各タツチ電極T1〜Toに対応する遅れ
量DxがデータToffは加算回路28でデータセレ
クタ29の出力データFと加算され、その結果デ
ータGが減算回路30に供給される。したがつ
て、減算回路30からは上記実施例と同様、タツ
チ電極T1〜Toがタツチされたとき「0」、タツチ
されないとき「1」となるキヤリー信号Cを各タ
ツチ電極毎に出力する。このキヤリー信号Cはイ
ンバータ47で反転されてアンドゲート48に供
給されるので、スイツチ指定コードWで指示され
るタツチ電極にタツチしたときには、アンドゲー
ト48から制御パルスφ4が出力され、D−FF4
9はセツトされる。また、タツチしなければ、制
御パルスφAによつてリセツトされる。したがつ
て、制御パルスφAの周期を1サイクルとすれば、
2サイクル続けてタツチした場合に、D−FF3
5の出力Qは「1」となり、1サイクルでも何れ
のタツチ電極にタツチしていない場合には、D−
FF35の出力は「0」となる。この出力Qはデ
コーダ50からタツチ電極T1〜Toに対応するス
イツチ信号Y1〜Yoとして出力され、ON、OFF
の判定に用いられる。
Next, when the external switch 26 is turned off, D-
The output Q of the FF 27 becomes "0", the RAM 46 is set to read mode, and according to the switch designation code W, the delay amount Dx corresponding to each touch electrode T 1 to T o is transferred to the data Toff by the data selector in the adder circuit 28. 29, and the resulting data G is supplied to the subtraction circuit 30. Therefore, the subtraction circuit 30 outputs a carry signal C for each touch electrode, which is "0" when the touch electrodes T 1 to T o are touched, and "1" when they are not touched, as in the above embodiment. . This carry signal C is inverted by the inverter 47 and supplied to the AND gate 48, so when the touch electrode specified by the switch designation code W is touched, the control pulse φ4 is output from the AND gate 48, and the D-FF4
9 is set. Moreover, if it is not touched, it is reset by the control pulse φA . Therefore, if the period of the control pulse φ A is one cycle,
If you touch it for 2 cycles in a row, D-FF3
The output Q of 5 becomes "1", and if no touch electrode is touched in one cycle, D-
The output of FF35 becomes "0". This output Q is output from the decoder 50 as switch signals Y 1 to Y o corresponding to the touch electrodes T 1 to T o , and is turned ON and OFF.
It is used for the determination of

一方、各タツチ電極T1〜Toのうち二以上のタ
ツチ電極を同時にタツチしたときには、次の如く
動作する。すなわち、比較回路52は被比較デー
タT、Nの大小を比較する。最初はラツチ53の
内容はクリアされているので、T≧Nとなつて出
力eは「1」となる。この時点でD−FF35の
出力は「1」であるから、タツチされている二
以上のタツチ電極のうちセンス回路44が最初の
タツチ電極をセンスすると、アンドゲート54か
ら制御パルスφ4が出力される。この制御パルス
φ4がラツチ51,53のクロツク端子CKに供給
されると、そのときのデータTがラツチ53に記
憶され、また、そのタツチ電極を指定するスイツ
チ指定コードWがラツチ51に記憶される。次
に、センス回路44が次のタツチ電極をセンスす
ると、当該タツチ電極のデータTが比較回路5
2、ラツチ53に供給される。このとき、ラツチ
53には前回センスしたタツチ電極のデータNが
記憶されているので、比較回路52は今回センス
したタツチ電極のデータTと前回センスしたタツ
チ電極のデータNとを比較する。いま、T≧N、
すなわち、今回のデータTが前回のデータN以上
であるときには、ラツチ53には今回のデータT
が記憶され、また、ラツチ51には今回センスし
たタツチ電極のスイツチ指定コードWが記憶さ
れ、夫々更新される。一方、T<N、すなわち、
今回のデータTが前回のデータNよりも小さいと
きには、ラツチ53には前回のデータN、ラツチ
51には前回のスイツチ指定コードWがそのまま
記憶保持される。このようにして、各タツチ電極
を1通りセンスすると、ラツチ53にはタツチさ
れている二以上のタツチ電極のうち接触容量成分
が最大なデータTが記憶され、また、ラツチ51
には当該タツチ電極のスイツチ指定コードWが記
憶される。しかして、当該タツチ電極を2サイク
ル(制御パルスφAの2周期分)タツチしている
と、D−FF35の出力Qは「1」となる。この
ときのラツチ51,53には2サイクル目におけ
る最大データTのスイツチ指定コードWとそのデ
ータTが記憶されている。そして、デコーダ50
はD−FF35の出力Qが「1」となると、各ス
イツチ信号Y1〜Yoのうちラツチ51から出力さ
れるスイツチ指定コードWで指定されるスイツチ
信号が「1」となる。したがつて、接触容量成分
が最大であつたタツチ電極のスイツチのみがON
となる。一方、D−FF35の出力Qが「1」と
なると、そのが「0」となり、アンドゲート5
4を閉成するので、2サイクル以降では上述の最
大値検出動作は行なわれない。
On the other hand, when two or more of the touch electrodes T 1 to T o are touched at the same time, the operation is as follows. That is, the comparison circuit 52 compares the compared data T and N. Initially, the contents of the latch 53 are cleared, so T≧N and the output e becomes "1". At this point, the output of the D-FF 35 is "1", so when the sense circuit 44 senses the first touch electrode among the two or more touched electrodes, the AND gate 54 outputs the control pulse φ 4 . Ru. When this control pulse φ 4 is supplied to the clock terminals CK of the latches 51 and 53, the data T at that time is stored in the latch 53, and the switch designation code W that designates the touch electrode is stored in the latch 51. Ru. Next, when the sense circuit 44 senses the next touch electrode, the data T of the touch electrode is transferred to the comparison circuit 44.
2, supplied to latch 53; At this time, since the data N of the touch electrode sensed last time is stored in the latch 53, the comparator circuit 52 compares the data T of the touch electrode sensed this time with the data N of the touch electrode sensed last time. Now, T≧N,
That is, when the current data T is greater than or equal to the previous data N, the latch 53 holds the current data T.
is stored in the latch 51, and the switch designation code W of the touch electrode sensed this time is stored in the latch 51 and updated respectively. On the other hand, T<N, that is,
When the current data T is smaller than the previous data N, the previous data N is stored in the latch 53 and the previous switch designation code W is stored in the latch 51 as is. In this way, when each touch electrode is sensed once, data T having the largest contact capacitance component among the two or more touched electrodes is stored in the latch 53.
The switch designation code W of the touch electrode is stored in . Therefore, when the touch electrode is touched for two cycles (two cycles of the control pulse φ A ), the output Q of the D-FF 35 becomes "1". At this time, the switch designation code W of the maximum data T in the second cycle and its data T are stored in the latches 51 and 53. And decoder 50
When the output Q of the D-FF 35 becomes "1", the switch signal specified by the switch designation code W output from the latch 51 among the switch signals Y1 to Yo becomes "1". Therefore, only the switch of the touch electrode with the largest contact capacitance component is turned on.
becomes. On the other hand, when the output Q of D-FF35 becomes "1", it becomes "0" and the AND gate 5
4 is closed, the above-mentioned maximum value detection operation is not performed from the second cycle onward.

しかして、D−FF35の出力Qが「1」とな
ると、ラツチ53の内容は、ラツチ36に読込ま
れ、除算回路37に送られる。このため、上記実
施例と同様に、除算結果データEとデータDMIN
の大小比較の結果、大きい方のデータがデータセ
レクタ29から感度データFとして出力され、次
にタツチのための感度として加算回路28に供給
される。
When the output Q of the D-FF 35 becomes "1", the contents of the latch 53 are read into the latch 36 and sent to the division circuit 37. Therefore, as in the above embodiment, as a result of the comparison between the division result data E and the data D MIN , the larger data is outputted from the data selector 29 as the sensitivity data F, and then added as the sensitivity for touch. is supplied to circuit 28.

なお、上記各実施例は、感度△Dを求めるのに
△D=Dx+Dy/kを採用したが、△D=Dx+
Dy−Kであつてもよく、また△D=Dy/K、△
D=Dy−Kであつてもよい。
In addition, in each of the above embodiments, △D=Dx+Dy/k was used to obtain the sensitivity △D, but △D=Dx+
It may be Dy−K, or △D=Dy/K, △
D=Dy-K may also be true.

また、上記実施例はカリキユレータウオツチに
適用したが小型電子式計算機等にも適用可能であ
る。
Further, although the above embodiment was applied to a calculator watch, it can also be applied to a small electronic calculator or the like.

この発明は以上詳細に説明したように、タツチ
電極T1と、このタツチ電極にパルス信号を供給
するパルス信号供給手段11,12,13,1
4,Aと、前記タツチ電極にタツチがなされた際
に前記パルス信号の遅延信号を出力する遅延信号
出力手段17,18,19と、この遅延信号出力
手段から出力される遅延信号の遅延量をクロツク
信号を計数することにより計数データとして得る
計数手段22,23,24と、基準計数値を記憶
する基準計数値記憶手段25,28,29と、前
記計数手段で得られた計数値データと前記基準計
数値記憶手段に記憶された基準値とを比較する比
較手段30と、この比較手段により前記計数値デ
ータが前記基準計数値より大きいと判断された際
に前記タツチ電極のスイツチ信号を出力するスイ
ツチ信号出力手段31,32,33,34,35
と、このスイツチ信号出力手段からスイツチ信号
が出力された際に前記計数手段で得られた計数値
データを予め定められた定数を用いて演算すると
共に、演算された値を前記基準計数値記憶手段に
新たな基準計数値として記憶させる演算手段3
6,37,38,41とを具備したから、タツチ
電極をタツチする毎に、環境、雰囲気、タツチ電
極の表面状態、タツチする人の皮膚の状態等に応
じた基準容量成分、すなわちスイツチ感度が求め
られる。したがつて、感度が良くなりすぎること
によるノイズ等の誤動作を防止でき、また、感度
が悪すぎることによつてタツチしてもONしない
という誤動作を防止できる。
As described in detail above, the present invention includes a touch electrode T1 and pulse signal supply means 11, 12, 13, 1 for supplying pulse signals to the touch electrode.
4, A, delay signal output means 17, 18, 19 for outputting a delayed signal of the pulse signal when the touch electrode is touched, and a delay amount of the delay signal output from the delay signal output means. Counting means 22, 23, 24 obtain count data by counting clock signals, reference count storage means 25, 28, 29 for storing reference count values, and count value data obtained by the counting means and the Comparing means 30 for comparing the reference value stored in the reference counted value storage means, and outputting a switch signal for the touch electrode when the comparing means determines that the counted value data is larger than the reference counted value. Switch signal output means 31, 32, 33, 34, 35
Then, when the switch signal is output from the switch signal output means, the count value data obtained by the counting means is calculated using a predetermined constant, and the calculated value is stored in the reference count value storage means. calculation means 3 for storing as a new reference count value in
6, 37, 38, and 41, each time you touch the touch electrode, the reference capacitance component, that is, the switch sensitivity, changes depending on the environment, atmosphere, surface condition of the touch electrode, skin condition of the person touching it, etc. Desired. Therefore, it is possible to prevent malfunctions due to noise or the like due to too high sensitivity, and it is also possible to prevent malfunctions such as not turning on even when touched due to too low sensitivity.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のタツチスイツチ装置を示す回路
構成図、第2図乃至第6図はこの発明の一実施例
を示し、第2図はセンス回路を示す回路構成図、
第3図はセンス回路の動作を示す各種信号の出力
波形図、第4図は全体の回路構成を示すブロツク
図、第5図は第4図に示すクロツク発生器の出力
波形図、第6図は第4図に示すデータセレクタの
回路構成図、第7図乃至第9図はこの発明の他の
実施例を示し、第7図はセンス回路を示す回路構
成図、第8図は全体の回路構成を示すブロツク
図、第9図は第8図に示すクロツク発生器の出力
波形図である。 T1〜To……タツチ電極、21……センス回路、
23……カウンタ、28……加算回路、29……
データセレクタ、30……減算回路、34,35
……D−FF、37……除算回路。
FIG. 1 is a circuit configuration diagram showing a conventional touch switch device, FIGS. 2 to 6 show an embodiment of the present invention, and FIG. 2 is a circuit configuration diagram showing a sense circuit.
Figure 3 is an output waveform diagram of various signals showing the operation of the sense circuit, Figure 4 is a block diagram showing the overall circuit configuration, Figure 5 is an output waveform diagram of the clock generator shown in Figure 4, and Figure 6. is a circuit configuration diagram of the data selector shown in FIG. 4, FIGS. 7 to 9 show other embodiments of the present invention, FIG. 7 is a circuit configuration diagram showing a sense circuit, and FIG. 8 is a circuit diagram of the entire circuit. FIG. 9, a block diagram showing the configuration, is an output waveform diagram of the clock generator shown in FIG. 8. T 1 ~T o ...touch electrode, 21... sense circuit,
23...Counter, 28...Addition circuit, 29...
Data selector, 30... Subtraction circuit, 34, 35
...D-FF, 37...Division circuit.

Claims (1)

【特許請求の範囲】 1 タツチ電極と、 このタツチ電極にパルス信号を供給するパルス
信号供給手段と、 前記タツチ電極にタツチがなされた際に前記パ
ルス信号の遅延信号を出力する遅延信号出力手段
と、 この遅延信号出力手段から出力される遅延信号
の遅延量をクロツク信号を計数することにより計
数値データとして得る計数手段と、 基準計数値を記憶する基準計数値記憶手段と、 前記計数手段で得られた計数値データと前記基
準計数値記憶手段に記憶された基準計数値とを比
較する比較手段と、 この比較手段により前記計数値データが前記基
準計数値より大きいと判断された際に前記タツチ
電極のスイツチ信号を出力するスイツチ信号出力
手段と、 このスイツチ信号出力手段からスイツチ信号が
出力された際に前記計数手段で得られた計数値デ
ータを予め定められた定数を用いて演算すると共
に、演算された値を前記基準計数値記憶手段に新
たな基準計数値として記憶させる演算手段と、 を具備したことを特徴とするタツチスイツチ装
置。
[Scope of Claims] 1. A touch electrode, a pulse signal supply means for supplying a pulse signal to the touch electrode, and a delayed signal output means for outputting a delayed signal of the pulse signal when the touch electrode is touched. , a counting means for obtaining the delay amount of the delayed signal outputted from the delayed signal output means as count value data by counting the clock signal; a reference count value storage means for storing a reference count value; and a reference count value storage means for storing a reference count value; a comparison means for comparing the counted value data stored in the reference counted value storage means with a reference counted value stored in the reference counted value storage means; a switch signal output means for outputting an electrode switch signal; and when the switch signal is output from the switch signal output means, the count value data obtained by the counting means is calculated using a predetermined constant; A touch switch device comprising: arithmetic means for storing the calculated value in the reference count value storage means as a new reference count value.
JP18411981A 1981-11-17 1981-11-17 touch switch device Granted JPS5885635A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18411981A JPS5885635A (en) 1981-11-17 1981-11-17 touch switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18411981A JPS5885635A (en) 1981-11-17 1981-11-17 touch switch device

Publications (2)

Publication Number Publication Date
JPS5885635A JPS5885635A (en) 1983-05-23
JPH0226826B2 true JPH0226826B2 (en) 1990-06-13

Family

ID=16147704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18411981A Granted JPS5885635A (en) 1981-11-17 1981-11-17 touch switch device

Country Status (1)

Country Link
JP (1) JPS5885635A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012017882A (en) * 2010-07-06 2012-01-26 Sharp Corp Cooker

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4527832Y1 (en) * 1966-05-02 1970-10-27

Also Published As

Publication number Publication date
JPS5885635A (en) 1983-05-23

Similar Documents

Publication Publication Date Title
US4105902A (en) Touch sensitive input for electronic wristwatch and/or electronic calculator
US3983690A (en) Digital timepiece having chronometric display
JPH0310916B2 (en)
US4468131A (en) Electronic watch having a non-moving means of control
US4157588A (en) Miniature type electronic device
JPS5951177B2 (en) Auto clear signal generation circuit
US20050113940A1 (en) Interactive switching device for a portable electronic apparatus
JPH025056B2 (en)
US4160923A (en) Touch sensitive electronic switching circuit for electronic wristwatches
JPH0459727B2 (en)
JPS6226604B2 (en)
JPH0226826B2 (en)
US4251739A (en) IC Input circuitry
JPH0648299B2 (en) Rotating switch for electronic clock
GB1601863A (en) Portable electronic device and input circuit therefor
JPS5928013B2 (en) touch switch device
JPH021407B2 (en)
EP0217283B1 (en) Key circuit
JPH0226827B2 (en)
GB2068602A (en) Electronic alarm timepiece
GB1573408A (en) Electronic timepieces
US4551716A (en) Display control for electronic calculator
JP5028824B2 (en) Capacitance detection type switch device and wristwatch provided with the same
JPS5885637A (en) Touch switching device
JP2010020566A (en) Electronic apparatus, electronic apparatus control program and electronic apparatus control method