JPH0226826B2

JPH0226826B2 -

Info

Publication number: JPH0226826B2
Application number: JP56184119A
Authority: JP
Inventors: Hiroyuki Suetaka
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-11-17
Filing date: 1981-11-17
Publication date: 1990-06-13
Also published as: JPS5885635A

Description

【発明の詳細な説明】この発明は、電子式腕時計、小型電子式計算機
などの外部入力手段として用いられるタツチスイ
ツチ装置に関する。

最近、電子式腕時計に計算機を組込んだ所謂カ
ルキユレータウオツチが種々開発されている。こ
のカルキユレータウオツチには、数値、計算命令
を入力するために押釦式のテンキー、フアンクシ
ヨンキーを備えたものである。しかし、腕時計に
押釦式のキーを備えると、外観的に時計としての
イメージが損なわれ、単に計算機を腕に装着して
いるような印象を与える。

そこで、テンキー、フアンクシヨンキーを所謂
タツチスイツチで構成することが考えられてい
る。

すなわち、タツチスイツチは第１図に示す如
く、時計の表示部保護ガラス（絶縁基板）１の上
面に、一対の透明タツチ電極２Ａ，２Ｂを配設
し、そして、一方のタツチ電極２Ａを高電位V_DD
（たとえば、０ボルト、論理値“１”）側に接続
し、また、他方のタツチ電極２Ｂを入力インピー
ダンスの高いCMOSインバータ３の入力側に接
続すると共に、抵抗Ｒを介して低電位V_SS（たとえ
ば、−1.5ボルト、論理値“０”）側に接続する。
そして、一対のタツチ電極２Ａおよび２Ｂを人体
が触れていないときには、インバータ３の入力側
の電位V_Aは、抵抗Ｒを介して低電位V_SS側に引張
られており、それ故、インバータ３の入力電圧
Voutは、高電位レベルとなる。他方、一対のタ
ツチ電極２Ａ，２Ｂを、図示の如く、指で触れた
ときには、人体による接触抵抗成分Ｚが形成され
る。このため、インバータ３の入力電圧V_Aは、
接触抵抗成分Ｚと抵抗Ｒとによる分圧電圧とな
る。この分圧電圧がインバータ３のスレツシユホ
ールド電圧以上となるように、抵抗Ｒの抵抗値を
設定しておけば、インバータ３の入力電圧V_Aは
高電位レベルとなり、インバータ３の出力電圧は
低電位レベルとなる。従つて、インバータ３の出
力電圧Voutが低電位レベル、つまり、一対のタ
ツチ電極２Ａおよび２Ｂを人体で触れたときをス
イツチON、また、インバータ３の出力電圧Vout
が高電位レベル、つまり、一対のタツチ電極２Ａ
および２Ｂを人体で触れなかつたときをスイツチ
OFFとすれば、スイツチとして動作が可能とな
る。

しかしながら、接触抵抗成分Ｚはタツチ電極２
Ａ，２Ｂの表面状態ならびに接触する人体の状
態、環境雰囲気等によつて大きなバラツキを生じ
る。このため、引張抵抗Ｒの抵抗値は接触容量成
分Ｚの変動に合せてあらかじめ大きなものに設定
しなければならない。しかし、引張抵抗Ｒは
CMOSICによつて構成され、一旦LSIに組み込ま
れると、容易に交換することができない。また、
引張抵抗Ｒの抵抗値を大きくすると、スイツチ感
度が良くなり、スイツチがONし易くなる反面、
インバータ３へのノイズ成分が増加し、誤動作し
易くなる。他方、この誤動作を防止する為、スイ
ツチ感度を落すと、接触抵抗成分Ｚの変動によ
り、スイツチ感度が悪すぎてスイツチングしなく
なることがある。

この発明は、上述した点を鑑みてなされたもの
で、その目的とするところは、スイツチ感度を常
に適正な値に設定でき、かつノイズ等による誤動
作を防止するようにしたタツチスイツチ装置を提
供することにある。

以下、この発明をカリキユレータウオツチに適
用した実施例を第２図乃至第９図を参照して具体
的に説明する。第２図はタツチスイツチ装置のセ
ンス回路を示している。CMOSインバータ１１
を構成するＮチヤンネルMOSトランジスタ（以
降、Ｎ−MOSと称する）１２とＰチヤンネル
MOSトランジスタ（以降、Ｐ−MOSと称する）
１３のゲート電極には、所定周期（たとえば、16
Hz）の矩形波Ａが入力されている。そして、Ｎ−
MOS１２とＰ−MOS１３の一端は、引張抵抗１
４を介して夫々接続されている。また、Ｎ−
MOS１２の他端には、低電位V_SSが供給され、ま
た、Ｐ−MOS１３の他端には高電位V_DDが時計ケ
ース１５を介して供給されている。また、Ｐ−
MOS１３と引張抵抗１４との接続点は、表示部
保護ガラス１６の上面に形成された透明なタツチ
電極Ｔ１に接続されていると共に、インバータ１
７の入力側に接続されている。このインバータ１
７の出力Ｂは、直列接続された他のインバータ１
８に入力されて反転される。このインバータ１８
の出力は、矩形波Ａが入力されているアンドゲー
ト１９に供給される。このアンドゲート１９の出
力Ｘは、タツチ電極T₁に人体が接触したか否か
に応じてタツチ有無の判定に用いられる被判定信
号である。なお、図中Cxは浮遊容量成分であり、
タツチ電極T₁の配線によつて生じる配線容量、
CMOSICゲートの入力インピーダンスが高いた
めに生じるゲート容量等の自然現象によつて生じ
るものである。また、Cyは時計ケース１５に人
体が接触している状態において、タツチ電極T₁
を人体で接触したときに時計ケース１５とタツチ
電極T₁との間に生ずる人体による接触容量成分
である。

しかして、タツチ電極T₁に人体が接触してい
ない状態において、CMOSインバータ１１に第
３図に示す矩形波Ａが入力されると、Ｎ−MOS
１２はON、Ｐ−MOS１３はOFFとなる。この
ため、インバータ１７の入力側には低電位V_SSが
Ｎ−MOS１２を介して供給される。このとき、
インバータ１７の出力Ｂは、浮遊容量成分Cxと
引張抵抗１４との時定数により、第３図のＢ（ス
イツチOFF）に示す如く、矩形波Ａに対して浮
遊容量成分Cxに対応し、その立ち上がりが長さ
（Dx）だけ遅れたものとなる。このため、アンド
ゲート１９の出力Ｘは、第３図のＸ（スイツチ
OFF）で示す如く、そのパルス幅が遅れ量Dxに
等しい矩形波となる。

次に、タツチ電極T₁を人体で触れると、タツ
チ電極T₁と時計ケース１５との間には、人体に
よる接触容量成分Cyが形成される。この接触容
量成分Cyは浮遊容量成分Cxに対して並列接続さ
れた状態となるので、インバータ１７の出力Ｂは
第３図のＢ（スイツチON）に示す如く、矩形波
Ａに対して浮遊容量成分Cxと接触容量成分Cyと
の合成容量に対応し、その立ち上がりが長さ
（Dx＋Dy）だけ遅れたものとなる。このため、
アンドゲート１９の出力Ｘは、第３図のＸ（スイ
ツチON）で示す如く、そのパルス幅が遅れ量
Dx＋Dyに等しい矩形波となる。

いま、アンドゲート１９の出力Ｘのパルス幅を
Ｔとすると、このパルス幅Ｔからタツチ有無を判
定するには、パルス幅Ｔが浮遊容量成分Cxの遅
れ量Dxに比べて大きいか小さいかを検出すれば
よい。この場合、遅れ量Dxのバラツキを考慮に
入れて遅れ量Dxより若干大きめの値とパルス幅
Ｔとを比較するのが好ましい。このマージンを△
Ｄとすると、タツチ有りを判定できるのは、Ｔ＝Dx＋Dy＞Dx＋△Ｄ ∴Dy＞△Ｄのときである。

ここで、△Ｄの値を小さくすると、スイツチ感
度は向上するが、ノイズや浮遊容量成分Cxのバ
ラツキに対する安定度が悪くなり、誤動作し易く
なる。他方、△Ｄを大きくすると、ノイズ等によ
る誤動作を防止できるが、遅れ量Dyは環境雰囲
気（温度、湿度など）、タツチする人の指先皮膚
の状態（硬さ、発汗度など）あるいはタツチの仕
方などの影響を受け、さまざまに変化する為、遅
れ量Dyが△Ｄを満たさなくなると、スイツチ
OFFとみなされ、誤動作を生じる。

そこで、本実施例は、タツチスイツチの感度、
安定度を向上させる為に以下に述べる手段を採用
している。すなわち、たとえば、タツチスイツチ
をカルキユレータウオツチとして使用した場合、
同一人が連続して使用する頻度が高く、かつ使用
中に環境雰囲気が激変することが少ない。したが
つて、スイツチをタツチする毎に得られる遅れ量
Dyのバラツキを小さくなる。したがつて、この
ような場合には、今回のタツチで得られた遅れ量
Dx＋Dyの値から次のタツチのための△Ｄを求め
ることが、タツチの感度、安定度を向上させる上
において特に有効となつている。このような理由
から本実施例は、次のタツチのための△Ｄを今回
のタツチで得られた遅れ量Dx＋Dyの値から求め
る方法としてDx＋Dyの値を定数で除する方法を
採用した。

すなわち、△Ｄ＝Dx＋Dy／Ｋ（Ｋ：定数）ここで、上式は、スイツチのタツチ毎に遅れ量
Dyの値が減少してゆくような場合、その値から
得られる△Ｄの値も除々に小さくなつてゆく。こ
のため、△Ｄが小さくなり過ぎると、ノイズ等に
よる誤動作が問題となる。そこで、本実施例はノ
イズ等による誤動作を起こすことがない△Ｄの最
小値△D_MINをあらかじめ設定しておき、上記式の
計算で得られた値が△D_MINより小さかつた場合に
は、△D_MINを採用するようにした。

第４図は上述の具体的構成を示している。すな
わち、図中２０はクロツク発生器であり、制御パ
ルスφ₁〜φ₃およびパルス幅カウント信号fcを生成
出力する。なお、制御パルスφ₁〜φ₃は第５図に
示すように、一定周期（たとえば、16f）にて出
力される順次位相のずれた信号であり、また、パ
ルス幅カウント信号fcは、たとえば、32768fの信
号である。

センス回路２１は第２図に示す如く構成されて
なるもので、その出力Ｘはパルス幅カウント信号
fcが入力されているアンドゲート２２にゲート開
閉信号として与えられる。このアンドゲート２２
はパルス幅カウンタ信号fcを出力し、パルス幅カ
ウンタ２３に与える。このカウンタ２３はパルス
幅カウンタ信号fcを計数することにより、被判定
信号Ｘのパルス幅をデジタル値に変換するもので
ある。そして、カウンタ２３はそのクリア端子
CLRに制御パルスφ₁が与えられ毎にクリアされ
る。しかして、カウンタ２３の計数値データは、
ラツチ２４に供給される。このラツチ２４ではそ
のクロツク端子CKに入力される制御パルスφ₃に
同期してカウンタ２３からのデータをラツチす
る。

しかして、２６は時計ケース１５に設けた外部
スイツチであつて、タツチ電極T₁を人体で接触
していないときに、外部スイツチ２６を操作する
ことにより浮遊容量成分Cxによる遅れ量Dxに相
当するデータＴを記憶するものである。すなわ
ち、タツチ電極T₁を人体で触れない状態で、外
部スイツチ２６を閉成すると、その出力V_DDレベ
ル（論理値「１」）が遅延型フリツプフロツプ
（以降Ｄ−FFと称する）２７のデイレイ端子Ｄに
入力され、Ｄ−FF２７の出力Ｑはそのクロツク
端子CKに入力される制御パルスφ₁に同期して少
なくとも制御パルスφ₁の１周期の間、論理値
「１」となる。このＤ−FF２７の出力Ｑがラツチ
２５のクロツク端子CKに入力され、ラツチ２５
はそのときのデータＴをラツチする。したがつ
て、ラツチ２５の出力Toffはタツチスイツチの
OFF時における遅れ量Dxとなる。

ラツチ２５のデータToffは、加算回路２８に
与えられ、加算回路２８からＧ＝Toff＋Ｆなる
数値として出力される。ここで、データＦは第６
図で詳述するデータセレクタ２９から選択的に出
力されたデータであり、スイツチ感度を示す上述
の△Ｄもしくは△D_MINである。加算回路２８の出
力Ｇ＝Toff＋Ｆは、ラツチ２４からデータＴが
入力される減算回路３０に供給される。減算回路
３０はラツチ２４から周期的に送られてくるデー
タから加算回路２８の出力データＧを減算するも
ので、その結果データをＮとすると、Ｎ＝Ｔ−Ｇ
＜０のときには「０」、Ｎ＝Ｔ−Ｇ＞０のときに
は「１」となるキヤリー信号Ｃを出力するように
なつている。このキヤリー信号Ｃは制御パルス
φ₁が夫々入力されているアンドゲート３１，３
２のうち、アンドゲート３１には直接、アンドゲ
ート３２にはインバータ３３を介して夫々ゲート
開閉信号として入力される。アンドゲート３１の
出力はＤ−FF３４，３５のクリア端子CLRに
夫々与えられる。このＤ−FF３４，３５は２ビ
ツトのシフトレジスタを構成するもので、前段の
Ｄ−FF３４のデイレイ端子ＤにはV_DDレベルが入
力され、また、その出力Ｑは後段のＤ−FF３５
のデイレイ端子Ｄに入力され、更に、Ｄ−FF３
５のクロツク端子CKにはアンドゲート３２の出
力が夫々入力されている。そして、後段のＤ−
FF３５の出力Ｙは、それが「０」のときにスイ
ツチOFF、「１」のときに「ON」とするスイツ
チ信号として出力される。

また、Ｄ−FF３５の出力Ｑは、ラツチ３６の
クロツク端子CKに入力される。このラツチ３６
はラツチ２４から送られるデータＴをスイツチ信
号の立ち上がりに同期して記憶するようになつて
いる。したがつて、ラツチ３６の出力Ｍは上述の
Dx＋Dyに相当するデータとなる。このデータＭ
は除算回路３７に供給される。この除算回路３７
はデータＭを定数Ｋを記憶する記憶回路３８から
入力されるデータＫで除算するもので、Ｅ＝Ｍ／
Ｋすなわち、上述した△Ｄ＝Dx＋Dy／Ｋを実行
する。この結果データＥ＝Ｍ／Ｋは、データセレ
クタ２９および比較回路３９に夫々供給される。

比較回路３９には記憶回路４０からデータD_MIN
が供給されている。このデータD_MINは感度を示す
△Ｄの最小値であり、比較回路３９は除算回路３
７からのデータＥとデータD_MINとを比較し、D_MIN
≧ＥのときにはＰ＝０、D_MIN＜ＥときにはＰ＝１
となる信号Ｐを出力する。この信号ＰはＤ−FF
４１のデイレイ端子４に入力される。Ｄ−FF４
１はそのクロツク端子CKに入力されるＤ−FF３
５出力の立ち上がり、すなわち、スイツチ信号
Ｙの立ち上がりに同期して信号Ｐを出力Ｑとして
データセレクタ２９の入力端子INに与える。ま
た、Ｄ−FF４１のクリア端子CLRにはＤ−FF２
７の出力Ｑが入力されている。データセレクタ２
９には記憶回路４０からデータD_MINが供給されて
いる。しかして、データセレクタ２９の詳細は第
６図に示す如くとなつている。

すなわち、データセレクタ２９には、データＥ
が入力されるアンドゲート２９−１とデータD_MIN
が入力されるアンドゲート２９−２とを有してい
る。そして、データセレクタ２９に与えられるＤ
−FF４１の出力Ｑは、アンドゲート２９−１に
は直接、アンドゲート２９−２にはインバータ２
９−３を介して夫々ゲート開閉信号として与えら
れている。したがつて、アンドゲート２９−１，
２９−２はＤ−FF４１の出力Ｑに応じて択一的
に開成され、その出力はオアゲート２９−４を介
してデータＦとして出力される。

次に、上記実施例の動作を説明する。まず、タ
ツチ電極T₁を人体で触れない状態で外部スイツ
チ２６を操作し、ラツチ２５に遅れ量Dxをあら
かじめ記憶させておく。このとき、データセレク
タ２９の出力Ｆを制御するＤ−FF４１は、外部
スイツチ２６の操作でリセツトされ、その出力Ｑ
は「０」となり、データセレクタ２９ではアンド
ゲート２９−２が開成され、データD_MINがオアゲ
ート２９−４を介して出力され、データＦはD_MIN
となつている。したがつて、減算回路３０には加
算回路２８の加算結果、Ｇ＝Toff＋Ｆ、すなわ
ち、Ｇ＝Dx＋D_MINが供給される。この場合、減
算回路３０に供給されるラツチ２４のデータＴ
は、遅れ量Dxのデータであるから、その減算結
果は、Ｎ＝Ｔ−Ｇ＝Dx−（Dx＋D_MIN）＝−D_MIN となり、Ｎは負の値となる。このため、キヤリー
信号CAは「１」となる。したがつて、Ｄ−FF３
４，３５はアンドゲート３２から出力される制御
パルスφ₁に同期して夫々リセツトされ、後段の
Ｄ−FF３５の出力Ｑ、すなわちスイツチ信号Ｙ
は「０」となり、スイツチOFFと判定される。

この状態において、タツチ電極T₁を人体で触
れると、減算回路３０に供給されるラツチ２４の
データＴはD_MIN以上に増大し、遅れ量Dx＋Dyと
なる。したがつて、減算回路３０の減算結果は、Ｎ＝Ｔ−Ｇ＝Dx＋Dy−（Dx＋D_MIN）＝Dy−D_MIN＞０となり、Ｎは正の値となる。このため、キヤリー
信号CAは「０」となり、アンドゲート３０から
制御パルスφ₁を出力させる。この制御パルスφ₁
がＤ−FF３４，３５のクロツク端子CKに入力さ
れ、最初の制御パルスφ₁でＤ−FF３４の出力Ｑ
が「１」となり、次の制御パルスφ₁でＤ−FF３
４，３５の出力Ｑが「１」となる。したがつて、
制御パルスφ₁のこの周期にわたつてキヤリー信
号Ｃが「０」、換言すれば、タツチ電極T₁を人体
で触れていたときに、スイツチ信号Ｙは「１」と
なり、スイツチONと判定される。すなわち、タ
ツチ電極T₁を一定期間タツチしていると、ノイ
ズ等による誤動作を受けず、かつタツチ状態が安
定することになるので、この状態になつたときス
イツチONと判定する。

しかして、スイツチ信号Ｙの立ち上がりに同期
してラツチ３６にはデータ（Dx＋Dy）が記憶さ
れる。そして、ラツチ３６の出力データＭは、除
算回路３７に送られ、定数Ｋにて除算される。こ
の結果データＥ＝Ｍ／Ｋ、すなわちDx＋Dy／Ｋ
は、比較回路３９において、データD_MINと比較さ
れる。この比較出力ＰはD_MIN≧ＥのときＰ＝０、
D_MIN＜ＥのときＰ＝１となり、Ｄ−FF４０のデ
イレイ端子Ｄに入力される。そして、Ｄ−FF４
１はＤ−FF３５の出力の立ち上がり、すなわ
ちスイツチ信号Ｙの立ち上がりに同期してデイレ
イ端子Ｄに入力される比較出力Ｐを出力Ｑとして
データセレクタ２９の入力端子INに与える。デ
ータセレクタ２９は入力端子INに入力される信
号がIN＝０のとき、アンドゲート２９−２が開
成され、その出力データＦ＝D_MIN、IN＝１のと
き、アンドゲート２９−１が開成され、その出力
データＦ＝Ｅとなる。

すなわち、D_MIN≧Ｅのとき、Ｆ＝D_MIN、 D_MIN＜Ｅのとき、Ｆ＝Ｅとなり、比較出力Ｐの内容に応じてデータD_MIN、
あるいはデータＦを選択出力する。この場合、デ
ータＦの選択動作は、スイツチ信号Ｙの立ち下が
りに同期して行なわれるので、タツチ電極T₁を
タツチしている間はデータＦの内容は変化せず、
タツチ電極T₁から指を離したときに変化する。
そして、データＦは加算回路２８でデータToff
と加算されて減算回路３０に供給され、次にタツ
チ電極T₁をタツチしたときの被減算データとな
る。

このように、タツチ電極T₁を１回タツチする
と、次のタツチのための新しい感度が求められ
る。そして、以降、タツチ電極T₁をタツチする
毎に、環境雰囲気等に応じた適正な感度に変更さ
れる。

一方、Ｄ−FF４１のクリア端子CLRにはＤ−
FF２７の出力Ｑが与えられているので、外部ス
イツチ２６を閉成すると、Ｄ−FF４１はクリア
される。このため、データセレクタ２９の出力デ
ータＦはＦ＝D_MINとなる。これによつて、環境雰
囲気等が急激に変化し、感度調整がそれに追従で
きなくなつた場合に、そのリセツトの役目が可能
となる。

次に、この発明の他の実施例について第７図乃
至第９図を参照して説明する。なお、第７図乃至
第９図において、第２図乃至第４図に示すものと
同一のものは同一符号をもつて示し、その説明を
省略する。本実施例が上記実施例と異なるところ
は、複数のタツチ電極を配設した点である。この
ため、本実施例では各タツチ電極を時分割に指定
し、各タツチ電極に対するスイツチON、OFFを
順次検出するようにしている。この場合、各タツ
チ電極の仕様を同一のものとすれば、各タツチ電
極に対応して得られる接触容量成分も同一である
から、全てのタツチ電極に対して同一の感度すな
わち、△Ｄを設定すればよいことになる。また、
複数のタツチ電極を配設すると、二以上のタツチ
電極に同時に人体が触れた場合に問題が生じる。
この場合、本実施では各タツチ電極に対応する接
触容量成分を検出し、その最大の接触容量成分に
対応するタツチスイツチのみをONさせる構成と
なつている。すなわち、タツチすべき所望のタツ
チ電極以外にこれに隣り合う他のタツチ電極にも
指先が触れてしまつたような場合においては、人
体とタツチ電極との接触面積の相異となり、タツ
チすべき所望のタツチ電極と誤つてタツチした他
のタツチ電極との接触容量成分は前者の方が後者
の方よりも大きいはずである。そのため、タツチ
した各タツチ電極の接触容量成分の大小を比較
し、その値が最も大きい接触容量成分を検出し、
これに対応するタツチスイツチのみをONさせる
ものとすれば、同時タツチによるスイツチ入力の
誤動作を防止できるものである。

以下、本実施例の具体的構成を第７図乃至第９
図を参照して説明する第７図は本実施例のセンス
回路を示している。符号４２は後述するスイツチ
指定コードＷをデコードするデコーダであり、こ
のデコーダ４２はスイツチ指定コードＷにしたが
つて夫々位相のずれたタイミング信号t₁〜t_oを出
力する。このタイミング信号t₁〜t_oは対応するト
ランスミツシヨンゲートG₁〜G_oのゲート電極に
与えられ、当該ゲートのON、OFF動作を制御す
る。このトランスミツシヨンゲートG₁〜G_oは、
接合された一対のＰ−MOSおよびＮ−MOSとを
有し、対応するタイミング信号t₁〜t_oが一方の
MOSには直接、他方のMOSにはインバータを介
して入力される構成となつており、対応するタイ
ミング信号t₁〜t_oがV_DDレベルのときにON、V_SS
レベルのときにOFFされる。このトランスミツ
シヨンゲートG₁〜G_oは対応するタツチ電極T₁〜
T_oに接続されると共に、CMOSインバータ１１，
１７の接続点に接続されている。したがつて、各
トランスミツシヨンゲートG₁〜G_oは、対応する
タツチ電極T₁〜T_oをインバータ１７の入力側に
時分割に接続させる。

次に、第８図を参照して他の回路構成について
説明する。符号４３クロツク発生器であり、第８
図に示す制御パルスφ_A，φ_B，φ₁〜φ₄のほかパル
ス幅カウント信号fcを作成出力する。なお、制御
パルスφ_Aはタツチ電極T₁〜T_oを１通り指定する
周期で出力され、また、制御パルスφ₁は制御パ
ルスφ_Aの周期の１／ｎ倍、すなわち、タツチ電
極T₁〜T_oを１つ指定する周期で出力される信号
である。

センス回路４４は第７図に示す如く構成されて
なるもので、Ｎ進カウンタ４５からスイツチ指定
コードＷが入力されている。このＮ進カウンタ４
５は上記スイツチ指定コードＷを生成出力するも
ので、制御パルスφ₁を計数し、その計数値デー
タをタツチ電極T₁〜T_oを順次指定する為のスイ
ツチ指定コードとして出力する。このスイツチ指
定コードＷはRAM（ランダム・アクセス・メモ
リ）４６のアドレス入力端子ADにアドレス指定
データとして与えられる。

RAM４６は各タツチ電極T₁〜T_oに対応するＮ
個の記憶領域を有し、タツチ電極T₁〜T_oの浮遊
容量成分Cxによる遅れ量Dxを、対応する各記憶
領域に記憶するもので、そのデータ入力端子
DATAにはラツチ２４の出力データＴ、すなわ
ち、被判定信号Ｘのパルス幅を制御パルスfcで計
数して得られた浮遊容量成分Cxによる遅れ量Dx
がスイツチ指定コードＷに同期して順次供給され
ている。また、RAM４６にはＤ−FF２７の出力
Ｑが読出し／書込み指定信号としてその入力端子
Ｒ／Ｗに与えられている。このRAM４６はＤ−
FF２７の出力がV_DDレベル、すなわち「１」のと
きに書込みの指定を受け、また、「０」のときに
読出しの指定を受けるようになつている。そし
て、Ｄ−FF２７のクロツク入力端子CKには、制
御パルスφ_Aが入力されている。したがつて、Ｄ
−FF２７は外部スイツチ２６を開成したときに
その出力Ｑが制御パルスφ_Aに同期して変わるの
で、少なくともRAM４６の各アドレスを一通り
アクセスする間、RAM４６は書込みあるいは読
出しの指定を受ける。

RAM４６の出力端子OUTからはアドレス指定
に伴つて各記憶領域に記憶されている遅れ量Dx
のデータToffが順次読出され、加算回路２８に
供給される。

減算回路３０から出力されるキヤリー信号Ｃは
インバータ４７によつて反転されたのち、制御パ
ルスφ₄が入力されているアンドゲート４８にゲ
ート開閉信号として与えられる。このアンドゲー
ト４８はＮ個のタツチ電極T₁〜T_Nのうち一つで
もタツチしたときにはキヤリー信号Ｃが「０」、
インバータ４７の出力が「１」となるので制御パ
ルスφ₄を出力し、SR型フリツプフロツプ（以降、
SR−FFと称する）４９のセツト入力端子Ｓに与
える。このSR−FF４９はそのリセツト入力端子
Ｒに入力される制御パルスφ_Aに同期してリセツ
トされる。すなわち、各タツチ電極T₁〜T_oを１
通り指定する時間毎にリセツトされる。そして、
SR−FF４９はその出力Ｑをアンドゲート３２
に、また出力をアンドゲート３１に夫々ゲート
開閉信号として与える。アンドゲート３１，３２
には夫々制御パルスφ_Bが入力されており、この
制御パルスφ_BはＤ−FF３４，３５に対して出力
される信号である。

Ｄ−FF３５の出力Ｑはデコーダ５０に与えら
れる。このデコーダ５０にはＮ進カウンタ４５か
らスイツチ指定コードＷがラツチ５１を介して供
給されている。このデコーダ５０はスイツチ指定
コードＷをデコードして各タツチ電極T₁〜Tnに
対応する出力端子d₁〜d_oを択一的に選択し、Ｄ−
FF３５の出力Ｑを当該指定出力端子からスイツ
チ信号Y₁〜Y_oとして出力する。

次に、タツチ電極T₁〜T_oのうち二以上のタツ
チ電極をタツチした場合に、その最大接触容量成
分を検出する回路構成について説明する。この回
路では、ラツチ電極２４の出力データＴが比較回
路５２に供給されている。この比較回路５２には
ラツチ２４の出力データＴが入力されているラツ
チ５３から被比較データＮが供給されている。こ
のラツチ５３は複数のタツチ電極を同時にタツチ
した際に順次送られてくるデータＴのうち現時点
で最大なデータＴを記憶するもので、そのクリア
端子CLRに制御パルスφ_Aが入力される毎にクリ
アされる。また、比較回路５２は被比較データ
Ｔ、Ｎの大小を比較し、その結果、Ｔ≧Ｎのとき
ｅ＝１、Ｔ＜Ｎのときにｅ＝０となる信号ｅを出
力する。この信号ｅはアンドゲート５４に与えら
れる。このアンドゲート５４には、アンドゲート
４８から出力される制御パルスφ_AとＤ−FF３５
の出力も夫々与えられている。このアンドゲー
ト５４の出力はラツチ５３のクロツク端子CKに
入力され、そのときのデータＴをラツチ５３に記
憶させる。また、アンドゲート５４の出力はＮ進
カウンタ４５からスイツチ指定コードＷが入力さ
れているラツチ５１のクロツク端子CKに与えら
れ、そのときのスイツチ指定コードＷを記憶させ
る。

次に、上記実施例の動作について説明する。ま
ず、浮遊容量成分Cxの影響による被判定信号Ｘ
の遅れ量Dxを各タツチ電極T₁〜T_o毎にRAM４
６に記憶させる場合の動作について説明する。Ｎ
進カウンタ４５は制御パルスφ₁を計数してスイ
ツチ指定コードＷを出力し、センス回路４４およ
びRAM４６に夫々供給する。このスイツチ指定
コードＷがセンス回路４４に入力されると、デコ
ーダ４２からは位相のずれたタイミング信号t₁〜
t_oが順次出力される。このため、各トランスミツ
シヨンゲートG₁〜G_oはタイミング信号t₁〜t_oにし
たがつて順次ONし、各タツチ電極T₁〜T_oを単
一のインバータ１７に時分割に接続する。このた
め、アンドゲート１９からは各タツチ電極T₁〜
T_oに対応する被判定信号Ｘがスイツチ指定コー
ドＷに同期して順次出力される。この被判定信号
Ｘはそのパルス幅が浮遊容量成分の遅れ量Dxに
対応した信号で、そのパルス幅はカウンタ２３で
デジタル値に変換され、RAM４６のデータ入力
端子DATAに供給される。いま、外部スイツチ
２６をONすると、Ｄ−FF２７の出力Ｑは制御パ
ルスφ_Aに同期して「１」となり、各タツチ電極
T₁〜T_oを１通りアクセスする間、RAM４６を書
込みモードに設定する。このためスイツチ指定コ
ードＷで順次アドレス指定されるRAM４６の各
記憶領域には、対応するタツチ電極T₁〜T_oの遅
れ量Dxが順次記憶される。

次に、外部スイツチ２６をOFFすると、Ｄ−
FF２７の出力Ｑは「０」となり、RAM４６は読
出しモードに設定され、スイツチ指定コードＷに
したがつて各タツチ電極T₁〜T_oに対応する遅れ
量DxがデータToffは加算回路２８でデータセレ
クタ２９の出力データＦと加算され、その結果デ
ータＧが減算回路３０に供給される。したがつ
て、減算回路３０からは上記実施例と同様、タツ
チ電極T₁〜T_oがタツチされたとき「０」、タツチ
されないとき「１」となるキヤリー信号Ｃを各タ
ツチ電極毎に出力する。このキヤリー信号Ｃはイ
ンバータ４７で反転されてアンドゲート４８に供
給されるので、スイツチ指定コードＷで指示され
るタツチ電極にタツチしたときには、アンドゲー
ト４８から制御パルスφ₄が出力され、Ｄ−FF４
９はセツトされる。また、タツチしなければ、制
御パルスφ_Aによつてリセツトされる。したがつ
て、制御パルスφ_Aの周期を１サイクルとすれば、
２サイクル続けてタツチした場合に、Ｄ−FF３
５の出力Ｑは「１」となり、１サイクルでも何れ
のタツチ電極にタツチしていない場合には、Ｄ−
FF３５の出力は「０」となる。この出力Ｑはデ
コーダ５０からタツチ電極T₁〜T_oに対応するス
イツチ信号Y₁〜Y_oとして出力され、ON、OFF
の判定に用いられる。

一方、各タツチ電極T₁〜T_oのうち二以上のタ
ツチ電極を同時にタツチしたときには、次の如く
動作する。すなわち、比較回路５２は被比較デー
タＴ、Ｎの大小を比較する。最初はラツチ５３の
内容はクリアされているので、Ｔ≧Ｎとなつて出
力ｅは「１」となる。この時点でＤ−FF３５の
出力は「１」であるから、タツチされている二
以上のタツチ電極のうちセンス回路４４が最初の
タツチ電極をセンスすると、アンドゲート５４か
ら制御パルスφ₄が出力される。この制御パルス
φ₄がラツチ５１，５３のクロツク端子CKに供給
されると、そのときのデータＴがラツチ５３に記
憶され、また、そのタツチ電極を指定するスイツ
チ指定コードＷがラツチ５１に記憶される。次
に、センス回路４４が次のタツチ電極をセンスす
ると、当該タツチ電極のデータＴが比較回路５
２、ラツチ５３に供給される。このとき、ラツチ
５３には前回センスしたタツチ電極のデータＮが
記憶されているので、比較回路５２は今回センス
したタツチ電極のデータＴと前回センスしたタツ
チ電極のデータＮとを比較する。いま、Ｔ≧Ｎ、
すなわち、今回のデータＴが前回のデータＮ以上
であるときには、ラツチ５３には今回のデータＴ
が記憶され、また、ラツチ５１には今回センスし
たタツチ電極のスイツチ指定コードＷが記憶さ
れ、夫々更新される。一方、Ｔ＜Ｎ、すなわち、
今回のデータＴが前回のデータＮよりも小さいと
きには、ラツチ５３には前回のデータＮ、ラツチ
５１には前回のスイツチ指定コードＷがそのまま
記憶保持される。このようにして、各タツチ電極
を１通りセンスすると、ラツチ５３にはタツチさ
れている二以上のタツチ電極のうち接触容量成分
が最大なデータＴが記憶され、また、ラツチ５１
には当該タツチ電極のスイツチ指定コードＷが記
憶される。しかして、当該タツチ電極を２サイク
ル（制御パルスφ_Aの２周期分）タツチしている
と、Ｄ−FF３５の出力Ｑは「１」となる。この
ときのラツチ５１，５３には２サイクル目におけ
る最大データＴのスイツチ指定コードＷとそのデ
ータＴが記憶されている。そして、デコーダ５０
はＤ−FF３５の出力Ｑが「１」となると、各ス
イツチ信号Y₁〜Y_oのうちラツチ５１から出力さ
れるスイツチ指定コードＷで指定されるスイツチ
信号が「１」となる。したがつて、接触容量成分
が最大であつたタツチ電極のスイツチのみがON
となる。一方、Ｄ−FF３５の出力Ｑが「１」と
なると、そのが「０」となり、アンドゲート５
４を閉成するので、２サイクル以降では上述の最
大値検出動作は行なわれない。

しかして、Ｄ−FF３５の出力Ｑが「１」とな
ると、ラツチ５３の内容は、ラツチ３６に読込ま
れ、除算回路３７に送られる。このため、上記実
施例と同様に、除算結果データＥとデータD_MINと
の大小比較の結果、大きい方のデータがデータセ
レクタ２９から感度データＦとして出力され、次
にタツチのための感度として加算回路２８に供給
される。

なお、上記各実施例は、感度△Ｄを求めるのに
△Ｄ＝Dx＋Dy／ｋを採用したが、△Ｄ＝Dx＋
Dy−Ｋであつてもよく、また△Ｄ＝Dy／Ｋ、△
Ｄ＝Dy−Ｋであつてもよい。

また、上記実施例はカリキユレータウオツチに
適用したが小型電子式計算機等にも適用可能であ
る。

この発明は以上詳細に説明したように、タツチ
電極T₁と、このタツチ電極にパルス信号を供給
するパルス信号供給手段１１，１２，１３，１
４，Ａと、前記タツチ電極にタツチがなされた際
に前記パルス信号の遅延信号を出力する遅延信号
出力手段１７，１８，１９と、この遅延信号出力
手段から出力される遅延信号の遅延量をクロツク
信号を計数することにより計数データとして得る
計数手段２２，２３，２４と、基準計数値を記憶
する基準計数値記憶手段２５，２８，２９と、前
記計数手段で得られた計数値データと前記基準計
数値記憶手段に記憶された基準値とを比較する比
較手段３０と、この比較手段により前記計数値デ
ータが前記基準計数値より大きいと判断された際
に前記タツチ電極のスイツチ信号を出力するスイ
ツチ信号出力手段３１，３２，３３，３４，３５
と、このスイツチ信号出力手段からスイツチ信号
が出力された際に前記計数手段で得られた計数値
データを予め定められた定数を用いて演算すると
共に、演算された値を前記基準計数値記憶手段に
新たな基準計数値として記憶させる演算手段３
６，３７，３８，４１とを具備したから、タツチ
電極をタツチする毎に、環境、雰囲気、タツチ電
極の表面状態、タツチする人の皮膚の状態等に応
じた基準容量成分、すなわちスイツチ感度が求め
られる。したがつて、感度が良くなりすぎること
によるノイズ等の誤動作を防止でき、また、感度
が悪すぎることによつてタツチしてもONしない
という誤動作を防止できる。

【図面の簡単な説明】

第１図は従来のタツチスイツチ装置を示す回路
構成図、第２図乃至第６図はこの発明の一実施例
を示し、第２図はセンス回路を示す回路構成図、
第３図はセンス回路の動作を示す各種信号の出力
波形図、第４図は全体の回路構成を示すブロツク
図、第５図は第４図に示すクロツク発生器の出力
波形図、第６図は第４図に示すデータセレクタの
回路構成図、第７図乃至第９図はこの発明の他の
実施例を示し、第７図はセンス回路を示す回路構
成図、第８図は全体の回路構成を示すブロツク
図、第９図は第８図に示すクロツク発生器の出力
波形図である。 T₁〜T_o……タツチ電極、２１……センス回路、
２３……カウンタ、２８……加算回路、２９……
データセレクタ、３０……減算回路、３４，３５
……Ｄ−FF、３７……除算回路。

Claims

【特許請求の範囲】１タツチ電極と、このタツチ電極にパルス信号を供給するパルス
信号供給手段と、前記タツチ電極にタツチがなされた際に前記パ
ルス信号の遅延信号を出力する遅延信号出力手段
と、この遅延信号出力手段から出力される遅延信号
の遅延量をクロツク信号を計数することにより計
数値データとして得る計数手段と、基準計数値を記憶する基準計数値記憶手段と、前記計数手段で得られた計数値データと前記基
準計数値記憶手段に記憶された基準計数値とを比
較する比較手段と、この比較手段により前記計数値データが前記基
準計数値より大きいと判断された際に前記タツチ
電極のスイツチ信号を出力するスイツチ信号出力
手段と、このスイツチ信号出力手段からスイツチ信号が
出力された際に前記計数手段で得られた計数値デ
ータを予め定められた定数を用いて演算すると共
に、演算された値を前記基準計数値記憶手段に新
たな基準計数値として記憶させる演算手段と、を具備したことを特徴とするタツチスイツチ装
置。