JPH02268401A - 薄膜抵抗装置、その製造方法、並びにそれを搭載した混成集積回路及びｉｃカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誘電体の表面の所要個所に形成された抵抗薄膜
と、抵抗薄膜上、或いは、抵抗薄膜と誘電体下地膜との
間の所要個所に形成された電極薄膜とにより構成される
薄膜抵抗装置に係り、特に、電極薄膜と接する部分の抵
抗薄膜の層抵抗がその他の部分の層抵抗より小さい薄膜
抵抗装置に関する。

〔従来の技術〕

近年、半導体分野における微細化の進展に伴い、薄膜抵
抗、とりわけ、薄膜の特徴である微細パターンによる高
集積薄膜抵抗の需要の伸びが著しい。

微細化に伴い１種々の問題が生じているが、主なものは
、抵抗体と電極の相互関係に関連している。

まず、抵抗体と電極の相互拡散による反応層の形成が挙
げられる。この問題を解決するための構造として、例え
ば、特開昭５５−８７４０３号公報に開示されているよ
うに、電極材料と抵抗材料との相互反応を防止する層を
その界面に設ける手段が考えられる。この層には、相互
反応を防止する特性と共に、抵抗体と電極を電気的、及
び、機械的に良好に接続する特性が要求される。従って
、クロム、或いは、チタンといった活性金属が選ばれる
。こわらの材料は、その比抵抗が電極材料と抵抗材料と
の中間であるという性質をもっている。

もう一つの大きな問題は、抵抗体と電極の間に生じる接
触抵抗である。この問題を避けるため、以下に示すよう
な様々な対応策が提案されている。

（１）接触抵抗を下げる手段 接触抵抗を下げるために、以下の二つの手段が開示され
ている。

■接触部の抵抗材料の比抵抗を下げる手段特開昭５８−
３２４１５号あるいは同５ｇ−１７３８３０号各公報に
開示されているように、電極と接触する抵抗体の部分に
、例えば、ボロンあるいは燐のような比抵抗を下げる物
質を注入して、電極との接触を良好にする。

■接触部に抵抗材料と電極材料の化合物層を形成する手
段 抵抗材料と電極材料が化合してできる物質の中には１両
者の中間の比抵抗を示すものがある。そこで、特開昭５
９−２０５７１７号公報に開示されているように、電極
とシリコンの間に金属シリコン化層を設けることによっ
て接触抵抗を下げる方法が考えられている。また、特開
昭５７−８０７２１号公報に開示されているように、イ
オン打込みの技術を用いてシリコンと金属（電極材料）
の化合物層を形成する方法もある。

もちろん、以上述べたような前例を挙げるまでもなく、
抵抗性の層５例えばシリコン中の拡散層に電極層、例え
ば、アルミニウム層を接触させる場合には、接触部は不
純物濃度を高めた、いわゆる、ｎプラス、あるいは、ｐ
プラスと呼ばれる層を設けてシリコンの比抵抗を下げ、
接触抵抗を低く押える手段は一般に採用されている。

しかし、このような手段で接触抵抗をゼロにすることは
できない、そこで、以下に示す解決手段が考案されてい
る。

（２）接触抵抗をコントロールする手段接触抵抗が存在
することを前提として積極的に利用する手段が開示され
ている。特開昭６１−１０２７６４号公報では複数の抵
抗体の抵抗値を同じにするための配線パターンの工夫に
関して、また、特開昭６１−４９４５５号公報では、抵
抗体の長さと幅の比から計算される抵抗値の比を、接触
抵抗に依らず一定にするためのパターンの工夫に関して
、それぞれ開示している。

これらの前例が示すように、接触抵抗の存在は、先に述
べた電極との反応の問題と並んで薄膜抵抗では無視でき
ない問題であり、その低減策が、常に、模索されている
。

〔発明が解決しようとする課題〕

上記従来技術では４、その目的が抵抗体と電極との反応
防止であれ、接触抵抗の低減であれ、抵抗薄膜と電極と
の間に比抵抗が両者の中間程度になる層を挿入するとい
う点で構成上は似たものとなっている。ところが、接触
抵抗の低減という目的に限れば、このような構成では充
分な効果を期待できなかった。その結果、既に述べたよ
うに、接触抵抗を前提とした薄膜抵抗装置の設計も行わ
れていた。

本発明の目的は、接触抵抗の小さい薄膜抵抗装置を提供
することにある。

〔課題を解決するための手段〕

発明者らは、上記目的を達成すべく鋭意研究した結果、
接触部における電流分布の局部集中をなくすことによっ
て、実質的に接触面積を大きくし、接触抵抗を良好に低
減しうることを見い出し、この知見に基づいてさらに研
究を重ね、本発明を完成したものである。

即ち、本発明の第一の特徴は、誘電体基体の一主面、あ
るいは、基体の一主面に形成された誘電体下地膜の表面
の所要個所に形成された抵抗薄膜と、抵抗薄膜上、或い
は、抵抗薄膜と誘電体下地膜との間の所要個所に形成さ
れ、抵抗薄膜と電気的に接続される抵抗薄膜より層抵抗
の小さい電極薄膜とにより構成される薄膜抵抗装置に於
いて、抵抗薄膜の電極薄膜と接する部分が１層抵抗の異
なる複数の薄膜の積層構造で構成され、抵抗薄膜の電極
薄膜と接する部分以外の部分が、複数の薄膜の中の最も
層抵抗の大きい単一の薄膜で構成されることにある。

本発明の第二の特徴は、誘電体基体の一主面。

あるいは基体の一主面に形成された誘電体下地膜の表面
の所要個所に形成された抵抗薄膜と、抵抗薄膜上、或い
は、抵抗薄膜と誘電体下地膜との間の所要個所に形成さ
れ、抵抗薄膜と電気的に接続される抵抗薄膜より層抵抗
の小さい電極薄膜とにより構成される薄膜抵抗装置に於
いて、抵抗薄膜の電極薄膜と接しない部分の膜厚が、電
極薄膜と接する部分の膜厚より薄いことにある。

本発明の第三の特徴は、誘電体基体の一主面、あるいは
基体の一主面に形成された誘電体下地膜の表面の所要個
所に形成された抵抗薄膜と、抵抗薄膜上、或いは、抵抗
薄膜と誘電体下地膜との間の所要個所に形成され、抵抗
薄膜と電気的に接続される抵抗薄膜より層抵抗の小さい
電極薄膜とににより構成される薄膜抵抗装置の製造方法
に於いて、抵抗薄膜を層抵抗の異なる複数の薄膜の積層
構造として形成し、電極薄膜と接する部分以外の部分の
層抵抗の最も大きい層を残して他の層を除去することに
ある。

本発明の第四の特徴は、誘電体基体の一主面、あるいは
、基体の一主面に形成された誘電体下地膜の表面の所要
個所に形成された抵抗薄膜と、抵抗薄膜上、或いは、抵
抗薄膜と誘電体下地膜との間の所要個所に形成され、抵
抗薄膜と電気的に接続される抵抗薄膜より層抵抗の小さ
い電極薄膜とにより構成される薄膜抵抗装置の製造方法
に於いて、抵抗薄膜の電極薄膜と接しない部分を部分的
にエツチング除去することにより抵抗薄膜の膜厚を減少
することにある。

また、第五、第六、第七及び第への特徴は、上記薄膜抵
抗装置を搭載した混成集積回路及びＩＣカードである。

本発明の構成要件をさらに具体的に説明する。

第一の特徴をもつ薄膜抵抗装置は、誘電体下地。

抵抗膜、抵抗膜上、或いは、抵抗膜と誘電体下地との間
の電極を基本の構成とし、抵抗薄膜の電極薄膜と接する
部分が、層抵抗の異なる複数の薄膜の積層構造で構成さ
れ、抵抗薄膜の電極薄膜と接する部分以外の部分が、複
数の薄膜の中の最も層抵抗の大きい単一の薄膜で構成さ
れる。この要件を満たせば、後述の実施例のみに限定さ
れることなく、以下に述べるような種々の変形も可能で
ある。

（ａ）抵抗体の電極に接する部分で抵抗体が層抵抗の異
なる複数の薄膜の積層構造になっており、その他の部分
が積層中の最も層抵抗の大きい単一の薄膜になっていれ
ば、積層構造内の層抵抗による序列は問題にしない、す
なわち、電極に触れる薄膜層が積層中で最も小さい層抵
抗の薄膜である必要はない、もちろん、最も大きい必要
もない。また、層抵抗の大きさの順序で積層される必要
もない。

（ｂ）電極の層抵抗が抵抗体の層抵抗より小さければよ
く、電極と抵抗体の層抵抗の絶対値やお互いの比につい
ての制約はない。

（ｃ）層抵抗の異なる薄膜の積層手段については、特に
問わない。

（ｄ）層数は、二層以上であればよく、最も層抵抗の大
きい層のみが電極と接しない部分にも配置されていれば
よい。

（ｅ）層毎に層抵抗を変化させるための手段は特に問わ
ない。

（ｆ）積層は、異なる材料で実現してもよい。また、同
じ材料で組成、結晶構造等、比抵抗を変えたもので実現
してもよい。また、膜厚を変えたもので実現してもよい
。

〔作用〕

第３図は、比抵抗ρ１の電極１と、比抵抗ρ２の抵抗体
２が接触抵抗ゼロで接触している場合の抵抗層内部の電
位分布、及び、電流経路をシミュレートした結果の電極
端部近傍を拡大した模式図である。ここで、Ｒ１を３μ
Ω・１とし、Ｒ２を１０００μΩ・ｌとした。シミュレ
ーションの結果では電流は電極の先端のごく狭い領域で
抵抗体に流れ込むことがわかる０図中３は絶縁層。

このことを別の見方で第４図に従って検証してみる。電
極と抵抗体の接している部分では抵抗体と電極が並列抵
抗を形成していると考えることができる。電極の長手方
向の抵抗Ｒ１は、電極の比抵抗ρ１を膜厚ｔ１で除した
商、すなわち、電極の層抵抗と、接触部の長さ１と幅Ｗ
の比との積である。すなわち、Ｒ１＝（１）１÷ｔｘ）
Ｘ　ＣＱ÷Ｗ）また、抵抗体の長手方向の抵抗Ｒ２は、
電極の比抵抗ρ２を膜厚ｔ２で除した商、すなわち、抵
抗体の層抵抗と、接触部の長さ１と幅Ｗの比との積であ
る。すなわち、Ｒｚ＝　Ｃｐｓ÷しｚ）Ｘ（Ｑ÷Ｗ）電
極の膜厚ｔ１を１μｍ、抵抗体の膜厚し２を０．１μｍ
とすると、電極の層抵抗は０．０３Ω／口、抵抗体の層
抵抗は１００Ω／口となる。電極と抵抗体を流れる電流
の分担は両者の抵抗値に反比例する０両者の寸法（すな
わち、１とＷ）は当然同じであるので、抵抗値の比は層
抵抗の比に等しくなる。すなわち、Ｒ１：　Ｒｚ＝　（
ρ１÷ｔ１）：（ρ２÷ｔｚ）、従って抵抗体には全体
の約０．０３％の電流しか流れず、残りの約９９．７％
は電極中を流れることになる。その結果、電極中を通過
した大部分の電流は、電極の先端で一挙に抵抗体の中に
流れ込む。

電極と抵抗体の間に接触抵抗がなければ、電極先端でど
のように電流の集中が生じても、電位が局部的に大きく
なることはない、ところが、接触抵抗が存在すると、電
極から抵抗体に流れ込む電流の集中度合、すなわち、実
効的な給電面積に応じて局部的な電位の増加の程度が違
ってくる。これが測定される接触抵抗の違いとなってあ
られれてくる。

従来の考え方では、電極と抵抗体の接触部では完全に均
一な電流が流れていると仮定しないまでも、局部集中の
モデルを念頭に置いてはいない。

本発明は、給電部における電流の局部集中を緩和するこ
とによって接触抵抗を低減しようとする点で、従来には
ない考え方を提供するものである。

本発明の基本構成、及び、基本動作を第５図及び第６図
に基づいて説明する。第５図は１本発明の一実施例の断
面図であり、図中１は電極、２は抵抗層、そして、３は
絶縁層である。第６図は、第５図の電極端部近傍の抵抗
層内部の電流経路をシミュレートした結果の模式図であ
る。第５図では、最も単純な例として、電極１と接する
部分の抵抗体が層抵抗の異なる二層から成り立つ構造に
つｔ）て述べる。ここでは電極１（層抵抗：ρｓｌ）に
、直接、接する層を高層抵抗層２０１（層抵抗：ρ５２
１）としたが、低層抵抗層２０２（層抵抗：ρ５２２）
との並列抵抗が接触部の層抵抗となるので、電極１との
接触部の抵抗体の層抵抗がその他の部分より小さくなり
、本発明の要件を満たしている。また、電極１と接しな
い部分では、高層抵抗！２０１　（層抵抗：ρ５２１）
のみとした。

低層抵抗層２０２の層抵抗を高層抵抗層２０１の層抵抗
より小さくシ、電極１の層抵抗と等しいオーダ、又は、
それに近い値にする。その結果、合成層抵抗は電極１と
同じオーダ、又は、それに近い値になる。もちろん、低
層抵抗層２０２は電極１と接する部分のみに存在するこ
とが必須であり、抵抗層２の全体に存在すると抵抗体と
して用をなさなくなる。

第６図に、第５図の構成の場合の電極端部近傍の抵抗層
内部の電流経路をシミュレートした結果を示す。第５図
では、説明のために膜厚を厚く表現したが、実際には、
電極１も抵抗層２も非常に薄いので、高層抵抗層２０１
の段差は本質的でない。そこで、第６図では、説明を容
易にするため。

高層抵抗層２０１の段差がない状態で表現する。

第３図と比較すると、電極１から抵抗層２内部への電流
の流入領域の一部のみしか表示されていない。つまり、
電極１から抵抗層２の内部への電流の流入経路が広がっ
ていることがはっきり判る。

〔実施例〕

本発明の第一の実施例から第三の実施例を、図面に従っ
て説明する。各図において１は電極、２は抵抗層を示す
。

〈実施例１〉 本発明の第一の実施例を第１図および第２図に基づいて
説明する。ここで、第１図は５本実施例を抵抗層の端面
の抵抗層側で縦に切断した斜視図であり、第３図は、本
実施例の片方の電極の先端を拡大した断面図である１本
実施例では、基板としてシリコンウェハ５を使用し、酸
化雰囲気中で熱処理することにより、その表面に厚さ約
１μｍのシリコンの熱酸化膜４を形成し、絶縁基板とし
た。電極１は、蒸着で形成したアルミニウムの薄膜であ
り、その厚さは約２μｍである。抵抗層２は、クロムと
シリコンの混合物により構成されている高層抵抗層２０
１と、アルミニウムで構成されている低層抵抗層２０２
からなる二層構造である。高層抵抗層２０１は、比抵抗
約５００μΩ・１、厚さ約１０ｎｍの薄膜であり、クロ
ム４８重量％、シリコン５２重量％の組成をターゲット
とするスパッタリングにより形成される。また、低層抵
抗層２０２は、比抵抗約３μΩ・１、厚さ約１１００ｎ
の薄膜であり、アルミニウムをターゲットとするスパッ
タリングにより形成される。相対する電極１間にはさま
れた抵抗層２の長さＬは１６０μｍ、抵抗層２の幅Ｗは
８０μｍである。

また、アルミニウム電極１と、抵抗層２が接する部分の
長さ１は１００μｍ、幅Ｗは抵抗層２の幅と同じ８０μ
ｍである。

電極と接していない部分の抵抗層２のシート抵抗は、高
層抵抗層２０１によって決定され、その値は５００Ω／
口である。これに対して、電極と接している部分の抵抗
層２のシート抵抗は、高層抵抗層２０１と低層抵抗層２
０２のシート抵抗の合成であり、それぞれの層は５００
Ω／口、及び０．３Ω／口のシート抵抗をもち、合成し
たシート抵抗は０．３Ω／口になる。上述したように、
抵抗層２の長さＬと、幅Ｗとの比は２であるので、本実
施例の抵抗体は１にΩの抵抗値をもつはずである。とこ
ろが、実測すると抵抗値は１．０２にΩであった。第２
図に示すように、電極１と抵抗層２の間には、仮想的な
接触抵抗層６が存在する。電極１が二ケ所存在するので
、電流が接触抵抗層６を通過する度に一個所当たり１０
Ωの接触抵抗が発生したと考えられる。

ここで、従来の構造、すなわち、高層抵抗層２０１のみ
のときと比較する。シート抵抗は本実施例と同じで、５
００Ω／口であったが、抵抗値は２にΩであった。電流
が接触抵抗層６を通過する度に一個所当たり５００Ωと
、本実施例の約５０倍もの接触抵抗が発生していた。

本実施例の製造手順について説明する。

■シリコンウェハを約１０００℃で、水分を含む酸素気
流中で熱処理し、表面にシリコンの熱酸化膜４を約１μ
ｍ形成する。

■クロム４８重量％、シリコン５２重量％の組成の焼結
体をターゲットとして、基板を約３００℃に加熱した状
態でアルゴン雰囲気中で高周波スパッタリングを行い、
シリコンの熱酸化膜４上に高層抵抗層２０１を約１０ｎ
ｍ堆積する。

■真空状態を保ったまま、アルミニウムをターゲットと
して、基板を約３００℃に加熱した状態でアルゴン雰囲
気中で高周波スパッタリングを行い、高層抵抗層２０１
上に低層抵抗層２０２を約０．１　　μｍ堆積する。

■通常のホトリソプロセスにより、抵抗層２を残す部分
のみホトレジスト膜を残し、他の部分は低層抵抗層２０
２が露出するようにする。

■下地のシリコンの熱酸化膜４と高層抵抗層２０１とは
化学エツチングに対する選択性がない上に、高層抵抗層
２０１と低層抵抗層２０２とを同時にエツチングできる
エツチング液がないので。

材料を選ばずにエツチングができ、しかも、エツチング
深さを正確にコントロールできるイオンミリング法を採
用し、ホトレジスト膜をマスクとして高層抵抗層２０１
、及び、低層抵抗層２０２を同時にエツチングし、抵抗
層２のパターンを形成する。この時、確実に抵抗層２を
除去するため、オーバーエツチングを行う、その結果、
シリコンの熱酸化膜４の一部がエツチングされ、段差７
が形成される。

■基板を約３００℃に加熱し、電子ビーム蒸着により、
アルミニウムの膜を約２μｍ堆積する。

■既に述べた方法と同じ通常のホトリソプロセスを使用
して、電極１のパターンをホトレジストで形成する。

■硝酸・酢酸・燐酸の混酸を約４０℃に加温し、ホトレ
ジスト膜をマスクとしてアルミニウムをエツチングし、
電極１のパターンを形成する。

この時、低層抵抗層２０２も同時にエツチングされて、
第１図に示すパターンが形成される。

前述のように、電極を先に形成してその上に抵抗膜を被
着する構造も考えられるが、本実施例では抵抗膜より膜
厚の大きい電極を抵抗膜の上に配置した。その結果、抵
抗膜が電極の段差に乗り上げることによる抵抗膜の段切
れ現象が生じない。

本実施例では、絶縁基板として表面を酸化したシリコン
ウェハを使用したが、これはシリコンウェハは表面の凹
凸や基板の反りが小さいこと、及び、半導体プロセスと
の相性が良いという点でセラミックス基板、その他の基
板材料より使いやすいためである。もちろん、絶縁基板
としてシリコンやセラミックスのような無機物のみを使
用する必要はなく、有機物を使用してもよい、一般に。

有機物は無機物よりも誘電率が小さいので、高速の信号
処理を必要とする分野では、有機絶縁物を使用した方が
良い結果が得られる場合もある。シリコンウェハを使用
するもう一つの利点は、シリコンウェハを単なる絶縁基
板として利用するのみならず、その中にＩＣ，ＬＳＩ等
の機能素子を組み込むことによってオン・チップ抵抗と
しての活用が図れる点にある。

また、本実施例ではクロムとシリコンの混合物を高層抵
抗層２０１を構成スる材料にし、しかも。

低層抵抗層２０２を高層抵抗層２０１の形成後に真空を
破らずに連続して形成する製造手段が採用したので、二
層構造であるにもかかわらず眉間の連続性が良好で、膜
の一体化が図れた。その結果、抵抗膜内の電流が層間を
スムーズに流れ、本発明の意図する内容を効果的に実証
できた。本実施例では、本発明の基本構成、すなわち、
電極と接する部分の層抵抗を抵抗体本体より小さくする
ことを実現する際に、最も単純な構成である二層構造と
したが、電極に接する部分の層抵抗が抵抗体本体より小
さければ二層構造にこだわる必要がないことはもちろん
である。二層以上であれば、三層でも、四層でも同様の
効果を得ることができる。

もちろん、単層構造でもかまわない。また、低層抵抗層
２０２を高層抵抗層２０１と電極１との間に配置したが
、単に、製造が容易であるためで、この構成に本質的な
意味はない。前述のように、高層抵抗層２０１を低層抵
抗層２０２と電極１との間に配置しても、その効果は変
わらない。

本実施例でクロムとシリコンの混合物を高層抵抗層を構
成する材料として採用したのは、比較的容易に高い層抵
抗が得られるためである。特に、クロムとシリコンの組
み合わせでなければならない理由はない、クロムとシリ
コンの組み合わせには、酸素を加えたり、クロムと酸化
シリコンとを混合したりといった変形もあり得る。シリ
コンとクロム以外の組み合わせでは、例えば、タングス
テン、モリブデンなどを挙げることができる。その他で
は、ニッケルとクロムの合金とか、チタンとアルミニウ
ムの合金とか、チタン、或いは、タンタルと窒素、酸素
、或いは、炭素との化合物等。

−射的に使われている薄膜抵抗材料から適当に選ぶこと
ができる。

また、低層抵抗層を構成する材料としてアルミニウムを
採用したのは、電極と同じ材料であるため、電極のパタ
ーン形成時に、特に、エツチング液を変えないで電極と
接していない部分のエツチング除去ができることと、高
層抵抗層を構成するクロム−シリコンとの接着が良好で
あることによる。

電極を構成する材料として本実施例ではアルミニウムを
使用したが、半導体で最も一般的な配線材料であり、物
理的、化学的性質はもちろん、プロセス上の長所、短所
、あるいは、電気的な特性に到るまで知り尽くされてい
るためである。他の材料に比べて使用に当たって問題点
が最も少ない材料である。もちろん、総合的な得失をよ
く見極め、金、銅、銀、タングステン、シリコン、及び
、その化合物等、種々の配線材料から電極の材料を選ぶ
ことができる。

本実施例による薄膜抵抗を複数個並べて第７図に示すよ
うな抵抗アレーチップ１６を製作した。

このチップはＩＣメモリの入力回路に使われ、静電気等
による過電圧からメモリを保護する働きをする。第８図
に、この抵抗アレーチップ１６を搭載した混成集積回路
２２の例を示す、ここで、抵抗アレーチップ１６は、メ
モリチップ１８の入力回路に繋がっている。この例では
、抵抗アレーチップ１６、メモリチップ１８、ＣＰＵチ
ップ１９を、いずれも、裸のチップで搭載している。実
装の面からみると、これらを総てはシリコンチップであ
り、しかも、電極はアルミニウム導体であるので、配線
プロセスをアルミニウム細線１７の超音波ワイヤボンデ
ィングで統一でき、コスト的にも有利になる。

第８図に破線で示した電池２０を搭載し、さらに、これ
も破線で示した外部端子２１を取り付けると、メモリ内
蔵ＩＣカードの主要部品となる。

外部函体を取り付け、第９図に示すようなＩＣカード２
３を製作した。

〈実施例２〉 本発明の第二の実施例を第１０図及び第１１図に従って
説明する。ここで、第１０図は本実施例の縦断面の斜視
図である。本実施例では、基板として電気絶縁性の硼珪
酸ガラス基板８を使用した。

電極１は、蒸着で形成したアルミニウムの薄膜であり、
その厚さは約２μｍである。抵抗層２は。

ニッケルとクロムが、それぞれ、５０重量％ずつの組成
をターゲットとするスパッタリング膜により構成されて
いる。

電極１、或いは、抵抗層２の寸法は第一の実施例と同じ
であるため、ここでは省略する。電極１と接する部分の
抵抗層２の膜厚は約１１００ｎであり、層抵抗は約５Ω
である。電極１と接しない部分の抵抗層２の膜厚は約１
０ｎｍであり、層抵抗は約５０Ωである。第一の実施例
と同様の測定の結果、抵抗値は１０４Ωであった。電流
が接触抵抗層（図示せず）を通過する度に一個所当たり
２Ωの接触抵抗が発生したと考えられる。

本実施例の製造手順について説明する。なお。

第１１図は抵抗値を監視しながらエツチングするための
、イオンミリング装置の断面図である。ここで、８は硼
珪酸ガラス基板、９はイオンミリング装置、１０は加速
グリッド、１１は減速グリッド、１２は試料保持具、１
３は抵抗測定用電線である。

■ニッケル５０重量％、クロム５０重量％の組成のニク
ロム合金をターゲットとして、基板に約３００℃に加熱
した状態でアルゴン雰囲気中で高周波スパッタリングを
行い、硼珪酸ガラス基板８上に抵抗層２を約１１００ｎ
堆積する。

■通常のホトリソプロセスにより、抵抗層２を残す部分
のみホトレジスト膜を残し、他の部分は抵抗層２が露出
するようにする。

■イオンミリング法により、ホトレジスト膜をマスフと
して抵抗層２をエツチングし、抵抗層２のパターンを形
成する。この時、確実に抵抗層２を除去するため、オー
バエツチングを行う。

その結果、硼珪酸ガラス基板８の一部がエツチングされ
、段差７が形成される。

■基板を約３００℃に加熱し、電子ビーム蒸着により、
アルミニウムの膜を約２μｍ堆積する。

■通常のホトリソプロセスを使用して、電極１のパター
ンをホトレジストで形成する。

（Φ硝酸・酢酸・燐酸の混酸を約４０℃に加温し、ホト
レジスト膜をマスクとしてアルミニウムをエツチングし
、電極１のパターンを形成する。

■第１１図に示すように、シリコンウェハ５を水冷した
試料保持具１２に樹脂（図示せず）で貼りつけ、シリコ
ンウェハ５の表面にある抵抗モニタ用端子（図示せず）
に抵抗測定用電線１３を接続する。

■試料室９０１及びイオン源９０２を、まず、高真空（
１０−’Ｐａ台）に排気し、次に、イオン源９０２にア
ルゴンガスを導入する。ガス圧を１Ｏ−２Ｐａ台に保ち
、加速グリッド１０およびイオン源９０２を直流の＋６
００ｖに、減速グリッド１１を一１５０Ｖに保持する。

イオン源９０２内のフィラメント（図示せず）から発生
した熱電子を利用してアルゴンのプラズマを作り、加速
グリッド１０及び減速グリッド１１でプラスのイオンを
引き出し、シリコンウェハ５に当てる。この、アルゴン
のプラスのイオンによってシリコンウェハ５の表面の抵
抗層２がエツチングされる。

■この時、減速グリッド１１とシリコンウェハ５の間に
熱電子を放出するフィラメント（図示せず）を接地し、
アルゴンのプラスのチャージを中和する。そのため、抵
抗測定用電線１３を利用してエツチング途中の抵抗値の
変化をモニタリングすることができる。

［相］目的の抵抗値になれば、イオンミリングを終了す
る。その結果、第１０図に示す第二の実施例を完成する
。

本実施例では、電極に接する部分の層抵抗が第一の実施
例の０．３Ω　より約−桁大きいため、接触抵抗の低減
効果は劣るが、構造が単純で、信頼性に優れる特徴があ
る。さらに、スパッタリング時の抵抗膜２の試料間の膜
厚のばらつき及び接触抵抗の試料間のばらつきをモニタ
・イオンミリングによって吸収できるため、高精度な薄
膜抵抗装置を得ることができる。

本実施例でニッケルとクロムの混合物を抵抗層を構成す
る材料として採用したのは、この混合物が比較的安価で
、しかも、安定した抵抗が容易に得られるためである。

特に、ニッケルとクロムの組み合わせでなければならな
い理由はない。第一の実施例で述べたように、種々の材
料を選定することができる。

電極を構成する材料として本実施例でもアルミニウムを
使用したが、その理由は第一の実施例で述べた通りであ
る。他の材料でもよいことは、第一の実施例と同じであ
る。

〈実施例３〉 本発明の第三の実施例を第１２図に基づいて説明する。

ここで、第１２図は本実施例の縦断面の斜視図である。

本実施例では、基板としてアルミナセラミックス基板１
４を使用し、その表面にポリイミド樹脂による皮膜１５
を形成した。この皮膜の厚さは約５μｍである。電極１
は、蒸着で形成したアルミニウムの薄膜であり、その厚
さは約２μｍである。抵抗層２は、第一の実施例と同じ
く、クロムとシリコンの混合物であり、高層抵抗層２０
１と低層抵抗層２０２からなる二層構造である。高層抵
抗層２０１の層抵抗は約５００Ω、厚さは約１０ｎｍ、
低層抵抗層２０２の層抵抗は約０．３Ω　、厚さは約１
１００ｎである。第一の実施例と同じであるので、図中
では表示を省略しているが、相対する電極１間にはさま
れた抵抗層２の長さは１６０μｍ、抵抗層２の幅Ｗは８
０μｍである。また、アルミニウム電極１と、抵抗層２
が接する部分の長さ１は１００μｍ、幅Ｗは抵抗層２の
幅と同じ８０μｍである。

以上の説明で明らかなように、本実施例は絶縁基板を除
いて第一の実施例と全く同じであり、接層抵抗も第一の
実施例と同様であるので詳しい記述は省略する。

本実施例の製造手順について、特に、第一の実施例と異
なる部分に重点をおいて説明する。

■アルミナセラミックス基板１４の表面に、回転塗布機
を用いてポリイミド樹脂を均一に塗布する。なお、硬化
後に膜厚が目標の５μｍになるように塗布条件を定める
。

■窒素気流中で最高３５０℃に加熱し、樹脂を硬化させ
、ポリイミド樹脂による皮膜１５を形成する。

■ポリイミド樹脂による皮膜１５上に高層抵抗層２０１
を約１０ｎｍ、さらに、低層抵抗層２０２を約１１００
ｎ高周波スパッタリング法で堆積する。

■通常のホトリソプロセスにより形成されたホトレジス
ト膜をマスクとして、イオンミリング法で高層抵抗層２
０１、及び、低層抵抗層２０２を同時にエツチングし、
抵抗層２のパターンを形成する。この時、確実に抵抗層
２を除去するため、オーバーエツチングを行う。その結
果、シリコンの熱酸化膜４の一部がエツチングされ。

段差７が形成される。

■アルミニウムの蒸着膜を約２μｍ堆積し、硝酸・酢酸
・燐酸の混酸による化学エツチングで電極１のパターン
を形成する。この時、低層抵抗層２０２も同時にエツチ
ングされて、第１２図に示すパターンが形成される。

本実施例では、絶縁基板として表面にポリイミド樹脂に
よる皮１１１１５を形成したアルミナセラミックス基板
１４を使用したが、その最も大きい理由は、ポリイミド
樹脂の誘電率が約３．５　と、第一の実施例及び第二の
実施例で述べた無機絶縁物に比較して小さいためである
。一般に、信号の伝送速度は誘電体の誘電率の平方根に
逆比例して速くなる。従って、高速の信号を扱う半導体
装置に使用する薄膜抵抗では、誘電率の小さい有機物を
基板とする必要がある。しかし、プリント配線板に代表
される有機物基板は、本発明が扱うようなミクロンオー
ダ以下の薄い抵抗薄膜を形成するには表面が粗すぎる。

その上、有機物は、一般に、耐熱性が充分でない、また
、気密シールができないというように、いくつかの欠点
を持っている。

その点、本実施例の構造では、有機物の持つ良好な電気
的特性と、無機物の持つ良好な機械的特性をうまく両立
させている。さらに、本実施例で使用したポリイミドは
、有機物の中では最も耐熱性の良好な物質の一種であり
、薄膜プロセスとのマツチングが非常に良い。

表面にポリイミド樹脂による皮膜１５を形成したもう一
つの理由は、アルミナセラミックス基板１４の表面の凹
凸をポリイミド樹脂による皮膜１５が吸収し、表面を平
滑化するためである。本実施例では、約５μｍのポリイ
ミド樹脂を塗布することにより、表面の粗さが数μｍか
ら数十ｎｍへと約二桁小さくなり、抵抗層２の膜厚とほ
ぼ同じオーダにすることができた。

〔発明の効果〕

本発明によれば、抵抗薄膜と電極の接触部における抵抗
薄膜の層抵抗を小さくできるため、電流分布の局部集中
を軽減することができ、その結果。

実質的に接触面積が大きくなり、抵抗薄膜と電極の接触
抵抗を低減することができる。

【図面の簡単な説明】

第１図は本発明の第一の実施例の部分断面斜視図、第２
図は第１図の拡大断面図、第３図は従来例の拡大断面図
、第４図は本発明の作用を示す等価回路図、第５図は本
発明の基本的構成を示す拡大断面図、第６図は本発明の
作用を示す拡大断面図、第７図、第８図及び第９図は本
発明による第一の実施例の平面図及び斜視図、第１０図
は本発明の第二の実施例の部分断面斜視図、第１１図は
第二の実施例の製造装置の断面図、第１２図は本発明に
よる第三の実施例の部分断面斜視図である。 １・・・電極、２・・・抵抗層、２０１・・・高層抵抗
層、２０２・・・低層抵抗層、３・・・絶縁層、４・・
・シリコンの熱酸化膜、５・・・シリコンウェハ、６・
・・接触抵抗層、７・・・段差、８・・・硼珪酸ガラス
基板、９・・・イオンミリング装置、９０１・・・試料
室、９０２・・・イオン源、１０・・・加速グリッド、
１１・・・減速グリッド、１２・・・試料保持具、１３
・・・抵抗測定用電線、１４・・・アルミナセラミック
ス基板、１５・・・ポリイミド樹脂による皮膜、１６・
・・抵抗アレーチップ、１７・・・アルミニウム細線、
１８・・・メモリーチップ、１９・・・ＣＰＵチップ、
２０・・・電池、２１・・・外部端子、２２・・・混成
集積回路、２３・・・ＩＣカード。

Claims (13)

【特許請求の範囲】
1. １．誘電体基体の一主面、あるいは前記誘電体基体の一
   主面に形成された誘電体の下地膜の表面の所要個所に形
   成された抵抗薄膜と、前記抵抗薄膜上、或いは、前記抵
   抗薄膜と前記誘電体下地膜との間の局要個所に形成され
   、前記抵抗薄膜と電気的に接続され、前記抵抗薄膜より
   層抵抗の小さい電極薄膜とにより構成される薄膜抵抗装
   置に於いて、 前記抵抗薄膜の電極電極薄膜と接する部分が、層抵抗の
   異なる複数の薄膜の積層構造で構成され、前記抵抗薄膜
   の前記電極薄膜と接する部分以外の部分が、前記複数の
   薄膜の中の最も層抵抗の大きい単一の薄膜で構成される
   ことを特徴とする薄膜抵抗装置。
2. ２．前記電極薄膜と接する部分の抵抗薄膜が、異なる材
   質の薄膜による積層構造である請求項１に記載の薄膜抵
   抗装置。
3. ３．前記電極薄膜と接する部分に付加された前記抵抗薄
   膜の構成部材が、前記抵抗薄膜の総ての部分を構成する
   部材と前記電極部材との間に配置されている請求項１に
   記載の薄膜抵抗装置。
4. ４．前記抵抗薄膜の総ての部分を構成する部材が、前記
   電極薄膜と接する部分に付加された前記抵抗薄膜の構成
   部材と前記電極部材との間に配置されている請求項１に
   記載の薄膜抵抗装置。
5. ５．前記電極薄膜と接する部分に付加された前記抵抗薄
   膜の構成部材が、クロム、チタン、モリブデン、タング
   ステン、アルミニウム、銅の何れかを主成分とする材料
   で構成される請求項１または２または３または４に記載
   の薄膜抵抗装置。
6. ６．誘電体基体の一主面、あるいは、前記誘電体基体の
   一主面に形成された誘電体下地膜の表面の所要個所に形
   成された抵抗薄膜と、前記抵抗薄膜上、或いは、前記抵
   抗薄膜と前記誘電体下地膜との間の所要個所に形成され
   、前記抵抗薄膜と電気的に接続される前記抵抗薄膜より
   層抵抗の小さい電極薄膜とにより構成される薄膜抵抗装
   置に於いて、 前記抵抗薄膜が均一な単一の薄膜層で構成され、前記抵
   抗薄膜の前記電極薄膜と接しない部分の膜厚が、前記電
   極薄膜と接する部分の膜厚より薄いことを特徴とする薄
   膜抵抗装置。
7. ７．誘電体基体の一主面、あるいは前記誘電体基体の一
   主面に形成された誘電体下地膜の表面の所要個所に形成
   された抵抗薄膜と、前記抵抗薄膜上、或いは、前記抵抗
   薄膜と前記誘電体下地膜との間の所要個所に形成され、
   前記抵抗薄膜と電気的に接続される前記抵抗薄膜より層
   抵抗の小さい電極薄膜とにより構成される薄膜抵抗装置
   の製造方法に於いて、 前記抵抗薄膜を層抵抗の異なる複数の薄膜の積層構造と
   して形成し、前記電極薄膜と接する部分以外の部分の層
   抵抗の最も大きい層を残して他の層を除去することを特
   徴とする薄膜抵抗装置の製造方法。
8. ８．誘電体基体の一主面、あるいは前記誘電体基体の一
   主面に形成された誘電体下地膜の表面の所要個所に形成
   された抵抗薄膜と、前記抵抗薄膜上、或いは、前記抵抗
   薄膜と前記誘電体下地膜との間の所要個所に形成され、
   前記抵抗薄膜と電気的に接続される前記抵抗薄膜より層
   抵抗の小さい電極薄膜とにより構成される薄膜抵抗装置
   の製造方法に於いて、 前記抵抗薄膜の前記電極薄膜と接しない部分を部分的に
   エッチング除去することにより前記抵抗薄膜の膜厚を減
   少することを特徴とする薄膜抵抗装置の製造方法。
9. ９．前記抵抗薄膜の前記電極薄膜と接しない部分を部分
   的にエッチング除去する際に、抵抗値を監視しながらエ
   ッチング除去する請求項８に記の薄膜抵抗装置の製造方
   法。
10. １０．誘電体基体の一主面、あるいは前記誘電体基体の
    一主面に形成された誘電体下地膜の表面の所要個所に形
    成された抵抗薄膜と、前記抵抗薄膜上、或いは、前記抵
    抗薄膜と前記誘電体下地膜との間の所要個所に形成され
    、前記抵抗薄膜と電気的に接続される前記抵抗薄膜より
    層抵抗の小さい電極薄膜とにより構成される薄膜抵抗装
    置を搭載した混成集積回路に於いて、 前記抵抗薄膜の前記電極薄膜と接する部分が、層抵抗の
    異なる複数の薄膜の積層構造で構成され、前記抵抗薄膜
    の該電極薄膜と接する部分以外の部分が、前記複数の薄
    膜の中の最も層抵抗の大きい単一の薄膜で構成されるこ
    とを特徴とする薄膜抵抗装置を搭載した混成集積回路。
11. １１．誘電体基体の一主面、あるいは前記誘電体基体の
    一主面に形成された誘電体下地膜の表面の所用個所に形
    成された抵抗薄膜と、前記抵抗薄膜上、或いは、前記抵
    抗薄膜と前記誘電体下地膜との間の所要個所に形成され
    、前記抵抗薄膜と電気的に接続される前記抵抗薄膜より
    層抵抗の小さい電極薄膜とにより構成される薄膜抵抗装
    置を搭載した混成集積回路に於いて、 前記抵抗薄膜の前記電極薄膜と接しない部分の膜厚が、
    前記電極薄膜と接する部分の膜厚より薄いことを特徴と
    する薄膜抵抗装置を搭載した混成集積回路。
12. １２．誘電体基体の一主面、あるいは前記誘電体基体の
    一主面に形成された誘電体下地膜の表面の所要個所に形
    成された抵抗薄膜と、前記抵抗薄膜上、或いは、前記抵
    抗薄膜と前記誘電体下地膜との間の所要個所に形成され
    、前記抵抗薄膜と電気的に接続される前記抵抗薄膜より
    層抵抗の小さい電極薄膜とにより構成される薄膜抵抗装
    置を搭載したＩＣカードに於いて、 前記抵抗薄膜の前記電極薄膜と接する部分が、層抵抗の
    異なる複数の薄膜の積層構造で構成され、前記抵抗薄膜
    の前記電極薄膜と接する部分以外の部分が、該複数の薄
    膜の中の最も層抵抗の大きい単一の薄膜で構成されるこ
    とを特徴とする薄膜抵抗装置を搭載したＩＣカード。
13. １３．誘電体基体の一主面、あるいは前記誘電体基体の
    一主面に形成された誘電体下地膜の表面の所要個所に形
    成された抵抗薄膜と、前記抵抗薄膜上、或いは、前記抵
    抗薄膜と前記誘電体下地膜との間の所要個所に形成され
    、前記抵抗薄膜と電気的に接続される前記抵抗薄膜より
    層抵抗の小さい電極薄膜とにより構成される薄膜抵抗装
    置を搭載したＩＣカードに於いて、 前記抵抗薄膜の前記電極薄膜と接しない部分の膜厚が、
    前記電極薄膜と接する部分の膜厚より薄いことを特徴と
    する薄膜抵抗装置を搭載したＩＣカード。