JPH01276701A - 薄膜抵抗装置、その製造方法、並びにそれを塔載した混成集積回路及びｉｃカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は誘電体の表面の所要箇所に形成された抵抗薄膜
と、該抵抗薄膜上に形成される電極薄膜により構成され
る薄膜抵抗装置、特に該抵抗薄膜の比抵抗が膜厚方向で
異なる値を有し、しかも、該電極薄膜に接する面に於い
て最も大きい値となることを特徴とする薄膜抵抗装置、
その製造方法、並びにそれを搭載した混成集積回路及び
ＩＣカードに関する。

〔従来の技術］ 近年、半導体分野における微細化の進展に伴い、薄膜抵
抗、とりわけ薄膜の特徴である微細パターンによる高集
積薄膜抵抗の需要の伸びが著しい。

微細化に伴い、種々の問題が生じているが、主なものは
抵抗体と電極の相互関係に関連している。

まず、抵抗体と電極の相互拡散による反応層の形成が挙
げられる。この問題を解決するための構造として、例え
ば、特開昭５５−８７４０３号公報に開示されているよ
うに、電極材料と抵抗材料との相互反応を防止する層を
その界面に設ける手段が考えられる。この層には、相互
反応を防止する特性と゛共に、抵抗体と電極を電気的及
び機械的に良好に接続する特性が要求される。したがっ
て、クロム或いはチタンといった活性金属が選ばれる。

これらの材料は、その比抵抗が電極材料と抵抗材料との
中間であるという性質も有している。

もう一つの大きな問題は、抵抗体と電極の間に生じる接
触抵抗である。この問題を避けるため、以下に示すよう
な様々な対応策が提案されている。

（１）接触抵抗を下げる手段 接触抵抗を下げるために、以下の２つの手段が開示され
ている。

■　接触部の抵抗材料の比抵抗を下げる手段特開昭５８
−３２４１５号あるいは同５８−１７３８３０号公報に
開示されているように、電極と接触する抵抗体の部分に
例えばボロンあるいは燐のような比抵抗を下げる物質を
注入して、電極との接触を良好にする手段が考えられて
いる。

■　接触部に抵抗材料と電極材料の化合物層を形成する
手段 抵抗材料と電極材料が化合してできる物質の中には、両
者の中間の比抵抗を示すものがある。そこで、特開昭５
９−２０５７１７号公報に開示されているように、電極
とシリコンの間に金属シリコン化層を設けることによっ
て接触抵抗を下げる方法が考えられている。また、特開
昭５７−８０７２１　、号公報に開示されているように
、イオン打込みの技術を用いてシリコンと金属（電極材
料）の化合物層を形成する方法もある。

もちろん、以上述べたような前例を挙げるまでもなく、
抵抗性の層例えばシリコン中の拡散層に電極層例えばア
ルミニウム層を接触させる場合には、接触部に不純物濃
度を高めた所謂ｎプラスあるいはｐプラスと呼ばれる層
を設けてシリコンの比抵抗を下げ、接触抵抗を低く押え
る手段は一般に採用されており、抵抗層と電極の間に両
者の中間程度の比抵抗の層を設けることは常識ともいえ
る。

しかしながら、このような手段で接触抵抗をゼロにする
ことはできない。そこで、以下に示す解決手段が考案さ
れている。

（２）　　接触抵抗をコントロールする手段接触抵抗が
存在することを前提として積極的に利用する手段が開示
されている。特開昭６１−１０２７６４号公報では複数
の抵抗体の抵抗値を同じにするための配線パターンの工
夫に関して、また、特開昭６１−４９４５５号公報では
、抵抗体の長さと幅の比から計算される抵抗値の比を、
接触抵抗に依らず一定にするためのパターンの工夫に関
して、それぞれ開示している。

これらの前例が示すように、接触抵抗の存在は、先に述
べた電極との反応の問題と並んで薄膜抵抗では無視でき
ない問題であり、その低減策が常に模索されている。

〔発明が解決しようとする課題〕

上記従来技術では、その目的が抵抗体と電極との反応防
止であれ、接触抵抗の低減であれ、抵抗薄膜と電極との
間に比抵抗が両者の中間程度になる層を挿入するという
点で構成上は似たものとなっている。ところが、接触抵
抗の低減という目的に限れば、このような構成では充分
な効果を期待できなかった。その結果、既に述べたよう
に、接触抵抗を前提とした薄膜抵抗装置の設計も行われ
ていた。

本発明の目的は、上記した従来技術の欠点を解消した、
接触抵抗の小さい薄膜抵抗装置を提供することである。

〔課題を解決するための手段〕

本発明者らは、上記目的を達成すべく鋭意研究した結果
、接触部における電流分布の局部集中をなくすことによ
って、実質的に接触面積を大きくし、接触抵抗を良好に
低減しうることを見出し、この知見に基づいてさらに研
究を重ね、本発明を完成したものである。

、即ち、本願の第１の発明は誘電体基体の一主面、ある
いは基体の一主面に形成された誘電体下地膜の表面の所
要箇所に形成された抵抗薄膜と、該抵抗薄膜上に形成さ
れ、該抵抗薄膜と電気的に接続される該抵抗薄膜より比
抵抗の小さい電極薄膜により構成される薄膜抵抗装置に
於いて、該抵抗薄膜の比抵抗が膜厚方向で異なる値を有
し、しかも、該電極薄膜に接する面に於いて最も大きい
値となることを特徴とする薄膜抵抗装置である。

本願の第２の発明は誘電体基体の一主面、あるいは基体
の一主面に形成された誘電体下地膜の表面の所要箇所に
形成された抵抗薄膜と、該抵抗薄膜上に形成され、該抵
抗薄膜と電気的に接続される該抵抗薄膜より比抵抗の小
さい電極薄膜により構成される薄膜抵抗装置の製造方法
に於いて、該抵抗薄膜の構成元素の構成比を膜厚方向で
連続的に変化させ、比抵抗を膜厚方向で異なる値にし、
しかも、（亥電極薄膜に接する面に於いて最も大きい値
とすることを特徴とする薄膜抵抗装置の製造方法である
。

また、第３、第４の発明は、上記薄膜抵抗装置を搭載し
た混成集積回路及びＩＣカードである。

本発明の構成要件をさらに具体的に説明する。

第１の発明の薄膜抵抗装置は、誘導体下地、抵抗膜、抵
抗膜上の電極を基本の構成とし、抵抗膜の比抵抗が膜厚
方向で変化し、しかも、電極に接する面において最も比
抵抗が大きいことを特徴とし、この要件を満たせば、後
述の実施例のみに限定されることなく、以下に述べるよ
うな種々の変形も可能である。

（ａ）　　抵抗体の電極に接する面が抵抗体中で最も比
抵抗の高い層になっていれば、最も比抵抗の高い層内に
おいて今述べた電流の膜厚方向へのヘクトルを誘発する
効果が生じるので、特に電極から最も遠い層が最も比抵
抗の小さい層である必要はない。

（ｂ）　　電極の比抵抗が抵抗体の比抵抗より小さけれ
ばよく、電極と抵抗体の比抵抗の絶対値やお互いの比に
ついての制約はない。

（Ｃ）　　抵抗体内の比抵抗は膜厚方向に連続的に変化
してもよく、また、断続的に変化してもよい。

（ｄ）　　抵抗体内の比抵抗が断続的に変化する場合に
は、抵抗体を分割する層の数や、各層の厚さについての
制約はない。

（ｅ）　　比抵抗を膜厚方向で変化させる手段は、特に
問わない。比抵抗の異なる元素を２種以上組合せ、膜厚
方向で構成比を変化させることにより目的を達成するこ
ともできる。もちろん、膜厚方向で構成元素そのものを
変えてもよい。さらに、同一の構成元素群からなる抵抗
膜とし、膜厚方向でお互いの構成比を変化させる手段を
選べば、構成元素間の接着に関する不具合がなく、目的
の達成には最も実現性が高い。単一の元素、或いは、単
一の化合物により抵抗膜を形成し、膜厚方向で結晶構造
等、比抵抗に影響を与える物理的、化学的物性を変化さ
せることにより目的を達成することも可能である。以上
述べた種々の手段を適宜組合せて目的を達成してもよい
。

〔作　用〕

第２図は、比抵抗ρ１の電極と、比抵抗ρ２の抵抗体が
接触抵抗ゼロで接触している場合の電極端部近傍の抵抗
層内部の電位分布及び電流経路をシミュレーションした
結果の模式図である。ここで、ＩＩ）１を３μΩ・ＣＩ
ｌとし、Ｒ２を１０００　ｕΩ・Ｃｍとした。、シミュ
レーションの結果では電流は電極の先端のごく狭い領域
で抵抗体に流れ込むことがわかる。

このことを別の見方で第３図に従って検証してみる。電
極と抵抗体の接している部分では抵抗体と電極が並列抵
抗を形成していると考えることができる。電極の抵抗（
Ｒ１）は電極の比抵抗（Ｒ１）を膜厚（ｔｌ）で除した
商、すなわち電極のシート抵抗と、接触部の長さ（１）
と幅（噴の比との積、抵抗体の抵抗（Ｒ２）は電極の比
抵抗（Ｒ２）を膜厚（ｔ２）で除した商、すなわち抵抗
体のシート抵抗と、接触部の長さ（１）と幅（−）の比
との積である。電極の膜厚（ｔｌ）を１μｍ、抵抗体の
膜厚（ｔ２）を０．１μｍとすると、電極のシート抵抗
は０．０３Ω／口、抵抗体のシート抵抗は１００Ω／口
となる。電極と抵抗体を流れる電流の分担は両者の抵抗
値すなわちシー、ト抵抗に反比例するから、抵抗体には
全体の約０．０３％の電流しか流れず、残りのほぼ１０
０％は電極中を流れることになる。その結果、電極中を
通過した大部分の電流は、電極の先端で一挙に抵抗体の
中に流れ込む。

電極と抵抗体の間に接触抵抗がなければ、電極先端でど
のように電流集中が生じても、電位が局部的に大きくな
ることはない。ところが、接触抵抗が存在すると、電極
から抵抗体に流れ込む電流の集中度合すなわち、実効的
な給電面積に応じて局部的な電位の増加の程度が違って
くる。これがマクロな（測定される）接触抵抗の違いと
なってあられれてくる。

従来の考え方では、電極と抵抗体の接触部では完全に均
一な電流が流れていると仮定しないまでも、局部集中の
モデルを念頭に置いてはいない。

本発明は、給電部における電流の局部集中を緩和するこ
とによって接触抵抗を低減しようとする点で、従来には
ない考え方を提供するものである。

本発明の基本構成及び基本動作を第４図、第５図及び第
６図に従って説明する。第４図は、本発明の一実施の態
様を示す断面図であり、符号１は電極、符号２は抵抗層
、そして符号３は絶縁層を意・味する。第５図は、第４
図の実施態様における電極端部近傍の抵抗層内部の電位
分布及び電流経路をシミュレーションした結果の模式図
である。

また、第６図は、本発明の動作原理を模式的に示す説明
図である。第４図では、最も単純な例として、抵抗体が
比抵抗の異なる２層からなりたち、それぞれの層内では
均一な比抵抗を有する構造について述べる。電極１と接
する抵抗の部分が抵抗体内で最も比抵抗が高いことが本
発明の必須要件である。したがって、ここでは電極１（
比抵抗：ρ１）に接する層を高比抵抗層２０１（比抵抗
：ρ２１）とし、電極１から離れた層を低比抵抗層２０
２（比抵抗；ρ２２）とした。

第５図に、第４図の構成の場合の電極端部近傍の抵抗層
内部の電位分布及び電流経路をシミュレーションした結
果を示す。第２図と比較すると、抵抗層内の電位分布が
電極１側に湾曲する度合いが軽減され、その結果、抵抗
層２への電流の流入経路が広がっていることがはっきり
判る。第６図に示すように、電極と接する部分の抵抗体
の比抵抗がその他の部分より大きいと、膜内の膜に平行
な電位分布が下地の低い比抵抗の層で緩和されるため、
電流ベクトルは膜厚方向に偏向される。その結果、電極
から流入した電流は、抵抗体の内部に早く到達する。す
なわち、電極先端における電流の局部集中現象が緩和さ
れることになる。

［実施例］ 以下、本発明を実施例により更に具体的に説明するが、
本発明はこれら実施例に限定されない。

なお、本発明の実施例１から３を、第１図及び、第７図
から第９図に従って説明する。各図において符号ｌは電
極、符号２は抵抗層を意味する。

［実施例１］ 本発明の第１の実施例を第１図に従って説明する。ここ
で、第１−１図は、本実施例を抵抗層の端面の抵抗層側
で縦に切断し、斜めから眺めた図であり、第１−２図は
、本実施例の片方の電極の先端を拡大した断面図である
。本実施例では、基板としてシリコンウェハ５を使用し
、酸化雰囲気中で熱処理することにより、その表面に厚
さ約１μｍのシリコンの熱酸化膜４を形成し、絶縁基板
とした。電極１は、蒸着で形成したアルミニウムの薄膜
であり、その厚さは約２μｍである。抵抗層２は、クロ
ムとシリコンの混合物により構成されている。抵抗層２
は、高比抵抗層２０１と低比抵抗層２０２からなる２層
構造であり、高比抵抗層２０１の比抵抗は約１０ｍΩ・
ｃｍ、厚さは約０．１μｍ、低比抵抗層２０２の比抵抗
は約５００μΩ・ＣＴ１１、厚さは約５ｎｍである。高
比抵抗層２０１は、クロム２０重量％、シリコン８０重
量％の組成をターゲットとするスパッタリング膜であり
、低比抵抗層２０２は、クロム４８重量％、シリコン５
２重量％の組成をターゲットとするスパッタリング膜で
ある。相対する電極１どうしではさまれた抵抗層２の長
さ（Ｌ）は１６０μｍ、抵抗層２の幅（Ｗ）は８０μｍ
である。また、アルミニウム電極１と、抵抗Ｎ２が接す
る部分の長さ（１）は１００μｍ、幅（−）は抵抗層２
の幅と同じ８０μｍである。

抵抗層２のシート抵抗は高比抵抗層２０１と低比抵抗層
２０２のシート抵抗の合成であり、それぞれの層は１に
Ω／口のシート抵抗を有するので、合成したシート抵抗
は５００Ω／口になる。上述したように、抵抗層２の長
さ（Ｌ）と、幅（ｈ’）との比は２であるので、本実施
例の抵抗体は１にΩの抵抗値を有する筈である。ところ
が、実測すると抵抗値は１，１にΩであった。第１−２
図に示すように、電極１と抵抗層２の間には、仮想的な
接触抵抗層６が存在する。電極１が２ケ所存在するので
、電流が接触抵抗層６を通過する度に１個所光たり５０
Ωの接触抵抗が発生したと考えられる。

ここで、従来の構造すなわち、高比抵抗層２０１のみで
０．２μｍとしたとき、あるいは、低比抵抗層２０２の
みで１０Ωｍとしたときと比較する。シート抵抗は本実
施例と同じで、５００Ω／口であったが、いずれも抵抗
値は２にΩもあった。電流が接触抵抗層６を通過する度
に１個所光たり５００Ωと、本実施例の約１０倍もの接
触抵抗が発生していた。

本実施例の薄膜抵抗装置の製造手順について説明する。

■　シリコンウェハを約１０００°Ｃで、水分を含む酸
素気流中で熱処理し、表面にシリコンの熱酸化膜４を約
１μｍ形成する。

■　クロム４８重量％、シリコン５２重量％の組成の焼
結体をターゲットとして、基板を約３００°Ｃに加熱し
た状態でアルゴン雰囲気中で高周波スパツタリングを行
い、上記シリコンの熱酸化膜４上に低比抵抗層２０２を
約５ｎｍ堆積する。

■　真空状態を保ったまま、クロム２０重量％、シリコ
ン８０重景％の組酸量焼結体をターゲットとして、基板
を約３００°Ｃに加熱した状態でアルゴン雰囲気中で高
周波スパッタリングを行い、上記低比抵抗層２０２上に
高圧抵抗層２０１を約０．１μｍ堆積する。

■　通常のホトリソプロセスにより、抵抗層２を残す部
分のみホトレジスト膜を残し、他の部分は高比抵抗層２
０１が露出するようにする。

■　下地のシリコンの熱酸化膜４と抵抗層２とは化学エ
ツチングに対する選択性がないので、エツチング深さを
正確にコントロールできるイオンミリング法を採用し、
上記ホトレジスト膜をマスクとして高比抵抗層２０１及
び低比抵抗層２０２を同時にエツチングし、抵抗Ｎ２の
パターンを形成する。この時、確実に抵抗層２を除去す
るため、オーバーエツチングを行う。その結果、シリコ
ンの熱酸化膜４の一部がエツチングされ、段差７が形成
される。

■　基板を約３００°Ｃに加熱し、電子ビーム蒸着によ
り、アルミニウムの膜を２μｍ堆積する。

■　既に述べた方法と同じ通常のホトリソプロセスを使
用して、電極１のパターンをホトレジストで形成する。

■　硝酸・酢酸・燐酸の混酸を約４０°Ｃに加温し、ホ
トレジスト膜をマスクとしてアルミニウムをエツチング
し、電極１のパターンを形成する。

本実施例では、絶縁基板として表面を酸化したシリコン
ウェハを使用したが、シリコンウェハは表面の凹凸や基
板の反りが小さいこと、及び半導体プロセスとの相性が
良いという点でセラミックス基板等、その他の基板材料
より使いやすいためである。もちろん、絶縁基板として
シリコンやセラミックスのような無機物のみを使用する
必要はなく、有機物を使用してもよい。一般に有機物は
無機物よりも誘電率が小さいので、高速の信号処理を必
要とする分野では、有機絶縁物を使用した方が良い結果
が得られる場合もある。

また、本実施例ではクロムとシリコンの混合物を抵抗層
２を構成する材料にし、しかも、高比抵抗層２０１を低
比抵抗層２０２形成後に真空を破らず連続して形成する
製造手段を採用したので、２層構造であるにもかかわら
ず眉間の連続性が良好で、膜の一体化が図れた。その結
果、抵抗膜内の電流が層間をスムーズに流れ、本発明の
意図する内容を効果的に実証できた。本実施例では、本
発明を複数の異なった比抵抗を有する抵抗膜の積層体と
して実現する際に、最も単純な構成である２Ｎ構造とし
たが、電極に接する面の比抵抗が抵抗体中で最も高けれ
ば２層構造にこだわる必要がないことはもちろんである
。２層以上であれば、３層でも、４層でも同様の効果を
得ることができる。ただし、層数を増すことによって新
たな効果を生むことはない。本実施例でクロムとシリコ
ンの混合物を抵抗材料として採用したのは、比較的容易
に高比抵抗が得られることと、混合割合を変えることに
よって比抵抗を大幅に変化させることができるためであ
る。−船釣には、同じ元素の組合せでその構成比を変化
させれば比抵抗を変えることは可能であり、特にクロム
とシリコンの組合せでなければならない理由はない。ま
た、抵抗膜としての一体化の程度は劣るが、異なる元素
による多層膜も、本発明の基本的な構成として考えられ
る。

電極１を構成する材料として本実施例ではアルミニウム
を使用したが、半導体で最も一般的な配線材料であり、
物理的、化学的性質はもちろん、プロセス上の長所、短
所、あるいは、電気的な特性に到るまで知り尽くされて
いるためである。他の材料に比べて使用に当たって問題
点が最も少ない材料である。もちろん、総合的な得失を
よく見極め、金、銅、銀、タングステン、シリコン及び
その化合物等、種々の配線材料から電極１の材料を選ぶ
ことができる。

本実施例による薄膜抵抗を複数個並べて第１０図に示す
ような抵抗アレーチップ１６を製作した。このチップは
ＩＣメモリーの入力回路に使われ、静電気等による過電
圧からメモリーを保護する働きをする。第１１図に、こ
の抵抗アレーチップ１６を搭載した混成集積回路２２に
例を示す。ここで、抵抗アレーチップ１６は、メモリー
チップ１８の入力回路に繋がっている。この例では、抵
抗アレーチップ１６、メモリーチップ１８、ＣＰＵチッ
プ１９をいずれもペアチップ（裸のチップ）で搭載して
いる。実装の面から眺めると、これら総てはシリコンチ
ップであり、しかも、電極はアルミニウム導体であるの
で、配線プロセスをアルミニウム細線１７の超音波ワイ
ヤボンディングで統一でき、コスト的にも有利になる。

第１１図に破線で示した電池２０を搭載し、さらにこれ
も破線で示した外部端子２１を取り付けると、メモリー
内蔵ＩＣカードの主要部品となる。外部函体を取り付け
、第１２図に示すようなＩＣカード２３を制作した。

〔実施例２］ 本発明の第２の実施例を第７図及び第８図に従って説明
する。ここで、第７−１図は本実施例の縦断面を斜めか
ら眺めた図であり、第７−２図は本実施例の一部の断面
図である。本実施例では、基板として電気絶縁性を有す
る硼珪酸ガラス基板８を使用した。電極１は、蒸着で形
成したアルミニウムの薄膜であり、その厚さは約３ａｍ
である。

抵抗層２は、クロムとシリコンの混合物により構成され
ている。抵抗Ｎ２は、みがけ上は単一の層であるが、表
層に向かって比抵抗の高くなる抵抗層２０３となってお
り、電極１と接する面の比抵抗が最も大きくなっている
。表層付近の比抵抗は約２０ｍΩ・ｃｍであり、最下層
付近では約１ｍΩ・ｃｍである。抵抗層２０３の厚さは
約０．２μｍであり、クロムとシリコンの混合物で構成
されている。相対する電極１どうしではさまれた抵抗層
２０３の長さ（Ｌ）は１６０μｍ、幅（Ｗ）は８０μｍ
である。また、アルミニウム電極工と、抵抗層２０３が
接する部分の長さ（＋）は１００μｍ、幅（噴は抵抗層
２０３の幅（Ｗ）　　と同じ８０μｍである。

抵抗層２８３のシート抵抗は、膜厚方向で変化する導電
率（比抵抗の逆数）を膜厚方向に積分した値の逆数であ
り、実測の結果、上述した第１の実施例と同じ５００Ω
／口であった。上述したように、抵抗層２の長さ（Ｌ）
と、幅（Ｗ）との比は２であるので、本実施例の抵抗体
は１にΩの抵抗値を有する筈である。ところが、実測す
ると抵抗値は第１の実施例より少し小さい１．０５にΩ
であった。第７−２図に示すように、電極１と抵抗層２
０３の間には、仮想的な接触抵抗層６が存在する。電極
１が２ケ所存在するので、電流が接触抵抗層６を通過す
る度に１ケ所当たり２５Ωの接触抵抗が発生したと考え
られる。この値は、第１の実施例の約半分であり、本実
施例が効果の高い構造であることを実証している。

第１の実施例で比較のために使用した従来の構造と比較
した。その結果、本実施例では従来の構造に比べて、接
触抵抗層６の１個所光たり約２０分の１の接触抵抗に抑
えられていることが判明した。

本実施例の製造手１ｊ（資）について説明する。なお、
第８図は、表層はど比抵抗の高い抵抗層２０３を形成す
るための高真空蒸着装置の断面図である。ここで、符号
８は硼珪酸ガラス基板、符号９はペルジャー、符号１０
はヒータ、符号１１はクヌーセンセル、符号１２はシリ
コン、符号１３はクロムである。

■　硼珪酸ガラス基板８を高真空蒸着装置のペルジャー
９内にセットし、ヒータ１ｏで約３００”Ｃに加熱する
。

■　蒸発速度の安定化のため、予めシリコン１２を融点
（１４１０°Ｃ）以上に加熱し、表面積を一定にしてお
く。　（クロムは融点が高いと同時に蒸気圧が高いので
予備溶融はできない。） ■　クロム１３とシリコン１２の蒸発速度とクヌーセン
セル１１の温度との関係を予め求めておき、それぞれの
クヌーセンセルの温度を、クロムとシリコンが重量でほ
ぼ１対１になるようにセントしてからシャッター（図示
せず）を開ける。

■　クヌーセンセルは、温度制御が正確で、通常の蒸着
ボートや電子ビームによる場合より１桁以上蒸発速度を
遅くできる。本実施例でも０．２μｍの堆積に約３０分
かけることができ、膜組成の制御■が容易にできた。

■　蒸着中は、シリコン１２用のクヌーセンセル１１の
温度を徐々に上げ、クロム１３用のクヌーセンセル１１
の温度を徐々に下げるようにプログラムしておき、蒸着
終了時すなわち、最上層ではクロムとシリコンの重量比
が約１対１０になるようにした。

■　下地の硼珪酸ガラス基板８と抵抗層２０３とは化学
エツチングに対する選択性がないので、先の実施例と同
じくイオンミリング法を採用し、ホトレジスト膜をマス
クとして抵抗層２０３のパターンを形成する。この時の
オーバーエツチングの結果、硼珪酸ガラス基板８の一部
がエツチングされ、段差７が形成される。

（ここで、通常の化学エツチングにより抵抗層２０３の
パターンを形成する手段について触れておく。スパッタ
リング等の方法で５酸化タンタルの皮膜を硼珪酸ガラス
基板８上に形成すれば、抵抗層２０３を弗酸と硝酸の混
酸でエツチングでき、しかも、下地の硼珪酸ガラスがエ
ツチングされない。） ■　基板を約３００”Ｃに加熱し、電子ビーム蒸着によ
り、アルミニウムの膜を約３μｍ堆積する。

■　硝酸・酢酸・燐酸の混酸を使用し、ホトレジスト膜
をマスクとしてアルミニウムをエツチングし、電極１の
パターンを形成する。

本実施例では、絶縁基板として硼珪酸ガラスを使用した
が、安価であり、しかも表面の凹凸や基板の反りが小さ
いという点でセラミックス基板より使いやすいためであ
る。

また、本実施例ではクロムとシリコンの混合物を抵抗層
２を構成する材料にするという点では第１の実施例と同
じであるが、製膜方法に工夫を凝らし、第１の実施例の
ように複層構造でなく、単層の抵抗膜としたため、抵抗
層内部での電流の動きが理想的になり、第１の実施例よ
り効果が顕著に現れた。

もちろん、クロムとシリコンの組合せにこだわらず、他
の構成元素による抵抗膜でも同様の効果を期待できる。

さらに、比抵抗の膜厚方向の変化のパターンは、本実施
例のようにシリコンの含有量が単調に増加する形である
必要はない。表面層において比抵抗が最も高くなるパタ
ーンであれば同様の効果を現す。

なお、本実施例では電極１の膜厚を第１の実施例より厚
くしたが、これは単に製造上の都合で決まったことであ
り、木質的なものではない。電極１の膜厚を変化させた
構造でも抵抗膜の構造が同じであれば、接触抵抗は同じ
値になっている。電極１の膜厚は、下地である抵抗膜２
による段差の影響を受けない程度あればよく、第１の実
施例でも、本実施例でも最低１μｍ必要という結果を得
ている。

〔実施例３〕 本発明の第３の実施例を第９図に従って説明する。ここ
で、第９−１図は本実施例の縦断面を斜めから眺めた図
であり、第９−２図は本実施例の一部の断面図である。

本実施例では、基板としてアルミナセラミックス基板１
４を使用し、その表面にポリイミド樹脂による皮膜１５
を形成した。この皮膜の厚さは約５μｍである。電極１
は、蒸着で形成したアルミニウムの薄膜であり、その厚
さは約２μｍである。抵抗層２は、第１の実施例と同じ
く、クロムとシリコンの混合物であり、高比抵抗層２０
１と低比抵抗層２０２からなる２層構造である。高比抵
抗層２０１の比抵抗は約１０ｍΩ・ｃｍ、厚さは約０．
１μｍ、低比抵抗層２０２の比抵抗は約５００μΩ・ｃ
ｍ、厚さは約５ｎｍである。相対する電極１どうしでは
さまれた抵抗層２の長さ（Ｌ）は１６０μｍ、抵抗層２
の幅（−）は８０μｍである。また、アルミニウム電極
１と、抵抗Ｎ２が接する部分の長さ（１）は１００μｍ
、幅（屑）は抵抗層２の幅と同じ８０μｍである。

以上の説明で明らかなように、本実施例は絶縁基板を除
いて第１の実施例と全く同じであり、接触抵抗も第１の
実施例と同様であるので詳しい記述は省略する。

本実施例の製造手順について、特に第１の実施例と異な
る部分に重点をおいて説明する。

■　アルミナセラミックス基板１４の表面に、回転塗布
機を用いてポリイミド樹脂を均一に塗布する。なお、硬
化後に膜厚が目標の５μｍになるように塗布条件を定め
る。

■　窒素気流中で最高３５０°Ｃに加熱し、樹脂を硬化
させ、ポリイミド樹脂による皮膜１５を形成する。

■　上記ポリイミド樹脂による皮膜１５上に低比抵抗層
２０２を約５ｎｍ、さらに高比抵抗層２０１を約０゜１
μｍ高周波スパッタリング法で堆積する。

■　通常のホトリソプロセスにより形成されたホトレジ
スト膜をマスクとして、高比抵抗層２０１及び低比抵抗
層２０２を同時に化学エツチングし、抵抗層２のパター
ンを形成する。なお、エツチング液には弗酸と硝酸の混
酸を使用する。

■　アルミニウムの蒸着膜を約２μｍ堆積し、硝酸・酢
酸・燐酸の混酸による化学エツチングで電極１のパター
ンを形成する。

本実施例では、絶縁基板として表面にポリイミド樹脂に
よる皮膜１５を形成したアルミナセラミックス基板１４
を使用したが、その最も大きい理由は、ポリイミド樹脂
の誘電率が約３．５と、第１の実施例及び第２の実施例
で述べた無機絶縁物に比較して小さいためである。一般
に、信号の伝送速度は誘電体の誘電率の平方根に逆比例
して速くなる。

したがって、高速の信号を扱う半導体装置に使用する薄
膜抵抗においては、誘電率の小さい有機物を基板とする
必要がある。しかし、プリント配線板に代表される有機
物基板は、本発明が扱うようなミクロンオーダー以下の
薄い抵抗薄膜を形成するには表面が粗すぎる。その上、
有機物は一般的に耐熱性が充分でない、また、気密シー
ルができないというように、いくつかの欠点を持ってい
る。

その点、本実施例の構造では、有機物の持つ良好な電気
的特性と、無機物の持つ良好な機械的特性をうまく両立
させている。さらに、本実施例で使用したポリイミドは
、有機物の中では最も耐熱性の良好な物質の一種であり
、薄膜プロセスとのマツチングが非常に良い。

表面番ごポリイミド樹脂による皮膜１５を形成したもう
一つの理由は、アルミナセラミックス基板１４の表面の
凹凸をポリイミド樹脂による皮膜１５が吸収し、表面を
平滑化するためである。本実施例では、約５ｎｍのポリ
イミド樹脂を塗布することにより、表面の粗さが数μｍ
から数十〇Ｉ１１へと約２桁小さくなり、抵抗層２の膜
厚とほぼ同じオーダーにすることができた。

また、本実施例ではポリイミド樹脂とクロム−シリコン
抵抗膜とが化学エツチングに対する選択性を有している
ため、化学エツチングを行った。

その結果、他の実施例と異なり、オーバーエッチに伴う
段差が形成されていない。

〔発明の効果〕

本発明によれば、薄膜抵抗装置において抵抗薄膜と電極
の接触部における電流分布の局部集中をなくすことがで
き、その結果、実質的に接触面積が太き（なり、抵抗薄
膜と電極の接触抵抗を低減することができる。

【図面の簡単な説明】

第１図は本発明装置の第１の実施例を示す一部断面斜視
図及び拡大断面図、第２図は従来例を示す拡大断面図、
第３図は本発明の作用を示す等価回路図、第４図は本発
明の基本的構成を示す拡大断面図、第５図は本発明の作
用を示す拡大断面図、第６図は本発明の作用を示す説明
図、第７図は本発明装置の第２の実施例を示す一部断面
斜視図及び拡大断面図、第８図は第２の実施例の製造装
置を示す断面図、第９図は本発明による第３の実施例を
示す一部断面斜視図及び拡大断面図、第１０図は抵抗ア
レーチップの平面図、第１１図は混成集積回路の平面図
、第１２図はＩＣカードの斜視図である。 符号の説明 １・・・電極、２・・・抵抗層、２０１・・・高比抵抗
層、２０２・・・低比抵抗層、２０３・・・表層に向か
って比抵抗の高くなる抵抗層、３・・・絶縁層、４・・
・シリコンの熱酸化膜、５・・・シリコンウェハ、６・
・・接触抵抗層、７・・・段差、８・・・硼珪酸ガラス
基板、９・・・ペルジャー、１０・・・ヒータ、１１・
・・クヌーセンセル、１２・・・シリコン、１３・・・
クロム、１４・・・アルミナセラミックス基板、１５・
・・ポリイミド樹脂による皮膜、１６・・・抵抗アレー
チップ、１７・・・アルミニウム細線、１８・・・メモ
リーチップ、１９・・・ＣＰＵチップ、２０・・・電池
、２１・・・外部端子、２２・・・混成集積回路 第１−１図 第１−２図 第２図 第３図 ＝００３　：　１００ 第４図 第５図 第６図 第７−１図 第７−２図 ８硼珪酸ガラス基板　　１１クヌーセンセル９ゝルジヤ
ー　　　　　　　１２シリコン１０ヒータ　　　　　　
　　１３クロム第９−２図 第１０図 手続補正書（方式） ％式％ １、事件の表示 特願昭６３−１０４２８４号 ２、発明の名称 薄膜抵抗装置、その製造方法、並びにそれを搭載した混
成集積回路及びＩＣカード ３、補正をする者 事件との関係　　　　　特許出願人 性　所　　東京都千代田区神田駿河台四丁目６番地氏名
　株式会社日立製作所 代表者　三田勝茂 ４、代　理　人 住　所　　東京都港区虎ノ門１丁目１５番７号ＴＧ１１
５ビル７階 氏名　（９１０９）、弁理士平木祐輔喝すＡｒミ＼ ５、補正命令の日付 昭和６３年７月２６日（発送臼） ６、補正の対象 明細書の図面の簡単な説明の欄 ７、補正の内容 （１）明細書第３３頁第１７〜１８行目「第１図は本発
明装置の１．・・・・・・拡大断面図、」とあるを「第
１−１図は本発明装置の第１の実施例を示す一部断面斜
視図、第１−２図は本発明装置の第１の実施例を示す拡
大断面図、」と補正する。 （２）明細書第３４頁第２〜４行目「第７図は本発明装
置の・・・・・・・・拡大断面図、」とあるを「第７−
１図は本発明装置の第２の実施例を示す一部断面斜視図
、第７−２図は本発明装置の第２の実施例を示す拡大断
面図、」と補正する。 （３）明細書第３４頁第５〜６行目「第９図は本発明に
よる・・・・・・・・拡大断面図、」とあるを「第９−
１図は本発明による第３の実施例を示す一部断面斜視図
、第９−２図は本発明による第３の実施例を示す拡大断
面図、」と補正する。

Claims (14)

【特許請求の範囲】
1. １．誘電体基体の一主面、あるいは基体の一主面に形成
   された誘電体下地膜の表面の所要箇所に形成された抵抗
   薄膜と、該抵抗薄膜上に形成され、該抵抗薄膜と電気的
   に接続される該抵抗薄膜より比抵抗の小さい電極薄膜に
   より構成される薄膜抵抗装置に於いて、該抵抗薄膜の比
   抵抗が膜厚方向で異なる値を有し、しかも、該電極薄膜
   に接する面に於いて最も大きい値となることを特徴とす
   る薄膜抵抗装置。
2. ２．抵抗薄膜を、複数の元素で構成し、かつ、該構成元
   素の構成比を膜厚方向で異ならしめることによって、該
   抵抗薄膜の比抵抗が膜厚方向で異なる値を有し、しかも
   、該電極、薄膜に接する面に於いて最も大きい値となる
   ようにしたことを特徴とする請求項１記載の薄膜抵抗装
   置。
3. ３．抵抗薄膜をクロムと珪素により構成し、該抵抗薄膜
   のクロム含有量を該電極薄膜に接する面に於いて最も小
   さい値とならしめることによって、該抵抗薄膜の比抵抗
   が膜厚方向で異なる値を有し、しかも、該電極薄膜に接
   する面に於いて最も大きい値となるようにしたことを特
   徴とする請求項２記載の薄膜抵抗装置。
4. ４．誘電体基体が珪素で構成され、その表面を酸化する
   ことにより誘電体下地膜が形成されたことを特徴とする
   請求項１、２、又は３記載の薄膜抵抗装置。
5. ５．抵抗薄膜が、均一な比抵抗を有する複数の抵抗薄膜
   の積層構造体であり、かつ、電極薄膜に接する抵抗層の
   比抵抗が他の抵抗層より大きいことを特徴とする請求項
   １記載の薄膜抵抗装置。
6. ６．抵抗薄膜が、第１抵抗薄膜と、該第１抵抗薄膜より
   比抵抗の小さい第２抵抗薄膜により構成され、電極薄膜
   が該第１抵抗薄膜と電気的に接続される請求項５記載の
   薄膜抵抗装置。
7. ７．第１抵抗薄膜と、第２抵抗薄膜が、複数の元素で構
   成され、かつ、該第１抵抗薄膜と、該第２抵抗薄膜で構
   成元素が同じであり、しかも、該第１抵抗薄膜と第２抵
   抗薄膜で元素の構成比が異なる請求項６記載の薄膜抵抗
   装置。
8. ８．第１抵抗薄膜と、第２抵抗薄膜がクロムと珪素によ
   り構成され、第１抵抗薄膜のクロム含有量が第２抵抗薄
   膜のクロム含有量より少ない請求項７記載の薄膜抵抗装
   置。
9. ９．該基体が珪素で構成され、その表面を酸化すること
   により誘電体下地膜が形成されたことを特徴とする請求
   項５、６、７又は８記載の薄膜抵抗装置。
10. １０．基体がアルミナの焼結体で構成され、その表面に
    ポリイミド樹脂を被覆することにより誘電体下地膜が形
    成されたことを特徴とする請求項５、６、７、又は８記
    載の薄膜抵抗装置。
11. １１．誘電体基体の一主面、あるいは基体の一主面に形
    成された誘電体下地膜の表面の所要箇所に形成された抵
    抗薄膜と、該抵抗薄膜上に形成され、該抵抗薄膜と電気
    的に接続される該抵抗薄膜より比抵抗の小さい電極薄膜
    により構成される薄膜抵抗装置の製造方法に於いて、該
    抵抗薄膜の構成元素の構成比を膜厚方向で連続的に変化
    させ、比抵抗を膜厚方向で異なる値にし、しかも、該電
    極薄膜に接する面に於いて最も大きい値とすることを特
    徴とする薄膜抵抗装置の製造方法。
12. １２．抵抗薄膜の構成元素を異なるるつぼに設置し、該
    るつぼの温度を制御することにより該構成元素の蒸発速
    度を製膜途中で連続的に変化させ、該構成元素の構成比
    を膜厚方向で連続的に変化させることを特徴とする請求
    項１２記載の製造方法。
13. １３．請求項１記載の薄膜抵抗装置を搭載した混成集積
    回路。
14. １４．請求項１記載の薄膜抵抗装置を搭載したＩＣカー
    ド。