JPH02268460A - 静電破壊防止回路 - Google Patents
静電破壊防止回路Info
- Publication number
- JPH02268460A JPH02268460A JP1090115A JP9011589A JPH02268460A JP H02268460 A JPH02268460 A JP H02268460A JP 1090115 A JP1090115 A JP 1090115A JP 9011589 A JP9011589 A JP 9011589A JP H02268460 A JPH02268460 A JP H02268460A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- voltage
- electrostatic breakdown
- input terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は静電破壊防止回路に間する。
従来の技術
第３図に従来の静電破壊防止回路の例を示す。
同図に示される静電破壊防止回路は半導体集積回路の外
部入力端子４と内部回路ｌとの間に設置されるものであ
る。外部入力端子４から接地電位に逆方向に接続された
ダイオードＤｏｌｌ、外部入力端子４から電源電位に順
方向に接続されたダイオードＤ２１０を接地している。
部入力端子４と内部回路ｌとの間に設置されるものであ
る。外部入力端子４から接地電位に逆方向に接続された
ダイオードＤｏｌｌ、外部入力端子４から電源電位に順
方向に接続されたダイオードＤ２１０を接地している。
これによれば、負極性の高圧サージは第１のダイオード
Ｄ１１１によって接地電位にクランプされ、正極性の高
圧サージは第２のダイオードＤ２１２によって電源電位
Ｖ ｃ ｃにクランプされ、正負いずれに極性の高圧サ
ージに対しても十分な静電破壊防止の効果が得られる。
Ｄ１１１によって接地電位にクランプされ、正極性の高
圧サージは第２のダイオードＤ２１２によって電源電位
Ｖ ｃ ｃにクランプされ、正負いずれに極性の高圧サ
ージに対しても十分な静電破壊防止の効果が得られる。
静電破壊は、とくに絶縁層上に形成する薄膜トランジス
タ（ＴＰＴ）アレー基板基板においては深刻な問題であ
った。そこでゲート母線どうしおよびソース母線どうし
を金属で接続したり、さらにはゲート母線とソース母線
を金属で接続し、作成プロセス終了後上記金属を除去す
るという方法も提案されている。
タ（ＴＰＴ）アレー基板基板においては深刻な問題であ
った。そこでゲート母線どうしおよびソース母線どうし
を金属で接続したり、さらにはゲート母線とソース母線
を金属で接続し、作成プロセス終了後上記金属を除去す
るという方法も提案されている。
発明が解決しようとする課題
上述したダイオードを接続する従来の方法ではダイオー
ドの一方を電源電位、接地電位に接続する必要があった
。したがって内部回路を作成するプロセス途中や後の取
扱中に内部回路が静電破壊されてしまう欠点があった。
ドの一方を電源電位、接地電位に接続する必要があった
。したがって内部回路を作成するプロセス途中や後の取
扱中に内部回路が静電破壊されてしまう欠点があった。
また母線どうしを接続する方法ではプロセス終了後の静
電破壊に対して憲防備である。
電破壊に対して憲防備である。
本発明はかかる点に鑑み、電源電圧なしで正負いずれの
高圧サージ電圧に対して破壊防止が可能な半導体集積回
路の静電破壊防止回路を提供することを目的とする。
高圧サージ電圧に対して破壊防止が可能な半導体集積回
路の静電破壊防止回路を提供することを目的とする。
課題を解決するための手段
本発明は半導体集積回路装置の外部入力端子と内部回路
との間に、前記内部回路の駆動電圧ｖｄの範囲と前記第
１、第２のダイオードの順方向電流の閾値電圧Ｖｔｌ、
Ｖｔ２との関係が Ｖ ｔ ２ ＜ Ｖ ｄ＜ Ｖ ｔ ｒの関係を溝足し
、上記外部入力端子から第１の電位側にむけて順方向に
第１のダイオードを、上記外部入力端子から第１の電位
側にむけて逆方向に第２のダイオードを接続した静電破
壊防止回路である。
との間に、前記内部回路の駆動電圧ｖｄの範囲と前記第
１、第２のダイオードの順方向電流の閾値電圧Ｖｔｌ、
Ｖｔ２との関係が Ｖ ｔ ２ ＜ Ｖ ｄ＜ Ｖ ｔ ｒの関係を溝足し
、上記外部入力端子から第１の電位側にむけて順方向に
第１のダイオードを、上記外部入力端子から第１の電位
側にむけて逆方向に第２のダイオードを接続した静電破
壊防止回路である。
また本発明は前記内部回路の駆動電圧Ｖｄの範囲と前記
直列に互いに逆方向に接続されたダイオード群の正方向
の閾値電圧Ｖｔ（＋）と負方向の閾値電圧Ｖ ｔ（−）
の関係が Ｖ ｔ（−）＜ Ｖ ｄ＜ Ｖ ｔ（＋）の関係をする
ダイオード群を上記外部入力端子と第１の電位の間に接
続した静電破壊防止回路である。
直列に互いに逆方向に接続されたダイオード群の正方向
の閾値電圧Ｖｔ（＋）と負方向の閾値電圧Ｖ ｔ（−）
の関係が Ｖ ｔ（−）＜ Ｖ ｄ＜ Ｖ ｔ（＋）の関係をする
ダイオード群を上記外部入力端子と第１の電位の間に接
続した静電破壊防止回路である。
作用
本発明は上述した構成により、内部回路の駆動電圧以上
の電圧が外部接続端子に印加された場合端子に接続され
たダイオードを通して電流が流れ内部回路には高圧のサ
ージ電圧がかからないようにできる。ダイオードのしき
い値以下の電圧が印加された場合はその電圧が内部回路
に伝達される。
の電圧が外部接続端子に印加された場合端子に接続され
たダイオードを通して電流が流れ内部回路には高圧のサ
ージ電圧がかからないようにできる。ダイオードのしき
い値以下の電圧が印加された場合はその電圧が内部回路
に伝達される。
実施例
以下に、本発明の実施例について図面を参照しながら説
明する。
明する。
実施例１
第１図に実施例１の説明図を示す。ガラス基板上に形成
されたａＳｉ薄膜トランジスタ（ＴＰＴ）アレーからな
る内部回路１のゲート電極母線の外部接続端子４に第１
図（ｂ）に示す特性を示すダイオードＤＩ、 Ｄ２３
．２を接続する。ダイオードの他端５．６はソース電極
母線に接続する。ダイオードＤＩ、Ｄ２３．２のしきい
値電圧Ｖ ｔ ｈはそれぞれＶｔ＋５Ｖｔ２である。第
１図（ｂ）に示すダイオードはｎ”−ａＳｉ／１−ａＳ
ｉ／ＳｉＮｘで実現できるｅＶｔｈはＳ＋ＮＸの組成ま
たは膜厚で制御可能である０例えばＳｉＮｘの膜厚が９
０ｎｍの場合は３０ｖのしきい値電圧をもつダイオード
が実現できる。別の実現方法としては内部回路であるア
レーのＴＰＴの構造を利用したトランジスタのソースま
たはドレーンの少なくとも一方の電極とゲート電極が絶
縁層および半導体層を介して重なり合わないいわゆる「
オフセットトランジスタ」構造において、ソースまたは
ドレーン電極のいずれか一方とゲート電極を接続しても
実現できる。第１図（ｂ）のしきい値電圧Ｖｔｈはソー
スまたはドレーンの少なくとも一方の電極とゲート電極
が絶縁層および半導体層を介して重なり合っていない部
分の距離によって制御できる。ギャップ２μｍでしきい
値電圧５０Ｖとなる。ＴＰＴアレーを駆動するのに必要
なゲート電圧は一１０Ｖから１５Ｖの範囲であり通常の
駆動ではダイオードの接続は影響をうけない。
されたａＳｉ薄膜トランジスタ（ＴＰＴ）アレーからな
る内部回路１のゲート電極母線の外部接続端子４に第１
図（ｂ）に示す特性を示すダイオードＤＩ、 Ｄ２３
．２を接続する。ダイオードの他端５．６はソース電極
母線に接続する。ダイオードＤＩ、Ｄ２３．２のしきい
値電圧Ｖ ｔ ｈはそれぞれＶｔ＋５Ｖｔ２である。第
１図（ｂ）に示すダイオードはｎ”−ａＳｉ／１−ａＳ
ｉ／ＳｉＮｘで実現できるｅＶｔｈはＳ＋ＮＸの組成ま
たは膜厚で制御可能である０例えばＳｉＮｘの膜厚が９
０ｎｍの場合は３０ｖのしきい値電圧をもつダイオード
が実現できる。別の実現方法としては内部回路であるア
レーのＴＰＴの構造を利用したトランジスタのソースま
たはドレーンの少なくとも一方の電極とゲート電極が絶
縁層および半導体層を介して重なり合わないいわゆる「
オフセットトランジスタ」構造において、ソースまたは
ドレーン電極のいずれか一方とゲート電極を接続しても
実現できる。第１図（ｂ）のしきい値電圧Ｖｔｈはソー
スまたはドレーンの少なくとも一方の電極とゲート電極
が絶縁層および半導体層を介して重なり合っていない部
分の距離によって制御できる。ギャップ２μｍでしきい
値電圧５０Ｖとなる。ＴＰＴアレーを駆動するのに必要
なゲート電圧は一１０Ｖから１５Ｖの範囲であり通常の
駆動ではダイオードの接続は影響をうけない。
ソース電極母線にも上述したゲート電極母線の場合と同
様にダイオードを設置し他端をゲート電極母線に接続す
ればソース電極母線に入るサージ電圧が防止できる。
様にダイオードを設置し他端をゲート電極母線に接続す
ればソース電極母線に入るサージ電圧が防止できる。
実施例２
第２図に実施例２を説明する図を示す。半導体集積回路
である内部回路ｌの外部接続端子４に互いに逆方向に直
列接続したダイオード７．８を接続する。他方の端子９
は接地電位で良い。第２図（ｂ）のような特性のＶｅ（
＋）、Ｖｔ（−）はそれぞれのダイオードの逆方向のブ
レークダウン電圧で決定される。もしこの電圧を大きく
したいときには複数このダイオードを直列接続すればよ
い、内部回路をＶ ｔ （ＪからＶｔ（＋）の範囲で駆
動できる。
である内部回路ｌの外部接続端子４に互いに逆方向に直
列接続したダイオード７．８を接続する。他方の端子９
は接地電位で良い。第２図（ｂ）のような特性のＶｅ（
＋）、Ｖｔ（−）はそれぞれのダイオードの逆方向のブ
レークダウン電圧で決定される。もしこの電圧を大きく
したいときには複数このダイオードを直列接続すればよ
い、内部回路をＶ ｔ （ＪからＶｔ（＋）の範囲で駆
動できる。
この互いに逆方向に直列接続したダイオード７．８は金
属／絶縁体／金属のいわゆるＭＩＭダイオードでも同様
の働きをする。
属／絶縁体／金属のいわゆるＭＩＭダイオードでも同様
の働きをする。
発明の効果
本発明によれば、ダイオードの一方を電源電位、接地電
位に接続しなくとも静電破壊を回避することが可能であ
る。したがって内部回路を作成するプロセス後も内部回
路に接続しておくことが可能で取扱中に内部回路が静電
破壊されてしまう欠点もない、正負いずれの高圧サージ
に対しても効果がありその実用的価値は高い。
位に接続しなくとも静電破壊を回避することが可能であ
る。したがって内部回路を作成するプロセス後も内部回
路に接続しておくことが可能で取扱中に内部回路が静電
破壊されてしまう欠点もない、正負いずれの高圧サージ
に対しても効果がありその実用的価値は高い。
第１図（ａ）、（ｂ）は各々、本発明の静電破壊防止回
路の実施例を説明するための回路図及び特性図、第２図
（ａ）、（ｂ）は各々、本発明の静電破壊防止回路の他
の実施例を説明するための回路図及び特性図、第３図は
、従来の静電破壊防止回路を説明するための回路図であ
る。 ｌ◆・中白部回路、２．３．７．８．１Ｏ１１１・・・
ダイオード、４・・・外部接続端子。 代理人の氏名 弁理士 粟野重孝はか１名高 図 （α） 第２図 Ｃ（Ｌ） 落 図
路の実施例を説明するための回路図及び特性図、第２図
（ａ）、（ｂ）は各々、本発明の静電破壊防止回路の他
の実施例を説明するための回路図及び特性図、第３図は
、従来の静電破壊防止回路を説明するための回路図であ
る。 ｌ◆・中白部回路、２．３．７．８．１Ｏ１１１・・・
ダイオード、４・・・外部接続端子。 代理人の氏名 弁理士 粟野重孝はか１名高 図 （α） 第２図 Ｃ（Ｌ） 落 図
Claims (6)
- （１）半導体集積回路装置の外部入力端子と内部回路と
の間に設けられる静電破壊防止回路において、前記外部
入力端子から第１の電位側にむけて順方向に接続された
第１のダイオードと前記外部入力端子から第１の電位側
にむけて逆方向に接続された第２のダイオードとを具備
し、前記内部回路の駆動電圧Ｖ＿ｄの範囲と前記第１、
第２のダイオードの順方向電流のしきい値電圧Ｖ＿ｔ＿
１、Ｖ＿ｔ＿２との関係が −Ｖ＿ｔ＿２＜Ｖ＿ｄ＜Ｖ＿ｔ＿１ の関係を満足することを特徴とする静電破壊防止回路。 - （２）第１、第２のダイオードが、トランジスタのソー
スまたはドレーンの少なくとも一方の電極とゲート電極
が絶縁層および半導体層を介して重なり合わず、前記ソ
ースまたはドレーン電極のいずれか一方と前記ゲート電
極を接続してなることを特徴とする請求項１記載の静電
破壊防止回路。 - （３）第１、第２のダイオードが半導体層と絶縁層の２
層構造を有するを特徴とする請求項１記載の静電破壊防
止回路。 - （４）半導体集積回路装置の外部入力端子と内部回路と
の間に設けられる静電破壊防止回路において、前記外部
入力端子と第１の電位の間に正負両方向に正方向のしき
い値電圧Ｖ＿ｔ（＋）と負方向のしきい値電圧Ｖ＿ｔ（
−）を有する２端子素子を具備し、前記内部回路の駆動
電圧Ｖ＿ｄの範囲と前記２端子素子のしきい値電圧、Ｖ
＿ｔ（−）、Ｖ＿ｔ（＋）の関係がＶ＿ｔ（−）＜Ｖ＿
ｄ＜Ｖ＿ｔ（＋） の関係を満足することを特徴とする静電破壊防止回路。 - （５）２端子素子が直列に互いに逆方向に接続されたダ
イオード群であることを特徴とする請求項４記載の静電
破壊防止回路。 - （６）２端子素子が絶縁層をはさんで第１、第２の金属
を有することを特徴とする請求項４記載の静電破壊防止
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090115A JPH02268460A (ja) | 1989-04-10 | 1989-04-10 | 静電破壊防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090115A JPH02268460A (ja) | 1989-04-10 | 1989-04-10 | 静電破壊防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268460A true JPH02268460A (ja) | 1990-11-02 |
Family
ID=13989517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090115A Pending JPH02268460A (ja) | 1989-04-10 | 1989-04-10 | 静電破壊防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262104A (ja) * | 2005-03-17 | 2006-09-28 | Yamaha Corp | Ｄ級増幅器 |
| JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
| US9887188B2 (en) | 2015-01-20 | 2018-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electro-static discharge structure, circuit including the same and method of using the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140774A (ja) * | 1974-10-03 | 1976-04-05 | Fujitsu Ltd | |
| JPS5338269A (en) * | 1976-09-20 | 1978-04-08 | Nippon Precision Circuits | Input*output protecting circuit of mos ic |
| JPS5345978A (en) * | 1976-10-08 | 1978-04-25 | Hitachi Ltd | Insulated-gate-protective semiconductor device |
| JPS5376678A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
| JPS5950559A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 半導体装置保護回路 |
| JPS6034051A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | 半導体集積回路 |
-
1989
- 1989-04-10 JP JP1090115A patent/JPH02268460A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140774A (ja) * | 1974-10-03 | 1976-04-05 | Fujitsu Ltd | |
| JPS5338269A (en) * | 1976-09-20 | 1978-04-08 | Nippon Precision Circuits | Input*output protecting circuit of mos ic |
| JPS5345978A (en) * | 1976-10-08 | 1978-04-25 | Hitachi Ltd | Insulated-gate-protective semiconductor device |
| JPS5376678A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
| JPS5950559A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 半導体装置保護回路 |
| JPS6034051A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | 半導体集積回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262104A (ja) * | 2005-03-17 | 2006-09-28 | Yamaha Corp | Ｄ級増幅器 |
| JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
| US8093623B2 (en) | 2008-11-28 | 2012-01-10 | Sony Corporation | Semiconductor integrated circuit |
| US9887188B2 (en) | 2015-01-20 | 2018-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electro-static discharge structure, circuit including the same and method of using the same |
| TWI615938B (zh) * | 2015-01-20 | 2018-02-21 | 台灣積體電路製造股份有限公司 | 靜電放電結構、使用靜電放電結構之電路及使用靜電放電結構之方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200876A (en) | Electrostatic breakdown protection circuit | |
| KR100235133B1 (ko) | 반도체장치 | |
| US5671026A (en) | Liquid crystal display device with TFT ESD protective devices between I/O terminals or with a short circuited alignment film | |
| CN1539093B (zh) | 具有静电放电保护的电子器件 | |
| JP2764139B2 (ja) | アクティブマトリックス液晶表示素子 | |
| CN1137406C (zh) | 具有去静电元件的显示设备 | |
| JP4410912B2 (ja) | 静電保護回路 | |
| KR100598735B1 (ko) | 액정표시소자의 정전기 방지회로 | |
| KR980010537A (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| JPS5950559A (ja) | 半導体装置保護回路 | |
| JPH0830799B2 (ja) | 液晶表示装置 | |
| JPH0556666B2 (ja) | ||
| JPH0465877A (ja) | 半導体装置 | |
| WO2019051924A1 (zh) | 静电放电防护电路及其应用的显示装置 | |
| US5729420A (en) | High voltage recoverable input protection circuit and protection device | |
| JPH0256969A (ja) | 薄膜半導体装置 | |
| US11088180B2 (en) | Conductive wire structure and manufacturing method thereof, array substrate and display device | |
| US20040070031A1 (en) | Soi mosfet device having second gate electrodes for threshold voltage control | |
| JPH0242763A (ja) | 薄膜トランジスタ装置 | |
| US6549250B2 (en) | Structure capable of preventing damage caused by static electricity | |
| KR0144243B1 (ko) | 게이트 어레이의 입출력 셀 레이아웃 방법 | |
| WO2020062409A1 (zh) | 反相器及 goa 电路 | |
| CN100476559C (zh) | 薄膜晶体管阵列基板以及液晶显示面板 | |
| JPS6179258A (ja) | 薄膜２端子素子 | |
| TW297117B (ja) |