JPH0830799B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0830799B2 JPH0830799B2 JP8838394A JP8838394A JPH0830799B2 JP H0830799 B2 JPH0830799 B2 JP H0830799B2 JP 8838394 A JP8838394 A JP 8838394A JP 8838394 A JP8838394 A JP 8838394A JP H0830799 B2 JPH0830799 B2 JP H0830799B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- static electricity
- line
- liquid crystal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 5
- 239000011159 matrix material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims 1
- 238000007689 inspection Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 description 21
- 230000003068 static effect Effects 0.000 description 21
- 230000006378 damage Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＴＦＴ（Ｔｈｉｎ Ｆｉ
ｌｍ Ｔｒｓ）などで構成されるアクティブマトリック
スにおいて、静電気などによる前記マトリックスを構成
する素子の破壊を防止するための保護回路に関する。
ｌｍ Ｔｒｓ）などで構成されるアクティブマトリック
スにおいて、静電気などによる前記マトリックスを構成
する素子の破壊を防止するための保護回路に関する。
【０００２】
【従来の技術】ＴＦＴは絶縁基坂上にトランジスタが形
成されるため、静電気やノイズなどによる素子破壊を防
止する保護回路を、前記絶縁基板上にモノリシックに形
成することが困難である。この理由は、ＴＦＴで構成さ
れる回路の端子から静電気などが入った時、電流を吸わ
すべき共通の基坂がないことによる。また、単結晶シリ
コン基板上に形成される通常のＩＣやＬＳＩで採用さ
れ、技術的に完成度が高く、実績もある保護回路がＴＦ
Ｔでは採用出来ないことも理由の１つである。
成されるため、静電気やノイズなどによる素子破壊を防
止する保護回路を、前記絶縁基板上にモノリシックに形
成することが困難である。この理由は、ＴＦＴで構成さ
れる回路の端子から静電気などが入った時、電流を吸わ
すべき共通の基坂がないことによる。また、単結晶シリ
コン基板上に形成される通常のＩＣやＬＳＩで採用さ
れ、技術的に完成度が高く、実績もある保護回路がＴＦ
Ｔでは採用出来ないことも理由の１つである。
【０００３】
【発明が解決しようとする課題】従って本発明の目的
は、絶線基板上に形成されるＴＦＴなどで構成されるア
クティブマトリックスを、静電気などによる破壊から守
る保護回路を提供することである。
は、絶線基板上に形成されるＴＦＴなどで構成されるア
クティブマトリックスを、静電気などによる破壊から守
る保護回路を提供することである。
【０００４】
【課題を解決するための手段】本発明は一対の絶縁基板
間に液晶が封入され、該基板の一方の基板又は両方の基
板上に複数の走査電極及び複数の信号電極がマトリクス
状に形成され、各走査電極と各信号電極との交点近傍に
画素電極が形成されてなる液晶表示装置において、該画
素電極は表示部を形成し、該表示部の全外周又は外周１
／２には導電線が配線されてなり、該導電線はＧＮＤ電
位に接続されてなり、該走査電極と該導電線の間及び該
信号電極と該導電線の間にはソース領域とゲートを短絡
させたＭＯＳ型トランジスタと、ゲートとドレイン領域
を短絡させたＭＯＳ型トランジスタとが直列に接続され
てなることを特徴とする。
間に液晶が封入され、該基板の一方の基板又は両方の基
板上に複数の走査電極及び複数の信号電極がマトリクス
状に形成され、各走査電極と各信号電極との交点近傍に
画素電極が形成されてなる液晶表示装置において、該画
素電極は表示部を形成し、該表示部の全外周又は外周１
／２には導電線が配線されてなり、該導電線はＧＮＤ電
位に接続されてなり、該走査電極と該導電線の間及び該
信号電極と該導電線の間にはソース領域とゲートを短絡
させたＭＯＳ型トランジスタと、ゲートとドレイン領域
を短絡させたＭＯＳ型トランジスタとが直列に接続され
てなることを特徴とする。
【０００５】
【作用】本発明によれば、アクティブマトリックス端子
に静電気等が入力した際、直列に接続されたソース領域
とゲートを短絡させたＭＯＳ型トランジスタと、ゲート
とドレイン領域を短絡させたＭＯＳ型トランジスタを介
して、静電気等が導電線に流し込まれるため、静電気等
によって素子破壊を起こすことがない。
に静電気等が入力した際、直列に接続されたソース領域
とゲートを短絡させたＭＯＳ型トランジスタと、ゲート
とドレイン領域を短絡させたＭＯＳ型トランジスタを介
して、静電気等が導電線に流し込まれるため、静電気等
によって素子破壊を起こすことがない。
【０００６】
【実施例】以下実施例に沿って本発明の詳細を説明す
る。図１は従来のＴＦＴアクテイブマトリックスを示
す。各Ｘライン（Ｘ１，Ｘ２・・・Ｘｎ） は両端に外
部回路と接続するための電極があり、前記両端の電極間
では、図１で明らかなように各ＴＦＴのゲートに接続さ
れている。各Ｙライン（Ｙ１，Ｙ…Ｙｍ）も両端には外
部回路と接続するための電極があり、前記両端の電極間
は図１で明らかなように各ＴＦＴのソースに接続されて
いる。図１に示すようなアクテイブマトリツクスをパネ
ルとして組み立てる工程などで該アクテイブマトリツク
スのＸ及びＹラインの端子から静電気が入力することが
多い。例えば図１のＸ１ラインの左側端子から人体など
の接触により静電気が入力したとすると、該静電気はＸ
１ラインの配線抵抗に応じて入力波形を変化させなが
ら、Ｔ１１のゲートから順次Ｔ１ｍゲートまで電圧が印
加していく。前記静電気の入力電圧が低い時には、Ｔ１
ｍのゲートまで前記静電気波形が伝播した後では、Ｘ１
ライン全体かある電位になり、時間の経過に伴い前記静
電気は表面リークなどにより放電し、前記電位は徐々に
低下する。
る。図１は従来のＴＦＴアクテイブマトリックスを示
す。各Ｘライン（Ｘ１，Ｘ２・・・Ｘｎ） は両端に外
部回路と接続するための電極があり、前記両端の電極間
では、図１で明らかなように各ＴＦＴのゲートに接続さ
れている。各Ｙライン（Ｙ１，Ｙ…Ｙｍ）も両端には外
部回路と接続するための電極があり、前記両端の電極間
は図１で明らかなように各ＴＦＴのソースに接続されて
いる。図１に示すようなアクテイブマトリツクスをパネ
ルとして組み立てる工程などで該アクテイブマトリツク
スのＸ及びＹラインの端子から静電気が入力することが
多い。例えば図１のＸ１ラインの左側端子から人体など
の接触により静電気が入力したとすると、該静電気はＸ
１ラインの配線抵抗に応じて入力波形を変化させなが
ら、Ｔ１１のゲートから順次Ｔ１ｍゲートまで電圧が印
加していく。前記静電気の入力電圧が低い時には、Ｔ１
ｍのゲートまで前記静電気波形が伝播した後では、Ｘ１
ライン全体かある電位になり、時間の経過に伴い前記静
電気は表面リークなどにより放電し、前記電位は徐々に
低下する。
【０００７】静電気が入力しても、前記のような過程で
静電気が放電する時は、ＴＦＴは何らの損傷も受けな
い。
静電気が放電する時は、ＴＦＴは何らの損傷も受けな
い。
【０００８】しかし、前記Ｘ１ラインの左端より入力し
た静電気の電圧が十分に高くＴＦＴのゲート破壊電圧を
越えた時には、Ｔ１１のゲート部まで前記静電気が達し
たとき、Ｔ１１のゲート酸化膜を破壊することがある。
このような場合はＴＦＴは回復不能な損傷を受ける。
た静電気の電圧が十分に高くＴＦＴのゲート破壊電圧を
越えた時には、Ｔ１１のゲート部まで前記静電気が達し
たとき、Ｔ１１のゲート酸化膜を破壊することがある。
このような場合はＴＦＴは回復不能な損傷を受ける。
【０００９】そこで本発明の目的は、アクテイブマトリ
ックスの端子に静電気が入力しても、ＴＦＴが破壊しな
いような保護回路を提供することである。本発明の実施
例を図２に示す。図２で明らかなように、本発明のポイ
ントはアクテイブマトリックスの外側に導電線が配線さ
れており（以下、配線Ａという）、該配線Ａと各Ｘ及び
Ｙラインとの間に２個のＭＯＳ型トランジスタがシリー
スに接続されていることである。前記２ケのＭＯＳ型ト
ランジスタはＴＸ１１，ＴＸ１２，・・・Ｔｎ１，ＴＸ
ｎ２，ＴＹ１１，ＴＹ１２，・・ＴＹｍ１，ＴＹｍ２で
示す。Ｘラインに接線される２個のＭＯＳ型トランジス
タのうち、Ｘラインに近い方のＭＯＳ型トランジスタ
（ＴＸ１１，ＴＸ２１，・・・ＴＸｎ１）のゲートは各
Ｘラインに接続これ、同様にＹラインに接続される２個
のＭＯＳ型トランジスタのうち、Ｙラインに近い方のＭ
ＯＳ型トランジスタ（ＴＹ１１，ＴＹ２１，・・・ＴＹ
ｍ１）のゲートは各Ｙラインに接続されている。一方Ｘ
ライン及びＹラインから違い方に接続されているＭＯＳ
型トランジスタ（ＴＸ１２，…ＴＸ１２，ＴＹ１２・・
・ＴＹｍ２）のゲートはアクティブマトリックスの外側
に設けられた配線Ａに接続されている。従って本発明に
よる保護回路は、図２に示すように配線Ａと、該配線Ａ
とＸ乃至Ｙラインの間に挿入された２個のＭＯＳ型トラ
ンジスタから成っている。
ックスの端子に静電気が入力しても、ＴＦＴが破壊しな
いような保護回路を提供することである。本発明の実施
例を図２に示す。図２で明らかなように、本発明のポイ
ントはアクテイブマトリックスの外側に導電線が配線さ
れており（以下、配線Ａという）、該配線Ａと各Ｘ及び
Ｙラインとの間に２個のＭＯＳ型トランジスタがシリー
スに接続されていることである。前記２ケのＭＯＳ型ト
ランジスタはＴＸ１１，ＴＸ１２，・・・Ｔｎ１，ＴＸ
ｎ２，ＴＹ１１，ＴＹ１２，・・ＴＹｍ１，ＴＹｍ２で
示す。Ｘラインに接線される２個のＭＯＳ型トランジス
タのうち、Ｘラインに近い方のＭＯＳ型トランジスタ
（ＴＸ１１，ＴＸ２１，・・・ＴＸｎ１）のゲートは各
Ｘラインに接続これ、同様にＹラインに接続される２個
のＭＯＳ型トランジスタのうち、Ｙラインに近い方のＭ
ＯＳ型トランジスタ（ＴＹ１１，ＴＹ２１，・・・ＴＹ
ｍ１）のゲートは各Ｙラインに接続されている。一方Ｘ
ライン及びＹラインから違い方に接続されているＭＯＳ
型トランジスタ（ＴＸ１２，…ＴＸ１２，ＴＹ１２・・
・ＴＹｍ２）のゲートはアクティブマトリックスの外側
に設けられた配線Ａに接続されている。従って本発明に
よる保護回路は、図２に示すように配線Ａと、該配線Ａ
とＸ乃至Ｙラインの間に挿入された２個のＭＯＳ型トラ
ンジスタから成っている。
【００１０】図２に示す本発明による保護回路を持った
アクテイブマトリックスが静電気に対して強くなる理由
は、入力した静電気が流れる電流パスを増やすことによ
り、アクティブマトリックスを構成するＴＦＴのゲート
に印加する実効電位が下がることによる。各Ｘ乃至Ｙラ
インに新らたに追加挿入された２固のＭＯＳ型トランジ
スタは、印加した静電気の正負に対応してどちらか一方
がＯＮし、他方はＯＦＦとなる。静電気の一部はＯＦＦ
したＭＯＳ型トランジスタのソース・ドレイン間のブレ
イクダウンにより配線Ａに流れる。図２のアクティブマ
トリックスが組立工程の途上にある時は、配線Ａはフロ
ーティングとなっている。従って前記静電気が配線Ａに
流れる割合は、配線Ａのフローテイング電位と該配線の
容量によって決まる。
アクテイブマトリックスが静電気に対して強くなる理由
は、入力した静電気が流れる電流パスを増やすことによ
り、アクティブマトリックスを構成するＴＦＴのゲート
に印加する実効電位が下がることによる。各Ｘ乃至Ｙラ
インに新らたに追加挿入された２固のＭＯＳ型トランジ
スタは、印加した静電気の正負に対応してどちらか一方
がＯＮし、他方はＯＦＦとなる。静電気の一部はＯＦＦ
したＭＯＳ型トランジスタのソース・ドレイン間のブレ
イクダウンにより配線Ａに流れる。図２のアクティブマ
トリックスが組立工程の途上にある時は、配線Ａはフロ
ーティングとなっている。従って前記静電気が配線Ａに
流れる割合は、配線Ａのフローテイング電位と該配線の
容量によって決まる。
【００１１】配線Ａの容量は大きい方が発電発による破
壊防止の効果が大きい。具体的には配線Ａの配線巾を大
きくしたり、図２に示した配線Ａはアクテイブマトリッ
クスの外周１／２に配線されているが、全外周に配線す
ることなどにより、配線Ａの面積をより大きくするとよ
い。アクテイブマトリックスが周辺回路などに接続され
て組み立てが完了した時は、配線ＡもＧＮＤ電位に接続
するとよい。この場合は静電気だけでなく、周辺回路を
通して入力するサージに対しても本発明の保護回路は役
立つ。
壊防止の効果が大きい。具体的には配線Ａの配線巾を大
きくしたり、図２に示した配線Ａはアクテイブマトリッ
クスの外周１／２に配線されているが、全外周に配線す
ることなどにより、配線Ａの面積をより大きくするとよ
い。アクテイブマトリックスが周辺回路などに接続され
て組み立てが完了した時は、配線ＡもＧＮＤ電位に接続
するとよい。この場合は静電気だけでなく、周辺回路を
通して入力するサージに対しても本発明の保護回路は役
立つ。
【００１２】各Ｘ乃至Ｙラインと配線Ａの間に挿入され
た２個のＭＯＳ型トランジスタの接続方法は、アクティ
ブマトリックスが正常に動作するためにも必要である。
アクテイブマトリックスの動作のためには、少なくと
も、Ｙラインの電位がＧＮＤ電位に対して正負の両方に
振れる必要がある。Ｘ、Ｙの両方の電位が正負に振れる
アクテイブマトリックスもある。前記２個のＭＯＳ型ト
ランジスタは、正常なＸ、Ｙの電位に対し、必ずどちら
か１つがＯＦＦとなリ、Ｘ、Ｙの電位が確保されアクテ
イブマトリックスの動作が保償される。
た２個のＭＯＳ型トランジスタの接続方法は、アクティ
ブマトリックスが正常に動作するためにも必要である。
アクテイブマトリックスの動作のためには、少なくと
も、Ｙラインの電位がＧＮＤ電位に対して正負の両方に
振れる必要がある。Ｘ、Ｙの両方の電位が正負に振れる
アクテイブマトリックスもある。前記２個のＭＯＳ型ト
ランジスタは、正常なＸ、Ｙの電位に対し、必ずどちら
か１つがＯＦＦとなリ、Ｘ、Ｙの電位が確保されアクテ
イブマトリックスの動作が保償される。
【００１３】図３は本発明による別の保護回路を示す。
図２に対し各ラインに抵抗（ＲＸ１，ＲＹ１）を追加挿
入したものである。前記抵抗は静電気などの印加波形を
なまらせる役目をし、素子破壊の防止がより効果的にな
る。保護回路としての基本動作は 図２での説明と同様
である。
図２に対し各ラインに抵抗（ＲＸ１，ＲＹ１）を追加挿
入したものである。前記抵抗は静電気などの印加波形を
なまらせる役目をし、素子破壊の防止がより効果的にな
る。保護回路としての基本動作は 図２での説明と同様
である。
【図１】従来のアクティブマトリックスを示す図。
【図２】本発明の第１の実施例を示す図。
【図３】本発明の第２の実施例を示す図。
Claims (1)
- 【請求項１】一対の絶縁基板間に液晶が封入され、該基
板の一方の基板又は両方の基板上に複数の走査電極及び
複数の信号電極がマトリクス状に形成され、各走査電極
と各信号電極との交点近傍に画素電極が形成されてなる
液晶表示装置において、該画素電極は表示部を形成し、
該表示部の全外周又は外周１／２には導電線が配線され
てなり、該導電線はＧＮＤ電位に接続されてなり、該走
査電極と該導電線の間及び該信号電極と該導電線の間に
はソース領域とゲートを短絡させたＭＯＳ型トランジス
タと、ゲートとドレイン領域を短絡させたＭＯＳ型トラ
ンジスタとが直列に接続されてなることを特徴とする液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8838394A JPH0830799B2 (ja) | 1994-04-26 | 1994-04-26 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8838394A JPH0830799B2 (ja) | 1994-04-26 | 1994-04-26 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58002443A Division JPS59126663A (ja) | 1983-01-11 | 1983-01-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0792448A JPH0792448A (ja) | 1995-04-07 |
| JPH0830799B2 true JPH0830799B2 (ja) | 1996-03-27 |
Family
ID=13941280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8838394A Expired - Lifetime JPH0830799B2 (ja) | 1994-04-26 | 1994-04-26 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830799B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11133926A (ja) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置および液晶表示装置 |
| KR100336896B1 (ko) * | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 |
| JP5832181B2 (ja) | 2010-08-06 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TWI548057B (zh) | 2011-04-22 | 2016-09-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US8673426B2 (en) | 2011-06-29 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit |
| US9166054B2 (en) | 2012-04-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP6186757B2 (ja) * | 2013-03-06 | 2017-08-30 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3227728B2 (ja) * | 1991-08-21 | 2001-11-12 | 神鋼電機株式会社 | 非磁性金属分離装置 |
-
1994
- 1994-04-26 JP JP8838394A patent/JPH0830799B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0792448A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209995B1 (ko) | 박막 트랜지스터형 액정표시장치 및 그 제조방법 | |
| JP3029531B2 (ja) | 液晶表示装置 | |
| US7224413B2 (en) | Liquid crystal display with electrostatic protecting circuits | |
| JPH03134628A (ja) | アクティブマトリックス液晶表示素子 | |
| KR19990037652A (ko) | 웰 저항을 사용한ｃｍｏｓ회로의 ｅｓｄ 보호 | |
| JPH08146460A (ja) | 半導体装置 | |
| US6515644B1 (en) | Static electricity prevention circuit in liquid crystal display | |
| JP2001352069A (ja) | 静電保護回路 | |
| JP3006584B2 (ja) | 薄膜トランジスタアレイ | |
| JPH0549966B2 (ja) | ||
| JPH0830799B2 (ja) | 液晶表示装置 | |
| JPH0980471A (ja) | 液晶表示装置の保護回路 | |
| JPH09265110A (ja) | アクティブマトリックスパネル | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| JP2004272028A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| JPH0212027B2 (ja) | ||
| US20070257316A1 (en) | Semiconductor device | |
| JPH04358127A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2959123B2 (ja) | 液晶表示装置 | |
| JP2982250B2 (ja) | 半導体装置 | |
| JPH0256969A (ja) | 薄膜半導体装置 | |
| JPH11233778A (ja) | 表示装置 | |
| JPH11202289A (ja) | 液晶表示装置 | |
| JP2871329B2 (ja) | 半導体集積回路 |