JPH02268519A - Ｐｌｌ周波数シンセサイザー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＰＬＬ方式の周波数シンセサイザーに関する
。

〔従来の技術〕

位相比較器とループフィルターと電圧制御発振器と分周
器とからなる従来のＰＬＬ周波数シンセサイザーにおい
ては、位相比較器に入力される基準周波数と比較周波数
とに位相差が存在するとき、画周波数の位相が一致して
位相拘束状態に達するまでに要する時間、所謂ロックア
ツプタイムを短縮するとともに、正確に位相拘束状態を
保つために、ループフィルターの時定数を始めは小さく
し位相拘束状態になる直前に時定数を大きくすることが
行われていた。

〔発明が解決しようとする課題〕

しかしながら、上記したようにループフィルターの時定
数を小さくすることだけでは、ロックアツプタイムを充
分には短縮化できないという問題がある。

〔課題を解決するための手段］ 本発明は上記の課題に鑑みてなされたものであって、本
発明にかかるＰＬＬ周波数シンセサイザーでは、基準周
波数と比較周波数との位相差を検知する位相比較器と、
ループフィルターと、前記位相比較器にて得られた位相
差に基づいた周波数を発振する発振器とを備え、該発振
器の発振周波数を比較周波数として前記位相比較器に入
力するように構成されたＰＬＬ回路において、前記基準
周波数を分周して位相比較器へ出力する基準周波数分周
手段と、前記比較周波数を分周して位相比較器へ出力す
る比較周波数分周手段と、前記基準周波数分周手段およ
び前記比較周波数分周手段の分周比を制御する分周制御
手段とを備えるという手段を講じた。

または、前記基準周波数分周手段及び／若しくは前記比
較周波数分周手段は、分周比が１より大きい分周器と、
該分周器の入力信号と出力信号の何れかを切り換え選択
して位相比較器へ出力する切り換え器とから構成しても
良い。

または、前記基準周波数分周手段及び／若しくは前記比
較周波数分周手段は、分周比を１と１より大きい所定の
分周比とに切り換え制御可能な分周手段としても良い。

〔作用〕

本発明にがかるＰＬＬ周波数シンセサイザーにおいては
、基準周波数と比較周波数との位相差を検知する位相比
較器と、ループフィルターと、前記位相比較器にて得ら
れた位相差に基づいた周波数を発振する発振器とを備え
、該発振器の発振周波数を比較周波数として前記位相比
較器に入力するように構成されたＰＬＬ回路において、
前記基準周波数を分周して位相比較器へ出力する基準周
波数分周手段と、前記比較周波数を分周して位相比較器
へ出力する比較周波数分周手段と、前記基準周波数分周
手段および前記比較周波数分周手段の分周比Ｎを制御す
る分周制御手段とを備え、前記比較周波数と前記基準周
波数との位相差が大きいときは、前記分周制御手段によ
って、前記分周比Ｎを小さく　（例えばＮ＝１）して位
相比較するので短時間で位相拘束状態へ移行する。

そしてその後、前記分周制御手段によって、前記基準周
波数分周手段および前記比較周波数分周手段における分
周比Ｎを大きく（例えばＮ〉１）して、基準周波数と比
較周波数をそれぞれ同一の分周比Ｎにて分周して位相比
較するので精度良く位相拘束状態が保たれる。

また、前記基準周波数分周手段及び／若しくは前記比較
周波数分周手段は、分周比Ｎが１より大きい分周器と、
該分周器の入力信号と出力信号の何れかを切り換え選択
して位相比較器へ出力する切り換え器とから構成すると
、前記分周制御手段にて前記切り換え器を制御して前記
分周器の入力信号を選択するときは、入力信号は分周さ
れずに（分周比Ｎ＝１に対応）前記位相比較器へ出力さ
れるので短時間で位相拘束状態へ移行する。そして、前
記分周制御手段にて前記切り換え器を制御して前記分周
器の出力信号を選択するときは、入力信号は前記分周比
Ｎ（＞１）にて分周されて前記位相比較器へ出力される
ので精度良く位相拘束状態が保たれる。

また、前記基準周波数分周手段及び／若しくは前記比較
周波数分周手段は、分周比を１と１より大きい所定の分
周比とに切り換え制御可能な分周手段として、前記分周
制御手段によって、前記比較周波数と前記基準周波数と
の位相差が大きいときは、前記分周制御手段にて、前記
分周比Ｎを小さく（例えばＮ＝１）して位相比較するこ
とにより短時間で位相拘束状態へ移行し、その後、前記
分周制御手段によって、前記基準周波数分周手段および
前記比較周波数分周手段における分周比Ｎを太き（（例
えばＮ＞１）して、基準周波数と比較周波数をそれぞれ
同一の分周比Ｎにて分周して位相比較することにより精
度良く位相拘束状態が保たれる。

〔実施例　〕

以下に、本発明にかかる周波数シンセサイザー〇一実施
例を図面に基づいて詳細に説明する。

第１図および第２図は、前記実施例のＰＬＬ周波数シン
セサイザーのブロック図である。

図面において、 １は位相比較器、２はループフィルター、３は電圧制御
発振器、４は分周器、５は基準周波数分周器、６は比較
周波数分周器、７は基準周波数切り換え器、８は比較周
波数切り換え器、９は遅延回路、１０は周波数データ設
定器である。

ここで、前記基準周波数分周器５と前記基準周波数切り
換え器７にて基準周波数分周手段を構成し、前記比較周
波数分周器６と前記比較周波数切り換え器８にて比較周
波数分周手段を構成し、前記遅延回路９と前記周波数デ
ータ設定器１０にて分周制御手段を構成している。

基準周波数切り換え器７には、基準周波数Ｆ１と、基準
周波数分周器５にて周波数が分周比Ｎ（〉１）で分周さ
れた分周基準周波数Ｆｌ’とが入力され、切り換え信号
ａが゛′Ｈパの場合は基準周波数Ｆ１が出力され、切り
換え信号ａがＩＴ　Ｌ　ＩＴの場合は分周基準周波数Ｆ
ｌ’が出力される。

比較周波数切り換え器８には、比較周波数Ｆ２と、比較
周波数分周器６にて周波数が分周比Ｎ（〉１）で分周さ
れた分周比較周波数Ｆ２’とが入力され、切り換え信号
ａがｆｌ　ＨＷｅの場合は比較周波数Ｆ２が出力され、
切り換え信号ａが′Ｌ″の場合は分周比較周波数Ｆ２’
が出力される。

位相比較器１においては、基準周波数切り換え器７の出
力と比較周波数切り換え器８の出力の位相とを比較し、
その位相差に対応するパルス幅のパルス列信号を位相差
信号すとして出力する。

この位相差信号すをループフィルター２にてアナログ電
圧信号に変換し、このアナログ電圧信号によって電圧制
御発振器３にて発振する出力周波数Ｆ３を制御する。

この出力周波数Ｆ３を分周器４にて所望の分周比で分周
し、比較周波数Ｆ２とする。

周波数データ設定器１０にて前記分周比を設定終了する
と設定終了信号Ｃを出力する。

この設定終了信号Ｃが入力されてから所定時間後に遅延
回路９から出力される切り換え信号ａがＩｔ　ＨＩＩか
らＩｆ　Ｌ　Ｉｔへ変化する。

上記構成のＰＬＬ周波数シンセサイザーにおいて、・ 周波数データ設定器１０によって前記分周器４における
分周比を設定した後に、設定終了信号Ｃが出力されるが
、切り換え信号ａはＩＩ　ＨＩＩの状態であるので、基
準周波数切り換え器７からは基準周波数Ｆ１が出力され
、比較周波数切り換え器８からは比較周波数Ｆ２が出力
され、その両者の位相は一致せず、位相差信号すが出力
され、それによってループフィルター２を介して電圧制
御発振器３が制御されて発振周波数Ｆ３が変化し、比較
周波数Ｆ２も変化する。

このとき、この比較周波数Ｆ２は分周されずに位相比較
器１に入力されるので、大きな位相差が検出され、前記
発振周波数Ｆ３は高速に所定の発振周波数に近づく。

前記設定終了信号Ｃが入力されてのち所定の遅延時間後
に、前記切り換え信号ａがＩｆ　ＨＩＩからＬ　ＩＦへ
変化すると、基準周波数切り換え器７からは分周比Ｎ（
＞１）にて分周された分周基準周波数Ｆｌ’が出力され
、比較周波数切り換え器８からは分周比Ｎ（＞１）にて
分周された分周比較周波数Ｆ２’が出力されるので、微
妙な位相変化も検知され正確に位相拘束状態になる。

また、ループフィルター２の時定数を変化させる時定数
変更信号ｄを遅延回路９から出力するようにしてさらに
ロックアツプタイムを短縮しても良い。

または、切り換え信号ａによって基準周波数分周手段と
比較周波数分周手段における分周比ＮをＮ＝１とＮ＞１
なる値にに変化させるようにしても良い。

即ち、第２図に示すように、前記基準周波数分周器５と
前記基準周波数切り換え器７に代えて、分周比ＮをＮ＝
１とＮ＞１なる値に設定可能な基準プログラマブル分周
器５′を使用し、前記比較周波数分周器６と前記比較周
波数切り換え器８に代えて、比較プログラマブル分周器
６′を使用しても良い。

このとき、前記基準プログラマブル分周器５′からは、
切り換え信号ａ′がｔｔ　Ｈｚｔの場合は、分周比Ｎ（
＝１）にて分周された信号、即ち基準周波数Ｆ１が出力
され、前記切り換え信号ａ′が′Ｌ　１１の場合は分周
比Ｎ（＞１）にて分周された分周基準周波数Ｆｌ’が出
力され、前記比較プログラマブル分周器６′からは、切
り換え信号ａがパＨＩＴの場合は、分周比Ｎ（＝１）に
て分周された周波数、即ち比較周波数Ｆ２が出力され、
前記切り換え信号ａ′が゛Ｌパの場合は分周比Ｎ（＞１
）にて分周された分周比較周波数Ｆ２’が出力されるよ
うにする。

このとき、前記基準プログラマブル分周器５′が基準周
波数分周手段に、前記比較プログラマブル分周器６′が
比較周波数分周手段に対応している。

また、前記遅延回路９に代えて、第２図に示すように、
積分回路とシュミットゲートとからなる切り換え信号出
力回路１１を設け、該切り換え信号出力回路１１から切
り換え信号ａ′を得ても良い。即ち、前記位相比較器１
がら出力されるアンロック信号ｅを積分回路にて積分し
、シュミットゲート等を通して前記切り換え信号ａ′と
しても良い。このとき、前記切り換え信号出力回路１１
が分周制御手段に対応している。

このようにして、本発明にかがるＰＬＬ周波数シンセサ
イザーによれば、周波数データ設定器１０によって分周
器４における分周比を設定した直後は、基準周波数と比
較周波数を分周せずに（分周比Ｎ＝１）直接位相比較す
るので高速に位相拘束状態へ移行し、その後、基準周波
数と比較周波数をそれぞれ同一分周比Ｎ（＞１）にて分
周して位相比較するので精度良く位相拘束状態を保つこ
とができる。

〔効果　〕

上述したように、本発明によるＰＬＬ周波数シンセサイ
ザーによれば、前記比較周波数と前記基準周波数との位
相差が大きいときは、分周制御手段によって、基準周波
数分周手段および比較周波数分周手段における分周比Ｎ
を小さく（例えばＮ＝１）して位相比較することにより
短時間で位相拘束状態へ移行し、その後、分周制御回路
によって前記基準周波数分周手段および前記比較周波数
分周手段の分周比Ｎを太き（（Ｎ＞１）して、基準周波
数と比較周波数をそれぞれ同一分周比Ｎにて分周して位
相比較することにより精度良（位相拘束状態を保つこと
ができるので、ロックアツプタイムを極めて短縮できる
とともに、精度良く位相拘束状態を保てる高性能のＰＬ
Ｌ周波数シンセサイザーが得られるという効果を奏する
。

【図面の簡単な説明】

第１図および第２図は、本発明にがかるＰＬＬ周波数シ
ンセサイザーの実施例のブロック図である。 １・・・位相比較器、２・・・ループフィルター　３・
・・電圧制御発振器、４・・・分周器、５・・・基準周
波数分周器、５′・・・基準プログラマブル分周器（基
準周波数分周手段Ｌ６−・・比較周波数分周器、６′・
・・比較プログラマブル分周器（比較周波数分周手段）
、７・・・基準周波数切り換え器、８・・・比較周波数
切り換え器、５．７・・・基準周波数分周手段、６．８
−・・比較周波数分周手段、９・・・遅延回路、１０−
・・周波数データ設定器、９，１０・・・分周制御手段
、１１・・・切り換え信号出力回路（分周制御手段）。

Claims (3)

【特許請求の範囲】
1. （１）基準周波数と比較周波数との位相差を検知する位
   相比較器と、ループフィルターと、前記位相比較器にて
   得られた位相差に基づいた周波数を発振する発振器とを
   備え、該発振器の発振周波数を比較周波数として前記位
   相比較器に入力するように構成されたＰＬＬ回路におい
   て、 前記基準周波数を分周して位相比較器へ出力する基準周
   波数分周手段と、 前記比較周波数を分周して位相比較器へ出力する比較周
   波数分周手段と、 前記基準周波数分周手段および前記比較周波数分周手段
   の分周比を制御する分周制御手段とを備えたことを特徴
   とするＰＬＬ周波数シンセサイザー。
2. （２）前記基準周波数分周手段及び／若しくは前記比較
   周波数分周手段は、分周比が１より大きい分周器と、該
   分周器の入力信号と出力信号の何れかを切り換え選択し
   て位相比較器へ出力する切り換え器とから構成されたこ
   とを特徴とする請求項（１）記載のＰＬＬ周波数シンセ
   サイザー。
3. （３）前記基準周波数分周手段及び／若しくは前記比較
   周波数分周手段は、分周比を１と１より大きい所定の分
   周比とに切り換え制御可能な分周手段であることを特徴
   とする請求項（１）記載のＰＬＬ周波数シンセサイザー
   。