JPS5846586Y2 - 位相同期ル−プを有する回路 - Google Patents

位相同期ル−プを有する回路

Info

Publication number
JPS5846586Y2
JPS5846586Y2 JP8724376U JP8724376U JPS5846586Y2 JP S5846586 Y2 JPS5846586 Y2 JP S5846586Y2 JP 8724376 U JP8724376 U JP 8724376U JP 8724376 U JP8724376 U JP 8724376U JP S5846586 Y2 JPS5846586 Y2 JP S5846586Y2
Authority
JP
Japan
Prior art keywords
frequency
frequency divider
output
variable
voltage controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8724376U
Other languages
English (en)
Other versions
JPS536151U (ja
Inventor
浩保 山口
博巳 日下部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8724376U priority Critical patent/JPS5846586Y2/ja
Publication of JPS536151U publication Critical patent/JPS536151U/ja
Application granted granted Critical
Publication of JPS5846586Y2 publication Critical patent/JPS5846586Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【考案の詳細な説明】 この考案は位相同期ループを有する回路に関し、特に出
力周波数を微調可能にした回路に関する。
従来、テ゛ジタル周波数シンセサイザ受信機等に用いら
れる位相同期ループ(PLL)を有する回路として第1
図に構成されるものが知られている。
すなわちこれは電圧制御発振器(VCO)11の発振周
波数f。
を分周器12によってに分周したものと、水晶振動子等
を用いた基準発振器13の基準周波数fXを分周器14
によってM分周したものfcとを位相比較器15でもっ
て位相比較を行なった後、ローパスフィルタ16を通し
て得られるその位相差分に応じた直流出力電圧で前記(
VCO)11を制御することにより なる基準周波数fxよりみちびかれるf。
をステップとした可変(周波数)出力を得るもので、上
記のシンセサイザ受信機の場合をこれを局部発振周波数
として利用している。
ところで゛かかるテ゛ジタル周波数シンセサイザ用とし
てのPLLにおいては、VCO出力にfxという1ステ
ツプずつ毎しか可変できないので、僅かに変化させたい
場合には分周比KまたはMの値を大きな値に設定してそ
れらの値を変えなければならない。
例えばMをM+1としたときにはだけ変えられるように
なる。
しかしながらこの場合、Mが大きい値であるときには微
調し得るものの、これに伴なって必要なfCを得るため
にはfxの値を大きくしてやらなければならないから、
かかる分周器が高速で動作することを必要として余り実
用的でない。
この場合、MおよびKの値を共に大きくすることも考え
られるが、いずれにしろMまたはKを大きくすると位相
比較器15で比較されるf。
成分が小さくなり過ぎるために、該fcよりも早い周期
の外乱に応答することができなくなる如くした特性上好
ましくない問題が招来されてしまう。
つまり、M−’PKの値は無制限に大きくし得るもので
なく、実用上の妥当な値に制限されるから、微調し得る
値も自ずと制限されているのが実情である。
また反対にMが小さな値では周波数変化が大きすぎて微
調用には適さない。
然るにこの種のシンセサイザ受信機といえども何んらか
の原因で放送周波数が僅かにずれた場合等に受信機側で
微調し得れば便利であるため、実用的にしてしかも良好
に微調をなし得るものが切望されていた。
つまり、従来のFM用シンセサイザ受信機に適用した場
合にあってはM=10. K=100. f X=10
0kHzとして なる出力を得ているが、これを微調しようとしてMをM
+1=10+1=11にしたとするとなる出力に可変す
ることができるが、これは微調前に比してたかだか9.
1%程度までしが微調し得ないものである。
また、MをM−10に固定してKをに二100+1=1
01にしたとすると となって、この場合には1%(10kHz)の微調をな
し得るが、これとてもそれ程には微調し得るとは言うこ
とができない。
そこでこの考案は以上のような点に鑑みてなされたもの
で、上記従来の要望に簡易にしてしがも確実に応じられ
るようにした極めて良好なる位相同期ループを有する回
路を提供することを目的としている。
以下図面を参照してこの考案の一実施例につき詳細に説
明する。
すなわち第2図に示すようにVCO21の出力端はKな
る分周比を有した分周器22を介して位相比較器23の
一方の入力端に接続される。
またfxなる周波数の基準信号を生じる発振器24の出
力端は通常Mなる分周比を有すると共に後述する分周器
26から微調用の出力が与えられる微調時にM+m(但
しmは正または負の任意数)なる分周比を有する可変分
周器25を介して、前記位相比較器23の他方の入力端
およびNなる分周比を有した分周器26の入力端に接続
される。
ここでN分周器26は端子Pに与えられる外部からの微
調用信号の有無により動作状態または非動作状態に制御
されるもので、その出力端が前記可変分周器25に帰還
的に接続される。
また位相比較器23の出力端はローパスフィルタ27を
介して前記VCO21の入力端に接続されてるもので、
これにより一種のPLLを有した回路が構成される。
而して以上において可変分周器25がN分周器26の出
力によって帰還制御されることにより、基準信号をM分
周した出力の1周期Tの1なる期間だけM+mなる分周
比を有して動作させると、位相比較器23の他方の入力
端に供給される分周出力f。
と基準周波数fXとの間にはなる関係が成立している。
一方PLLはこのfcとVCO21の出力周波数f。
をに分周器22で分周した出力f。
/にとが同期するようにイ乍用するものであるから となっている。
ここでm<M−NとなるようにmおよびNを選定すれば
得られる周波数を微調することが可能となり、延いては
Mを実用上の適当な小さな値に選定したすなわち低速動
作の分周器とし得、しかも位相比較器が外乱による誤動
作を受けることなく周波数を僅かに変化させ得るもので
ある。
つまり、このような回路をFM用のシンセサイザ受信機
に適用した場合においては、M−10゜f X=100
kHz、 K=100. N=1として通常はm=Q
だからfc−10に± なる出力を得ているが、これを微調しようとして。
m=1にしたとすると となって、0.1%(1kHz)の微調をなし得ること
になる。
またf c本9.99 kHzとなって微調前の10
kルと略等しいので、PLLとしての動作特性に支障か
ないものである。
そして、これはm−±1.±2.±3・・・・・・の如
く変化させてやることによって、約±0.1%、±0.
2%、±0.3%・・・・・・の如〈従来に比して大幅
に微調し得る値を小さくすることができることを意味し
ている。
従って以上詳述したようにこの考案によれば、従来の要
望に簡易にしてしかも確実に応じられるようにした極め
て良好なる位相同期ループを有する回路を提供すること
ができる。
なおこの考案は上記し且つ図示した実施例のみに限定さ
れることなく、この考案の要旨を逸脱しない範囲で種々
の変形を実施し得る。
【図面の簡単な説明】 第1図は従来の周波数シンセサイザ用PLL回路を示す
構成図、第2図はこの考案に係る位相同期ループを有す
る回路の一実施例を示す構成図である。 21・・・・・・VCO122・・・・・・分周器、2
3・・・・・・位相比較器、24・・・・・・基準発振
器、25・・・・・・可変分周器、26・・・・・・分
周器、27・・・・・・ローパスフィルタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 電圧制御発振器と、この電圧制御発振器からの出力をに
    分周するに分周器と、fxなる周波数の基準信号を生じ
    る基準発振器と、この基準発振器からの基準信号を可変
    分周比を有して分周する可変分周器と、前記に分周器な
    らびに可変分周器からの両出力の位相を比較する位相比
    較器と、この位相比較器からの出力のうち低域成分を前
    記電圧制御発振器の制御電圧として帰還せしめるローパ
    スフィルタと、前記可変分周器からの出力を外部からの
    微調指令に基いてN分周した出力を該可変分周器に分周
    比可変信号として帰還せしめるN分周器とを具備し、前
    記可変分周器は分周比可変信号の有無により通常はMで
    且つ微調時には一定期間だけM+mなる分周比をとる構
    成とすることにより、前記電圧制御発振器からの出力周
    波数f。 がとしてm(但しmは正または負の任意数で且つm<M
    −Nの関係をもつ)の値により微調可能とじたことを特
    徴とする位相同期ループを有する回路。
JP8724376U 1976-07-01 1976-07-01 位相同期ル−プを有する回路 Expired JPS5846586Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8724376U JPS5846586Y2 (ja) 1976-07-01 1976-07-01 位相同期ル−プを有する回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8724376U JPS5846586Y2 (ja) 1976-07-01 1976-07-01 位相同期ル−プを有する回路

Publications (2)

Publication Number Publication Date
JPS536151U JPS536151U (ja) 1978-01-19
JPS5846586Y2 true JPS5846586Y2 (ja) 1983-10-24

Family

ID=28698054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8724376U Expired JPS5846586Y2 (ja) 1976-07-01 1976-07-01 位相同期ル−プを有する回路

Country Status (1)

Country Link
JP (1) JPS5846586Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0659030B2 (ja) * 1985-09-03 1994-08-03 日本電気株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
JPS536151U (ja) 1978-01-19

Similar Documents

Publication Publication Date Title
JP3001735B2 (ja) 位相同期ループ周波数シンセサイザ
US7180377B1 (en) Method and apparatus for a hybrid phase lock loop frequency synthesizer
US5047733A (en) PLL synthesizer providing rapid frequency changeover
US7317778B2 (en) Phase-locked loop control circuit
JPH0834589B2 (ja) サンプリングクロック発生回路
JP2001230667A (ja) 位相調整回路
JP3161137B2 (ja) Pll回路
JP2001230670A (ja) Pll発振回路
JPS63305619A (ja) Pllシンセサイザ装置
JPH0156580B2 (ja)
JP3248453B2 (ja) 発振装置
JP2785996B2 (ja) Pll周波数シンセサイザ
JPH03101311A (ja) 位相同期発振回路
JP3142083B2 (ja) 広帯域周波数シンセサイザ
JPS6333739B2 (ja)
JP2002009618A (ja) Pll回路を用いた公称周波数の生成方法およびpll回路
JP3047193B2 (ja) 位相同期回路
JPH06284002A (ja) Pll回路
JPH0314826Y2 (ja)
JPS6397016A (ja) 位相同期発振回路
JPS5829010B2 (ja) 周波数シンセサイザ−
JPS6135601A (ja) 変調器
JPH06326603A (ja) Pll周波数シンセサイザ回路
JPH0865152A (ja) 位相同期ループ回路
JPS5912049B2 (ja) Pll回路