JPH0226888B2 - - Google Patents
Info
- Publication number
- JPH0226888B2 JPH0226888B2 JP16213785A JP16213785A JPH0226888B2 JP H0226888 B2 JPH0226888 B2 JP H0226888B2 JP 16213785 A JP16213785 A JP 16213785A JP 16213785 A JP16213785 A JP 16213785A JP H0226888 B2 JPH0226888 B2 JP H0226888B2
- Authority
- JP
- Japan
- Prior art keywords
- law
- signal
- segment
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/50—Conversion to or from non-linear codes, e.g. companding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
〔概要〕
μ―則又はＡ―則の圧伸則を示す圧伸則信号に
より、PCMコードの入力信号の補正を行うと共
に、セグメントビツトに対応したセグメント境界
値と、ステツプビツトに対応したステツプ幅信号
とを選択出力させ、セグメント境界値とステツプ
幅信号とを加算して、リニアコードに変換するも
ので、共用部分により圧伸則によるPCMコード
からリニアコードへの伸張を経済的な構成で実現
することができるものである。
より、PCMコードの入力信号の補正を行うと共
に、セグメントビツトに対応したセグメント境界
値と、ステツプビツトに対応したステツプ幅信号
とを選択出力させ、セグメント境界値とステツプ
幅信号とを加算して、リニアコードに変換するも
ので、共用部分により圧伸則によるPCMコード
からリニアコードへの伸張を経済的な構成で実現
することができるものである。
本発明は、μ―則又はＡ―則の圧伸則による
PCMコードをリニアコードに伸張するデイジタ
ル伸張回路に関するものである。
PCMコードをリニアコードに伸張するデイジタ
ル伸張回路に関するものである。
音声信号をデイジタル信号に変換して伝送する
為に、μ―則又はＡ―則の何れかの圧伸則によつ
てPCMコードに変換する方式が知られている。
このようなPCM信号を、更に圧縮符号化或いは
合成処理等を行う場合に、一旦リニアコードに変
換する必要がある。その為に各種の伸張回路が提
案されている。
為に、μ―則又はＡ―則の何れかの圧伸則によつ
てPCMコードに変換する方式が知られている。
このようなPCM信号を、更に圧縮符号化或いは
合成処理等を行う場合に、一旦リニアコードに変
換する必要がある。その為に各種の伸張回路が提
案されている。
圧伸則によるPCMコードをリニアコードに伸
張する為に、従来は、PCMコードの入力信号を
アドレス信号として、リニアコードのデイジタル
信号を読出すリードオンリメモリを用いたテーブ
ル・ルツクアツプ方式が知られている。この従来
の方式は、μ―則専用又はＡ―則専用のリードオ
ンリメモリを用いた構成を有するものである。
張する為に、従来は、PCMコードの入力信号を
アドレス信号として、リニアコードのデイジタル
信号を読出すリードオンリメモリを用いたテーブ
ル・ルツクアツプ方式が知られている。この従来
の方式は、μ―則専用又はＡ―則専用のリードオ
ンリメモリを用いた構成を有するものである。
又伸張回路をゲート回路によつて構成し、
PCMコードの入力信号を、変換論理のゲート回
路によつてリニアコードのデイジタル信号に変換
出力する構成も知られている。この伸張回路も、
μ―則専用又はＡ―則専用の論理回路が構成され
ているものである。
PCMコードの入力信号を、変換論理のゲート回
路によつてリニアコードのデイジタル信号に変換
出力する構成も知られている。この伸張回路も、
μ―則専用又はＡ―則専用の論理回路が構成され
ているものである。
音声信号を圧縮符号化して伝送する為の圧伸則
は、μ―則とＡ―則とがあり、何れの圧伸則も、
１ビツトの符号ビツトと、３ビツトのセグメント
ビツトと、４ビツトのステツプビツトとの合計８
ビツトの構成を有するものである。このような８
ビツトのPCMコードを更に圧縮符号化する
ADPCMコードに変換する場合、PCMコードか
ら直接変換すると誤差が大きくなるから、一旦12
〜16ビツトのリニアコードに変換した後に、差分
を求めてコード化することになる。又８ビツトの
PCMコードについて合成処理等を行う場合にも、
一旦リニアコードに変換した後に合成処理等を行
い、その後に、PCMコードに変換することにな
る。
は、μ―則とＡ―則とがあり、何れの圧伸則も、
１ビツトの符号ビツトと、３ビツトのセグメント
ビツトと、４ビツトのステツプビツトとの合計８
ビツトの構成を有するものである。このような８
ビツトのPCMコードを更に圧縮符号化する
ADPCMコードに変換する場合、PCMコードか
ら直接変換すると誤差が大きくなるから、一旦12
〜16ビツトのリニアコードに変換した後に、差分
を求めてコード化することになる。又８ビツトの
PCMコードについて合成処理等を行う場合にも、
一旦リニアコードに変換した後に合成処理等を行
い、その後に、PCMコードに変換することにな
る。
又音声信号の伝送システムによつては、μ―則
の圧伸則による系と、Ａ―則の圧伸則による系と
が混在している場合がある。このような伝送シス
テムに於いても、合成処理或いはADPCMへの変
換等を行う場合は、一旦リニアコードに変換する
必要がある。
の圧伸則による系と、Ａ―則の圧伸則による系と
が混在している場合がある。このような伝送シス
テムに於いても、合成処理或いはADPCMへの変
換等を行う場合は、一旦リニアコードに変換する
必要がある。
しかし、従来は、μ―則専用、Ａ―則専用の何
れかの伸張回路であるから、圧伸則の種類に対応
して伸張回路を構成しなければならず、コストア
ツプとなる欠点があつた。
れかの伸張回路であるから、圧伸則の種類に対応
して伸張回路を構成しなければならず、コストア
ツプとなる欠点があつた。
本発明は、μ―則とＡ―則との圧伸則の何れに
も対応できる伸張回路を提供することを目的とす
るものである。
も対応できる伸張回路を提供することを目的とす
るものである。
本発明のデイジタル伸張回路は、第１図を参照
して説明すると、入力信号の圧伸則を示す圧伸則
信号に従つて入力信号の所定ビツトの反転、即
ち、μ―則の入力信号は総てのビツトを反転し、
Ａ―則の入力信号は偶数ビツトを反転する第１の
補正回路１と、この第１の補正回路１で補正され
た信号のセグメントビツトと、圧伸則信号とによ
つて、セグメント境界値信号を出力するセグメン
ト境界値出力回路２と、圧伸則信号がＡ―則であ
り、第１の補正回路１で補正されたセグメントビ
ツトが、最下位セグメントを意味する場合に、第
２セグメントに置換える第２の補正回路３と、第
１の補正回路１で補正された信号のステツプビツ
トと、第２の補正回路３で補正されたセグメント
ビツトとによつてステツプ幅信号を出力するステ
ツプ幅出力回路４と、セグメント境界値出力回路
２からの圧伸則に従つたセグメント境界値信号
と、ステツプ幅出力回路４からの圧伸則に従つた
ステツプ幅信号とを加算してリニアコードを出力
する加算回路５とを備えたものである。
して説明すると、入力信号の圧伸則を示す圧伸則
信号に従つて入力信号の所定ビツトの反転、即
ち、μ―則の入力信号は総てのビツトを反転し、
Ａ―則の入力信号は偶数ビツトを反転する第１の
補正回路１と、この第１の補正回路１で補正され
た信号のセグメントビツトと、圧伸則信号とによ
つて、セグメント境界値信号を出力するセグメン
ト境界値出力回路２と、圧伸則信号がＡ―則であ
り、第１の補正回路１で補正されたセグメントビ
ツトが、最下位セグメントを意味する場合に、第
２セグメントに置換える第２の補正回路３と、第
１の補正回路１で補正された信号のステツプビツ
トと、第２の補正回路３で補正されたセグメント
ビツトとによつてステツプ幅信号を出力するステ
ツプ幅出力回路４と、セグメント境界値出力回路
２からの圧伸則に従つたセグメント境界値信号
と、ステツプ幅出力回路４からの圧伸則に従つた
ステツプ幅信号とを加算してリニアコードを出力
する加算回路５とを備えたものである。
第１の補正回路１により、μ―則又はＡ―則の
圧伸則に従つたビツト反転による入力信号の補正
を行い、セグメント境界値出力回路２からセグメ
ントビツトと圧伸則信号とに従つたセグメント境
界値信号を出力し、第２の補正回路３により、圧
伸則信号がＡ―則であつて、セグメントビツトが
最下位セグメントを意味する場合に、第２セグメ
ントに置換える補正をし、補正されたセグメント
ビツトをステツプ幅出力回路４に加えることによ
り、μ―則とＡ―則との最下位セグメントに於け
るステツプ幅信号の相違を補正することができ
る。そして、圧伸則に従つたセグメント境界値信
号と、ステツプ幅信号とを加算回路５で加算して
出力することにより、リニアコードのデイジタル
信号に変換することができる。
圧伸則に従つたビツト反転による入力信号の補正
を行い、セグメント境界値出力回路２からセグメ
ントビツトと圧伸則信号とに従つたセグメント境
界値信号を出力し、第２の補正回路３により、圧
伸則信号がＡ―則であつて、セグメントビツトが
最下位セグメントを意味する場合に、第２セグメ
ントに置換える補正をし、補正されたセグメント
ビツトをステツプ幅出力回路４に加えることによ
り、μ―則とＡ―則との最下位セグメントに於け
るステツプ幅信号の相違を補正することができ
る。そして、圧伸則に従つたセグメント境界値信
号と、ステツプ幅信号とを加算回路５で加算して
出力することにより、リニアコードのデイジタル
信号に変換することができる。
以下図面を参照して本発明の実施例について詳
細に説明する。
細に説明する。
第２図は、本発明の一実施例のブロツク図であ
り、１０はラツチ回路、１１は第１の補正回路、
１２はセグメント境界値出力回路、１３は第２の
補正回路、１４はステツプ幅出力回路、１５は加
算回路、１６はセグメントを識別する識別回路、
１７は補数回路である。入力信号は、伝送路を介
して受信した８ビツト構成の圧伸則によるPCM
コードのデイジタル信号であり、第３図に示すよ
うに、１ビツトの符号ビツトＳと、３ビツトのセ
グメントビツトSEGと、４ビツトのステツプビ
ツトSTEPとからなるものであり、符号ビツトＳ
は“１”を正、“０”を負として表すものである。
り、１０はラツチ回路、１１は第１の補正回路、
１２はセグメント境界値出力回路、１３は第２の
補正回路、１４はステツプ幅出力回路、１５は加
算回路、１６はセグメントを識別する識別回路、
１７は補数回路である。入力信号は、伝送路を介
して受信した８ビツト構成の圧伸則によるPCM
コードのデイジタル信号であり、第３図に示すよ
うに、１ビツトの符号ビツトＳと、３ビツトのセ
グメントビツトSEGと、４ビツトのステツプビ
ツトSTEPとからなるものであり、符号ビツトＳ
は“１”を正、“０”を負として表すものである。
又μ―則もＡ―則も、８個のセグメントで区切
られて、前述の３ビツトのセグメントビツト
SEGによつてセグメントが指定され、又各セグ
メントは、16にステツプに分割されて、前述の４
ビツトのステツプビツトSTEPによつて指定され
るものである。又μ―則とリニアコードとの対応
に於いて、リニアコードが０となる場合がある
が、Ａ―則とリニアコードとの対応に於いては、
リニアコードが０となる場合はないものである。
又各セグメント毎のステツプ幅は異なるものであ
るが、Ａ―則に於いてのみ、最下位セグメントと
その上位セグメントとに於けるステツプ幅は同じ
ものである。
られて、前述の３ビツトのセグメントビツト
SEGによつてセグメントが指定され、又各セグ
メントは、16にステツプに分割されて、前述の４
ビツトのステツプビツトSTEPによつて指定され
るものである。又μ―則とリニアコードとの対応
に於いて、リニアコードが０となる場合がある
が、Ａ―則とリニアコードとの対応に於いては、
リニアコードが０となる場合はないものである。
又各セグメント毎のステツプ幅は異なるものであ
るが、Ａ―則に於いてのみ、最下位セグメントと
その上位セグメントとに於けるステツプ幅は同じ
ものである。
第４図はμ―則伸張説明図、第５図はＡ―則伸
張説明図であり、SEGμ，STEPμは、μ―則の13
ビツトのセグメント境界値信号及び12ビツトのス
テツプ幅信号を示し、SEGA，STEPAは、Ａ―
則の13ビツトのセグメント境界値信号及び12ビツ
トのステツプ幅信号を示す。又×印は、４ビツト
のステツプビツトを示す。前述のように、ステツ
プ幅信号STEDμ，STEPAは、最下位セグメン
トに於いて相違し、Ａ―則に於いては、前述のよ
うに、最下位セグメントと、その上位セグメント
（第２セグメント）とが同じ値の“0000 00××
××00”となる。
張説明図であり、SEGμ，STEPμは、μ―則の13
ビツトのセグメント境界値信号及び12ビツトのス
テツプ幅信号を示し、SEGA，STEPAは、Ａ―
則の13ビツトのセグメント境界値信号及び12ビツ
トのステツプ幅信号を示す。又×印は、４ビツト
のステツプビツトを示す。前述のように、ステツ
プ幅信号STEDμ，STEPAは、最下位セグメン
トに於いて相違し、Ａ―則に於いては、前述のよ
うに、最下位セグメントと、その上位セグメント
（第２セグメント）とが同じ値の“0000 00××
××00”となる。
又第３図に示すリニアコードは、１ビツトの符
号ビツトＳと、13ビツトの２の補数からなる場合
を示すものである。
号ビツトＳと、13ビツトの２の補数からなる場合
を示すものである。
８ビツトの入力信号は、ラツチ回路１０にラツ
チされ、又μ―則かＡ―則かの圧伸則を示す圧伸
則信号LAWが、第１の補正回路１１とセグメン
ト境界値出力回路１２と第２の補正回路１３とに
加えられる。ラツチ回路１０から符号ビツトＳが
補数回路１７に加えられる。又セグメントビツト
SEGとステツプビツトSTEPとが第１の補正回路
１１に加えられる。
チされ、又μ―則かＡ―則かの圧伸則を示す圧伸
則信号LAWが、第１の補正回路１１とセグメン
ト境界値出力回路１２と第２の補正回路１３とに
加えられる。ラツチ回路１０から符号ビツトＳが
補数回路１７に加えられる。又セグメントビツト
SEGとステツプビツトSTEPとが第１の補正回路
１１に加えられる。
圧伸則によるPCMコードは、伝送時に、μ―
則の場合は、セグメントビツトSEGとステツプ
ビツトSTEPとを反転して伝送し、Ａ―則の場合
は、０，２，４，６の偶数ビツトを反転して伝送
するものである。そこで、第１の補正回路１１に
於いては、圧伸則信号LAWによつて、μ―則の
場合には、７ビツトを全部反転し、Ａ―則の場合
には、偶数ビツトを反転して補正するものであ
る。
則の場合は、セグメントビツトSEGとステツプ
ビツトSTEPとを反転して伝送し、Ａ―則の場合
は、０，２，４，６の偶数ビツトを反転して伝送
するものである。そこで、第１の補正回路１１に
於いては、圧伸則信号LAWによつて、μ―則の
場合には、７ビツトを全部反転し、Ａ―則の場合
には、偶数ビツトを反転して補正するものであ
る。
補正された信号のうちの３ビツトのセグメント
ビツトSEGが識別回路１６に加えられ、セグメ
ントの識別が行われて、８ビツトのセグメント識
別情報がセグメント境界値出力回路１２と第２の
補正回路１３とに加えられる。セグメント境界値
出力回路１２には圧伸則信HLAWも加えられ、
μ―則又はＡ―則に対応した13ビツトのセグメン
ト境界値信号が出力される。従つて、セグメント
境界値出力回路１２は、８ビツトのセグメント識
別情報と圧伸則信号LAWとをアドレス信号とし
て、セグメント境界値信号を読出すリードオンメ
モリによつて構成することができる。又第２の補
正回路１３にも圧伸則信号LAWが加えられ、圧
伸則信号LAWがμ―則を示し、セグメント識別
情報が最下位セグメントを意味する場合、ステツ
プ幅信号STEPμは、“0000 000× ×××０”と
なるが、圧伸則信号LAWがＡ―則を示し、且つ
セグメント識別情報が最下位セグメントを意味す
る場合、ステツプ幅信号STEPAは、“0000 00×
× ××00”となり、その上位セグメント（第２
セグメント）と同じ値となる。そこで、圧伸則信
号LAWがＡ―則であり、且つセグメント識別情
報が最下位セグメントを意味する場合に、第２セ
グメントに置換える補正が行われる。
ビツトSEGが識別回路１６に加えられ、セグメ
ントの識別が行われて、８ビツトのセグメント識
別情報がセグメント境界値出力回路１２と第２の
補正回路１３とに加えられる。セグメント境界値
出力回路１２には圧伸則信HLAWも加えられ、
μ―則又はＡ―則に対応した13ビツトのセグメン
ト境界値信号が出力される。従つて、セグメント
境界値出力回路１２は、８ビツトのセグメント識
別情報と圧伸則信号LAWとをアドレス信号とし
て、セグメント境界値信号を読出すリードオンメ
モリによつて構成することができる。又第２の補
正回路１３にも圧伸則信号LAWが加えられ、圧
伸則信号LAWがμ―則を示し、セグメント識別
情報が最下位セグメントを意味する場合、ステツ
プ幅信号STEPμは、“0000 000× ×××０”と
なるが、圧伸則信号LAWがＡ―則を示し、且つ
セグメント識別情報が最下位セグメントを意味す
る場合、ステツプ幅信号STEPAは、“0000 00×
× ××00”となり、その上位セグメント（第２
セグメント）と同じ値となる。そこで、圧伸則信
号LAWがＡ―則であり、且つセグメント識別情
報が最下位セグメントを意味する場合に、第２セ
グメントに置換える補正が行われる。
ステツプ幅出力回路１４には、第１の補正回路
１１で補正された４ビツトのステツプビツトと、
第２の補正回路１３で補正された８ビツトのセグ
メント識別情報とが加えられ、第４図又は第５図
に示す圧伸則対応の12ビツトのステツプ幅信号
SETPμ，STEPAが出力される。従つて、ステツ
プ幅出力回路１４は、４ビツトのステツプビツト
と第２の補正回路１３で補正された８ビツトのセ
グメント識別情報とをアドレス信号とし、ステツ
プ幅信号を読出すリードオンリメモリによつて構
成することができる。
１１で補正された４ビツトのステツプビツトと、
第２の補正回路１３で補正された８ビツトのセグ
メント識別情報とが加えられ、第４図又は第５図
に示す圧伸則対応の12ビツトのステツプ幅信号
SETPμ，STEPAが出力される。従つて、ステツ
プ幅出力回路１４は、４ビツトのステツプビツト
と第２の補正回路１３で補正された８ビツトのセ
グメント識別情報とをアドレス信号とし、ステツ
プ幅信号を読出すリードオンリメモリによつて構
成することができる。
μ―則の場合は、第４図に示すように、セグメ
ントビツトSEGに対応したセグメント境界値信
号SEGμと、ステツプビツトSTEPに対応したス
テツプ幅信号STEPμが加算回路１５に加えられ、
Ａ―則の場合は、第５図に示すように、セグメン
トビツトSEGに対応したセグメント境界値信号
SEGAと、ステツプビツトSTEPに対応したステ
ツプ幅信号STEPAとが加算回路１５に加えら
れ、加算出力信号は補数回路１７に加えられる。
この補数回路１７には、入力信号の符号ビツトＳ
が加えられ、その符号ビツトＳが“０”の場合
は、２の補数表示とした14ビツト構成のリニアコ
ードの出力信号とし、符号ビツトＳが“１”の場
合は補数としないで、リニアコードの出力信号と
するものである。
ントビツトSEGに対応したセグメント境界値信
号SEGμと、ステツプビツトSTEPに対応したス
テツプ幅信号STEPμが加算回路１５に加えられ、
Ａ―則の場合は、第５図に示すように、セグメン
トビツトSEGに対応したセグメント境界値信号
SEGAと、ステツプビツトSTEPに対応したステ
ツプ幅信号STEPAとが加算回路１５に加えら
れ、加算出力信号は補数回路１７に加えられる。
この補数回路１７には、入力信号の符号ビツトＳ
が加えられ、その符号ビツトＳが“０”の場合
は、２の補数表示とした14ビツト構成のリニアコ
ードの出力信号とし、符号ビツトＳが“１”の場
合は補数としないで、リニアコードの出力信号と
するものである。
従つて、圧伸則信号LAWによつて、μ―則に
よる８ビツトのPCM信号も、Ａ―則による８ビ
ツトのPCM信号も、14ビツトのリニアコードの
信号に伸張することができることになる。
よる８ビツトのPCM信号も、Ａ―則による８ビ
ツトのPCM信号も、14ビツトのリニアコードの
信号に伸張することができることになる。
第６図は本発明の他の実施例のブロツク図であ
り、第２図と同一符号は同一部分を示し、１２
ａ，１２ｂは、μ―則及びＡ―則対応のセグメン
ト境界値出力回路、１２ｃはセレクタである。第
１の補正回路１１で補正された信号のうちの３ビ
ツトのセグメントビツトが識別回路１６に加えら
れて、セグメント識別情報が出力され、８ビツト
のセグメント識別情報は、セグメント境界値出力
回路１２ａ，１２ｂ及び第２の補正回路１３にそ
れぞれ加えられる。従つて、セグメント境界値出
力回路１２ａ，１２ｂからそれぞれμ―則及びＡ
―則に対応したセグメント境界値信号が出力さ
れ、セレクタ１２ｃに加えられる。
り、第２図と同一符号は同一部分を示し、１２
ａ，１２ｂは、μ―則及びＡ―則対応のセグメン
ト境界値出力回路、１２ｃはセレクタである。第
１の補正回路１１で補正された信号のうちの３ビ
ツトのセグメントビツトが識別回路１６に加えら
れて、セグメント識別情報が出力され、８ビツト
のセグメント識別情報は、セグメント境界値出力
回路１２ａ，１２ｂ及び第２の補正回路１３にそ
れぞれ加えられる。従つて、セグメント境界値出
力回路１２ａ，１２ｂからそれぞれμ―則及びＡ
―則に対応したセグメント境界値信号が出力さ
れ、セレクタ１２ｃに加えられる。
セレクタ１２ｃには、圧伸則信号LAWが加え
られ、μ―則の場合には、μ―則のセグメント境
界値信号が選択出力され、Ａ―則の場合には、Ａ
―則のセグメント境界値信号が選択出力されて、
加算回路１５に加えられる。ステツプ幅出力回路
１４からは前述の実施例と同様にステツプ幅信号
が出力されるから、加算回路１５により、セグメ
ント境界値信号と、ステツプ幅信号とを加算し、
符号ビツトＳに対応して補数とするか否かを補数
回路１７で決定することにより、14ビツトのリニ
アコードの出力信号となる。
られ、μ―則の場合には、μ―則のセグメント境
界値信号が選択出力され、Ａ―則の場合には、Ａ
―則のセグメント境界値信号が選択出力されて、
加算回路１５に加えられる。ステツプ幅出力回路
１４からは前述の実施例と同様にステツプ幅信号
が出力されるから、加算回路１５により、セグメ
ント境界値信号と、ステツプ幅信号とを加算し、
符号ビツトＳに対応して補数とするか否かを補数
回路１７で決定することにより、14ビツトのリニ
アコードの出力信号となる。
以上説明したように、本発明は、μ―則とＡ―
則との何れの圧伸則のPCMコードに対しても、
圧伸則信号LAWによつて補正、変換を行うこと
により、リニアコードに伸張することができる利
点がある。従つて、PCMインタフエース部の汎
用化を図ることも可能となる。
則との何れの圧伸則のPCMコードに対しても、
圧伸則信号LAWによつて補正、変換を行うこと
により、リニアコードに伸張することができる利
点がある。従つて、PCMインタフエース部の汎
用化を図ることも可能となる。
第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例のブロツク図、第３図はコード説
明図、第４図及び第５図はμ―則及びＡ―則の伸
張説明図、第６図は本発明の他の実施例のブロツ
ク図である。 １，１１は第１の補正回路、２，１２はセグメ
ント境界値出力回路、３，１３は第２の補正回
路、４，１４はステツプ幅出力回路、５，１５は
加算回路、LAWは圧伸則信号、１０はラツチ回
路、１６は識別回路、１７は補数回路である。
発明の一実施例のブロツク図、第３図はコード説
明図、第４図及び第５図はμ―則及びＡ―則の伸
張説明図、第６図は本発明の他の実施例のブロツ
ク図である。 １，１１は第１の補正回路、２，１２はセグメ
ント境界値出力回路、３，１３は第２の補正回
路、４，１４はステツプ幅出力回路、５，１５は
加算回路、LAWは圧伸則信号、１０はラツチ回
路、１６は識別回路、１７は補数回路である。
Claims (1)
- 【特許請求の範囲】 １ 圧伸則によるPCMコードをリニアコードに
伸張するデイジタル伸張回路に於いて、 入力信号の圧伸則を示す圧伸則信号に従つて該
入力信号の所定ビツトの判定を行う第１の補正回
路１と、 該第１の補正回路１の出力信号のセグメントビ
ツトと、前記入力信号の圧伸則を示す圧伸則信号
とによつてセグメント境界値信号を出力するセグ
メント境界値出力回路２と、 前記第１の補正回路１の出力信号のセグメント
ビツトが最下位セグメントを意味し、前記入力信
号の圧伸則を示す圧伸則信号がＡ―則である場合
に、該セグメントビツトを第２セグメントに置換
えて補正する第２の補正回路３と、 前記第１の補正回路１の出力信号のステツプビ
ツトと前記第２の補正回路３の出力信号のセグメ
ントビツトとに従つてステツプ幅信号を出力する
ステツプ幅出力回路４と、 前記セグメント境界値出力回路２と前記ステツ
プ幅出力回路４とのそれぞれの出力信号を加算し
てリニアコードを出力する加算回路５とを備えた ことを特徴とするデイジタル伸張回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16213785A JPS6223628A (ja) | 1985-07-24 | 1985-07-24 | デイジタル伸張回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16213785A JPS6223628A (ja) | 1985-07-24 | 1985-07-24 | デイジタル伸張回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6223628A JPS6223628A (ja) | 1987-01-31 |
| JPH0226888B2 true JPH0226888B2 (ja) | 1990-06-13 |
Family
ID=15748739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16213785A Granted JPS6223628A (ja) | 1985-07-24 | 1985-07-24 | デイジタル伸張回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223628A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2233126A (en) * | 1989-03-03 | 1991-01-02 | Motorola Inc | Data expansion system |
-
1985
- 1985-07-24 JP JP16213785A patent/JPS6223628A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6223628A (ja) | 1987-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855742A (en) | Method of transmitting n-bit information words, information transmission system for carrying out the method, and encoding device and decoding device for use in the information-transmission system | |
| US4592070A (en) | ADPCM encoder/decoder with improved tracking | |
| BR9506787A (pt) | Processos de converter uma série de palavras de informação de m-bit em um sinal modulado e de produzir um suporte de gravação dispositivos codificador decodificador gravador e de leitura sinal e suporte de gravação | |
| AU575280B2 (en) | Method of transmitting information, encoding and decoding device | |
| KR890013903A (ko) | 디코딩 장치 | |
| US4549304A (en) | ADPCM Encoder/decoder with signalling bit insertion | |
| JPH046289B2 (ja) | ||
| US4191858A (en) | Block digital processing system for nonuniformly encoded digital words | |
| US4542516A (en) | ADPCM Encoder/decoder with zero code suppression | |
| US4924421A (en) | Priority encoding system | |
| JPH0226888B2 (ja) | ||
| JPS6046859B2 (ja) | 可変長符号化直列伝送方法 | |
| JPS58121855A (ja) | デジタル信号変調方法 | |
| JPS62108663A (ja) | エントロピ−符号化方式 | |
| CA1200331A (en) | Adpcm encoder/decoder with signalling bit insertion | |
| JPS6159915A (ja) | 符号化補正装置 | |
| JPS61125283A (ja) | モデイフアイド・ハフマン符号の復号装置 | |
| JPH0229255B2 (ja) | Shingodensohoshiki | |
| JPS5866440A (ja) | 波形符号化方式 | |
| JPS63209236A (ja) | 適応量子化器 | |
| JPH024173B2 (ja) | ||
| JPH03112283A (ja) | 画像信号の符号化方式 | |
| JPH0243376B2 (ja) | ||
| JPS60253372A (ja) | 画信号符号化方式 | |
| JPH01195769A (ja) | 可変長データの固定長データへの変換方法 |