JPS60253372A - 画信号符号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はファクシミリにおける画信号符号化方式に関す
るものである。

（技術的背景） 従来このような分野における画信号符嶋化の機能をもっ
た回路は特開昭５８−８８９７１号公報に書かれている
ように構成されておシ、■ラインの画信号の変化点位置
を検出し、絶対アドレスとして記憶し、演算処理にょシ
符号化テーブルのアドレス信号を出力することにより符
号化データを得ている。第２図はこの方式を示すブロッ
ク図であシ、読取回路ｌで読み取った一信号を変化点検
出回路２と変化点位置カウンタ３にて１ライン画信号の
変化点位置を検出し、画信号バックアメモリ４に絶対ア
ドレスとして記憶し、マイクロプロセッサ（ＭＰＵ）　
５によシ符号化ＲＯＭテーブル６のアドレス信号を出力
して符号化ＲＯＭテーブル６より符号化データを得てい
る。しかしながら、この方式では変化点位置を絶対アド
レスとして記憶している為メモリ容量が大きく、・・−
ド構成も複雑であるという欠点があった。

（発明の目的） 本発明の目的は、メモリ容量が小さく高速符号化が可能
な画信号符号化方式を得ることにある。

（発明の構成） 本発明は、符号化テーブルを有し画信号を圧縮して符号
化する画信号符号化方式において、各走査ラインの画信
号の変化点位置をランレングス数として記憶し、該記憶
されたランレングス数をもとに前記符号化テーブルの対
応するアドレスから符号化データを得ることを特徴とす
る画信号符号化方式である。

（実施例） 第１図は本発明の実施例を示す回路ブロック図であり、
１は読取回路、２は変化点検出回路、４は画信号バッフ
ァメモリ、５はマイクロプロセッサ（ＭＰＵ）　、６は
符号化テーブル、７はノｅラレルシリアル変換回路（Ｐ
／Ｓ変換回路）、８は符号バッファメモリ、９は短縮ラ
ンレングス作成回路、１０はランレングスカウンタであ
る。同図において第２図と゛同じ番号のものは同一のも
のを示す。

読み取ジ回路１は変化点検出回路２に接続され、変化点
検出回路２の出力はランレングスカウンタ１０と画信号
バッファメモリ４に接続される。クロック（ＣＬＫ）は
変化点検出回路２とランレングスカウンタ１０に接続さ
れ、ランレングスカウンタ３の出力は画信号バッファメ
モリ４と短縮ランレングス作成回路９に接続される。短
縮ランレングスカウンタ９の出力は画信号バッファメモ
リ４に接続され、画信号バッファメモリ４の出力はマイ
クロッ０ロセツサＭＰＵ５に接続される。ＭＰＵ　５と
接続された符号化ＲＯＭテーブル６ばＰ／Ｓ変換回路７
に接続され、データの並列／直列変換を行うＰ／Ｓ変換
回路７の出力は符号バッフアノモリ８に接続され、符号
バッファメモリの出力は符号データとして出力される。

先ず読取多回路１からのシリアル画信号を直接変化点検
出回路２に入力して白黒の変化点を検出し、それに対応
したランレングスカウンタ１０の出力であるランレング
ス数、または短縮ランレングス作成回路９によシ作成さ
れた短縮ランレングス数を画信号バッファメモリ４に記
憶し、同時にランレングスカウンタ１０をクリアする。

この場合において１ラインの長さを２０４８ドツトとす
るとランレングス数の最大値は２０４８　（＝２”）で
あシ、ランレングス数の個数は１個である。従って１２
ビツト×１ビツトのメモリが必要になる。

同様にランレングス数の最少値は１（＝２°）であシェ
ライン中の２０４８ドツトがすべて変化点であるとする
とランレングス数の個数は２０４８個である。従って１
ビットＸ２０４８ピ、トのメモリが必要になる。以上よ
シランレングス数をそのままの形で記憶すると１２ビツ
トＸ２０４８ビツトのメモリが必要になる。短縮ランレ
ングスとは、ランレングス数が２Ｎ以下の時はランレン
グス数のビット長をＮビットに制限したランレングスを
いう。

この短縮ランレングスではメモリの１つのアドレスに複
数個の短縮ランレングスを記憶する事が可能となる。本
実施例においては１つのアドレスが１６ビツトのメモリ
を使い、Ｎ＝４で１つのアドレスに最大３個の短縮ラン
レングスを記憶する例を示す。第３図（ａ）　（ｂ）は
実施例要部の動作波形図である。

第３図（ａ）■に示す１ラインに対し、変化点検出回路
２とランレングスカウンタ３に与えるクロック（ＣＩ、
Ｋ）を第３図（ａ）■で示すと、第３図（ａ）■の読み
取シ画信号の変化点として、第３図（ａ）■の変化点パ
ルスが検出され、これに対応しランレングスカウンタ１
０からのカウント値即ちランレングス数が画信号バッフ
ァメモリ４または短縮ランレングス作成回路９に出力さ
れ、同時にランレングスカウンタ１０がリセットされる
。

第３図（ｂ）は画信号バッファメモリ４に記憶された符
号化ラインの１例を示す。最初の変化点位置が検出され
た時のランレングスカウンタ１ｏのうン１／ングス数は
Ｈ９１であ、！ｌ）２’＝Ｈ１０よシ大きいのでそのま
ま画信号バッファメモリ４のアドレスＭ番地の１ビツト
目から１５ビツト目に記憶され同時に１６ビツト目（Ｍ
ＳＢ）に短縮ランレングスを表わすフラグＦとして論理
「０」を記憶する。フラグＦは短縮ランレングスを表わ
すフラグであシ短縮ランレングスが記憶される時はその
フラグＦを論理「１」として記憶する。

次の変化点位置が検出された時のランレングスカウンタ
１０のランレングス数はＨ４であ、！ｌ）　ＨＩＯよシ
小さいので短縮ランレングス゛とし画信号バッファメモ
リ４のアドレスＭ＋１番地の１２ビツト目〜１５ビツト
目に記憶され１６ビツト目（ＭＳＢ）はフラグＦとして
論理「１」が記憶される。次の変化点位置が検出された
時のランレングスカウンタ１０のランレングス数はＨ３
であシ同様にＨＩＯより小さいので短縮ランレングスと
して画信号バッファメモリ４のアドレスＭ＋１番地の７
ビツト目〜１０ビツト目に言己憶され１１ビツト目は７
ラグＦとして論理「１」が記憶される。

次の変化点位置が検出された時のランレングスカウンタ
１０のランレングス数はＨ２であり同様にＨＩＯよシ小
さいので短縮ランレングスとして画信号パンツアメモリ
４のアドレスＭ＋１番地の２ビツト目〜５ビツト目に記
憶され６ビツト目はフラグ下として論理「１」が記憶さ
れる。以上で画信号バッファメモリ４のＭ＋１番地には
３つの短縮ランレングスが記憶された事になる。１ビツ
ト目（ＬＳＢ）はこの時はＤＯＮ’Ｔ　ＣＡＲＥである
。

次の変化点位置が検出された時のランレングスカウンタ
１０のランレングス数はＨｌであシ同様にＨＩＯより小
さいので短縮ランレングスとして画信号バッファメモリ
４のアドレスＭ＋２番地の１２ヒ゛ツト目〜１５ビツト
目に言己憶され、１６ビツト目（ＭＳＢ）はフラグＦと
して論理「１」が記憶される。

次の変化点位置が検出された時のランレングスカウンタ
１０のランレングスはＨｌ５であり　ＨＩＯより大きい
のでＭ＋２番地の１１ビツト目の短縮アドレスを表わす
フラグＦは論理ｒＯＪとして記憶され１ビツト目（ＬＳ
Ｂ）〜１０ビット目はＤＯＮ″Ｔ　ＣＡＲＥとなる。そ
して画信号バッファメモリ４のアドレスＭ＋３番地の１
１ビツト目〜１５ビツト目にＨｌ５が記憶され、１６ビ
ツト目（ＭＳＢ）にはフラグＦとして論理「０」が記憶
される。

次ニＭＰＵ５は画信号バッファメモリ４から上述のデー
タを読み出し、符号化ＲＯＭテーブル６のアドレスを指
定して符号化データを読み出す。モデファイトハフマン
（ＭＨ）方式の時は、画信号バッファメモリ４に記憶さ
れている符号化ラインを読み出し、ＭＰＵ５で短縮ラン
レングスをランレングス数に変換し、そのまま順符号お
よびビット長が記憶されている符号化ＲＯＭテーブル６
のアドレスとして出力する。またライン同期信号、フィ
ル信号はＭＰＵ　５からの指示で符号化ＲＯＭテーブル
６よシ与えられ址符号と同様に取シ扱う。符号化ＲＯＭ
テーブル６の出力はＰ／Ｓ変換回路７によ多並列／直列
変換されて符号データが符号バッファ８に入力される。

符号バッファ８を読み出す事によシ符号データが得られ
る。以上の動作を１う・インの符号化ラインについて行
った後順次の符号化ラインの符号化に移る。

又モディンアイドリー・ド（ＭＲ）方式の時は画信号バ
ッファメモリ４に記憶されている１行前の参照ラインと
現在の符号化ラインを読み出し、ＭＰＵ５で短縮ランレ
ングスをランレングス数に変換し、演算処理を行って符
号化ＲＯＭテーブル６のアドレスとして出力する。符号
化ＲＯＭテーブル６の出力はＰ／Ｓ変換回路７により並
／直列変換されて符号データが符号バッファメモリ８に
入力される。符号バッファメモリ８を読み出すことによ
り符号データが得られる。以上の動作を１ラインの符号
化ラインについて行った後順次次のライ〜ンの符号化に
移る。

尚、本実施例におけるメモリ容量を従来方式の場合と比
較すると次の通シである。１ライン２ｏ４８画素の時、
最大変化点数は２０４８ｉ（Ｊ”）となる。従来方式で
は、ｌ変化点画シ必要なピット数は１１ビツトであるか
ら、各データ格納用に１ワード（１６ビツト）を当てる
と、２０４８Ｘ１６ビット＝３２にビットとなる。一方
、本発明の場合（Ｎ＝４の時）、１ワード（１６ビツト
）に３個のランレングスが最大記憶できるので、１６ビ
。

トＸ　社卦＝１０．７　Ｋビットとなる。従ってメモリ
容量は約１／３と々る。

（発明の効果） 本発明は以上説明したように、変化点情報としてのラン
レングス数のみを記憶するため、１ライン分の画信号の
記憶読み出しが不要となり、高速符号化が容易となシ、
メモリ容量が少なくてすむ。

そしてランレングス数で記憶する為、効率的々演算処理
が可能となる。更に演算処理によ如符号化ＲＯＭテーブ
ルのアドレスを作るという構成が主体となる為、全体の
ハードウェアの構成が簡単になるという利点がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は従
来方式を示すプロ、り図、第３図は実施例要部の動作波
形図である。 ｌ・・・読取回路、２・・・変化点検出回路、４・・・
画信号バッファメモリ、５・・・マイクロプロセッサ（
ＭＰＵ）、６・・・符号化ＲＯＭテーブル、７・・・ノ
ｅラレルシリアル（Ｐ／Ｓ）変換回路、８・・・符号・
ぐラフツメモリ、９・・・短縮ランレングス作成回路、
ｌθ・・・う／レングスカウンタ０ 特許出願人　沖電気工業株式会社 １　事件の表示 昭和５９年　特　許　願第１０８４７８号２、発明の名
称 画信号符号化方式 ３　補正をする者 事件との関係　特許出願人

Claims (1)

1. 【特許請求の範囲】 （１）符号化テーブルを有し画信号を圧縮して符号化す
   る画信号符号化方式において、各走査ラインの画信号の
   変化点位置をランレングス数として記憶し、該記憶され
   たランレングス数をもとに前記符号化テーブルの対応す
   るアドレスから符号化データを得ることを特徴とする画
   信号符号化方式。 （２Ｌ、符号化テーブルとしてモディファイドハフマン
   （ＭＨ）方式による符号化テーブルを有することを特徴
   とする特許請求の範囲第１項記載の画信号符号化方式。 （３）　符号化テーブルとしてモデファイドリ−１゛（
   ＭＲ）方式による符号化テーブルを有し、１行前の参照
   ラインと現在の符号化ラインのランレングス数をもとに
   前記符号化テーブルの対応するアドレスから符号化デー
   タを得ることを特徴とする特許請求の範囲第１項記載の
   画信号符号化方式。 （４）小さいランレングス数の場合に記憶部の１つのア
   ドレスに複数のランレングス数を記憶することを特徴と
   する特許請求の範囲第１項記載の画信号符号化方式。