JPH02270086A - Data flow type information processor - Google Patents

Data flow type information processor

Info

Publication number
JPH02270086A
JPH02270086A JP6284189A JP6284189A JPH02270086A JP H02270086 A JPH02270086 A JP H02270086A JP 6284189 A JP6284189 A JP 6284189A JP 6284189 A JP6284189 A JP 6284189A JP H02270086 A JPH02270086 A JP H02270086A
Authority
JP
Japan
Prior art keywords
data
identification tag
section
data packet
program storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6284189A
Other languages
Japanese (ja)
Other versions
JPH06101046B2 (en
Inventor
Toshiya Okamoto
俊弥 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6284189A priority Critical patent/JPH06101046B2/en
Publication of JPH02270086A publication Critical patent/JPH02270086A/en
Priority to US08/275,669 priority patent/US5497344A/en
Publication of JPH06101046B2 publication Critical patent/JPH06101046B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

PURPOSE:To reduce the width of a data line connecting respective processing parts by linking, generating only irreducible minimum data, which are required for processing in each processing part, and sending the data to a transmission line with a data packet passing through the respective processing parts. CONSTITUTION:A program storage part 1 and an identification tag separation part 21 are linked by a transmission line 31 and an arithmetic processing part 3 and the identification tag separation part 21 are linked by a transmission line 32. The identification tag separation part 21 and a pair data detection part 2 are linked by two transmission lines 33 and 34 and the pair data detection part 2 and an identification tag applying part 22 are linked by a transmission line 35. Further, the identification tag applying part 22 and program storage part 1 are linked by a transmission line 36 and the identification tag applying part 22 and arithmetic processing part 3 are linked by a transmission line 37. Namely, data separated by a branching part are linked according to identification information, which are applied to the data, and the irreducible minimum data required for each processing part are transmitted. Thus, the width of the data line connecting the respective processing parts can be reduced.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、情報処理装置に関し、特に、2つのデータ
に対して、数値演算処理または論理演算処理を行なう命
令を含むデータフロープログラムを実行するデータフロ
ー型情報処理装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an information processing device, and in particular, to an information processing device that executes a data flow program that includes an instruction to perform numerical operation processing or logical operation processing on two pieces of data. The present invention relates to a data flow type information processing device.

[従来の技術] 従来のノイマン型計算機においては、プログラムとして
種々の命令が予めプログラムメモリに記憶され、プログ
ラムカウンタによってプログラムメモリのアドレスが逐
次指定されることにより順次命令が読出され、その命令
が実行される。
[Prior Art] In a conventional Neumann type computer, various instructions are stored in a program memory in advance as a program, and the instructions are sequentially read out by sequentially specifying addresses in the program memory by a program counter, and the instructions are executed. be done.

一方、データフロー型情報処理装置は、プログラムカウ
ンタによる逐次的な命令の実行という概念を持たない非
ノイマン型計算機の一種である。
On the other hand, a data flow type information processing device is a type of non-Neumann type computer that does not have the concept of sequential execution of instructions using a program counter.

このようなデータフロー型情報処理装置には、命令の並
列処理を基本にしたアーキテクチャが採用される。デー
タフロー型情報処理装置においては、演算の対象となる
データが揃い次第、命令の実行が可能となり、データに
よって複数の命令が同時に駆動されるため、データの自
然な流れに従って並列的にプログラムが実行される。そ
の結果、演算の所要時間が大幅に短縮するとみなされて
いる。
Such a data flow type information processing device employs an architecture based on parallel processing of instructions. In a data flow type information processing device, instructions can be executed as soon as the data to be operated on is available, and multiple instructions are simultaneously driven by the data, so programs are executed in parallel according to the natural flow of data. be done. As a result, the time required for calculations is considered to be significantly reduced.

第3図は、従来のデータフロー型情報処理装置の構成の
一例を示すブロック図である。また第4図はその情報処
理装置により処理されるデータパケットのフィールド構
成の一例を示す図である。
FIG. 3 is a block diagram showing an example of the configuration of a conventional data flow type information processing device. Further, FIG. 4 is a diagram showing an example of the field configuration of a data packet processed by the information processing device.

第4図に示されるデータパケット60は、行先フィール
ド41、命令フィールド42、データ1フイールド43
、およびデータ2フイールド44を含む。行先フィール
ド41には行先情報が格納され、命令フィールド42に
は命令情報が格納され、データ1フイールド43または
データ2フイールド44にはオペランドデータが格納さ
れる。
The data packet 60 shown in FIG. 4 includes a destination field 41, a command field 42, and a data 1 field 43.
, and a data 2 field 44. Destination field 41 stores destination information, command field 42 stores command information, and data 1 field 43 or data 2 field 44 stores operand data.

第3図に示される情報処理装置は、プログラム記憶部1
、対データ検出部2、および演算処理部3を含む。プロ
グラム記憶部1には、第5図に示すデータフロープログ
ラム70が記憶されている。
The information processing apparatus shown in FIG.
, a paired data detection section 2, and an arithmetic processing section 3. The program storage unit 1 stores a data flow program 70 shown in FIG.

プログラム記憶部1は、入力されたデータパケット60
の行先情報に基づいたアドレス指定によって、第5図に
示すように、データフロープログラム70の行先情報7
1、命令情報72およびコピ、  −有/無情報73を
読出し、その行先情報71および命令情報72をデータ
パケット60の行先フィールド41および命令フィール
ド42にそれぞれ格納し、そのデータパケット60を出
力する。
The program storage unit 1 stores input data packets 60
By specifying the address based on the destination information of the data flow program 70, as shown in FIG.
1. Read command information 72 and copy, -presence/absence information 73, store destination information 71 and command information 72 in destination field 41 and command field 42 of data packet 60, respectively, and output data packet 60.

対データ検出部2は、プログラム記憶部1から出力され
るデータパケット60の待合わせを行なう。
The data pair detection section 2 waits for data packets 60 to be output from the program storage section 1.

すなわち、同じ行先情報を有する異なる2つのデータパ
ケット60を検出し、それらのデータパケット60のう
ち一方のデータパケット60のオペランドデータ、たと
えば第4図におけるデータ1フイールド43の内容を、
他方のデータパケットのデータ2フイールド44に格納
し、その他方のデータパケット60を出力する。演算処
理部3は、対データ検出部2から出力されるデータパケ
ット60に対して、命令情報に基づく演算処理を行ない
、その結果をそのデータパケットのデータ1フイールド
43に格納してそのデータパケット6゜をプログラム記
憶部1に出力する。
That is, two different data packets 60 having the same destination information are detected, and the operand data of one of the data packets 60, for example, the contents of the data 1 field 43 in FIG.
It is stored in the data 2 field 44 of the other data packet, and the other data packet 60 is output. The arithmetic processing unit 3 performs arithmetic processing on the data packet 60 output from the paired data detection unit 2 based on the instruction information, stores the result in the data 1 field 43 of the data packet, and stores the result in the data packet 60. ° is output to the program storage section 1.

なお、プログラム記憶部1と対データ検出部2とはデー
タ伝送路4により結合されている。データ伝送路4は2
つに分岐し、対データ検出部2の2つの入力ポートに結
合される。プログラム記憶部1から出力されるデータパ
ケット60は、オペランドデータが演算処理における右
オペランドデータであるか左オペランドデータであるか
に対応して、選択的に対データ検出部2のいずれか一方
の入力ポートに人力される。また、対データ検出部2と
演算処理部3とは伝送路5により結合されており、演算
処理部3とプログラム記憶部1とは伝送路6により結合
されている。
Note that the program storage section 1 and the paired data detection section 2 are coupled by a data transmission path 4. Data transmission path 4 is 2
It branches into two input ports and is coupled to two input ports of the paired data detection section 2. The data packet 60 output from the program storage unit 1 is selectively input to one of the paired data detection units 2, depending on whether the operand data is right operand data or left operand data in arithmetic processing. The port is man-powered. Furthermore, the paired data detection section 2 and the arithmetic processing section 3 are coupled through a transmission path 5, and the arithmetic processing section 3 and the program storage section 1 are coupled through a transmission path 6.

データパケット60が、プログラム記憶部1、対データ
検出部2、演算処理部3、および°プログラム記憶部1
を順に回り続けることにより、プログラム記憶部1に記
憶されたデータフロープログラム70に基づく演算処理
が進行する。
The data packet 60 is stored in the program storage unit 1, the paired data detection unit 2, the arithmetic processing unit 3, and the program storage unit 1.
By continuing to rotate in order, arithmetic processing based on the data flow program 70 stored in the program storage unit 1 progresses.

実行すべきデータフロープログラム70において、第6
図に示すようにデータのコピーが必要とされる場合につ
いて考える。すなわち、成る演算結果たとえば第6図に
おける加算命令の出力が、2個以上の他の演算たとえば
第6図における乗算および減算命令によって参照される
ような場合、コピー処理がプログラム記憶部1において
行なわれる。第5図に示すように、プログラム記憶部1
にはコピー有/無情報73が記憶されている。
In the data flow program 70 to be executed, the sixth
Consider the case where data copying is required as shown in the figure. That is, when the result of an operation, such as the output of the addition instruction in FIG. 6, is referenced by two or more other operations, such as the multiplication and subtraction instructions in FIG. . As shown in FIG.
Copy presence/absence information 73 is stored in .

まず、データフロープログラム70から、入力されたデ
ータパケット60の行先情報に基づきアドレス指定され
た部分の内容が読出される。このとき、コピー有/無情
報73が「無」であれば、行先フィールド41および命
令フィールド42の内容が更新されたデータパケット6
oが出力されて処理は終了する。一方、コピー有/無情
報73が「有」であれば、行先フィールド41および命
令フィールド42の内容が更新されたデータパケット6
0が出力されるとともに、続いて記憶されている行先情
報71、命令情報72およびコピー有/無情報73が読
出される。引き続いて読出されたコピー有/無情報73
が「無」であれば、入力されたデータパケット60と同
一のデータがデ−夕1フィールド43に格納されかつ現
在読出された行先情報71および命令情報72が行先フ
ィールド41および命令フィールド42にそれぞれ格納
されたデータパケット60が出力されて処理が終了する
。引き続いて読出されたコピー有/無情報73が「有j
であれば、さらに続けて同様のコピー処理が行なわれる
First, the contents of the portion addressed based on the destination information of the input data packet 60 are read from the data flow program 70. At this time, if the copy existence/non-copy information 73 is "absent", the data packet 6 whose contents of the destination field 41 and the command field 42 have been updated
o is output and the process ends. On the other hand, if the copy existence/non-copy information 73 is “Yes”, the data packet 6 in which the contents of the destination field 41 and the command field 42 have been updated
0 is output, and subsequently the stored destination information 71, command information 72, and copy presence/absence information 73 are read out. Copy presence/absence information 73 subsequently read out
If "None", the same data as the input data packet 60 is stored in the data 1 field 43, and the currently read destination information 71 and command information 72 are stored in the destination field 41 and command field 42, respectively. The stored data packet 60 is output and the process ends. The copy presence/absence information 73 read out subsequently indicates “Yes”.
If so, the same copying process is continued.

上記の情報処理装置において、コピー処理が一度行なわ
れると、プログラム記憶部1に対する入力のための伝送
路6とプログラム記憶部1からの出力のための伝送路4
とのデータパケット60の流量比が、必ず1対2になる
。ここで、データパケット60の流量比とは、それらの
伝送路を単位時間あたりに通過するデータパケット60
の数の比である。第7図に、伝送路4におけるデータパ
ケット60の流量を1としたときの各伝送路のデータパ
ケット60の流量を示す。対データ検出部2は、2つの
データパケット60の入力に対応して1つのデータパケ
ット60を出力する。そのため、伝送路4が最大性能で
動作したと仮定しても、伝送路5以降は最大性能の半分
の流量しか保証されない。
In the above information processing apparatus, once the copying process is performed, the transmission path 6 for input to the program storage section 1 and the transmission path 4 for output from the program storage section 1 are transmitted.
The flow rate ratio of the data packet 60 with the data packet 60 is always 1:2. Here, the flow rate ratio of data packets 60 refers to the number of data packets 60 that pass through those transmission lines per unit time.
is the ratio of the numbers of FIG. 7 shows the flow rate of data packets 60 on each transmission path when the flow rate of data packets 60 on transmission path 4 is set to 1. The data pair detection unit 2 outputs one data packet 60 in response to the input of two data packets 60. Therefore, even if it is assumed that the transmission line 4 operates at maximum performance, only half the flow rate of the maximum performance is guaranteed from the transmission line 5 onwards.

このように、プログラム記憶部1においてコピー処理が
行なわれるときには、伝送路5および6は最大性能の2
分の1の性能でしか動作しない。
In this way, when the copy process is performed in the program storage unit 1, the transmission lines 5 and 6 are operated at the maximum performance of 2.
It only works at half the performance.

そのために、演算処理部3もまた、潜在能力の2分の1
の能力しか発揮できないことになり、その結果、上記情
報処理装置によるプログラム実行時における性能低下を
招くことになる。
For this reason, the arithmetic processing unit 3 also has half of its potential.
As a result, the performance of the information processing device when executing a program is reduced.

第8図は、従来のデータフロー型情報処理装置の構成の
他の例を示すブロック図である。
FIG. 8 is a block diagram showing another example of the configuration of a conventional data flow type information processing device.

第8図の情報処理装置には、2つのプログラム記憶部1
1および12が設けられる。演算処理部3から出力され
るデータパケット60は、割当部13を介してプログラ
ム記憶部11および12のいずれか一方に入力される。
The information processing device shown in FIG.
1 and 12 are provided. A data packet 60 output from the arithmetic processing section 3 is inputted to either one of the program storage sections 11 and 12 via the allocation section 13.

演算処理部3と割当部13とは伝送路6により結合され
る。割当部13は、伝送路16および17を介してそれ
ぞれプログラム記憶部11および12に結合される。ま
た、プログラム記憶部11および12は、それぞれ伝送
路14および15を介して個別に対データ検出部2に結
合される。第8図の情報処理装置の各部分の機能は、第
3図の情報処理装置の各部分の機能と全く同一である。
The arithmetic processing section 3 and the allocation section 13 are coupled by a transmission path 6. The allocation section 13 is coupled to the program storage sections 11 and 12 via transmission lines 16 and 17, respectively. Further, the program storage units 11 and 12 are individually coupled to the paired data detection unit 2 via transmission lines 14 and 15, respectively. The functions of each part of the information processing apparatus shown in FIG. 8 are exactly the same as the functions of each part of the information processing apparatus shown in FIG.

割当部13は、演算処理部3から出力されるデータパケ
ット60を、到着順に従って、2つのプログラム記憶部
11および12のいずれかに振分ける。
The allocation unit 13 allocates the data packets 60 output from the arithmetic processing unit 3 to either of the two program storage units 11 and 12 according to the order of arrival.

第9図に、伝送路14および15におけるデータパケッ
ト60の流量をそれぞれ1としたときの各伝送路のデー
タパケット60の流量を示す。第8図の情報処理装置に
おいては、プログラム記憶部11および12へのデータ
パケット60の入力が、割当部13により振分けられる
ため、プログラム記憶部11および12へは最高性能の
2分の1の割合でデータパケット60が入力される。プ
ログラム記憶部11および12においてコピー処理が行
なわれると、プログラム記憶部11および12から伝送
路14および15に出力されるデータパケット60の流
量は、伝送路16および17を介してプログラム記憶部
11および12に入力さ−れるデータパケット60の流
量の2倍になる。
FIG. 9 shows the flow rate of data packets 60 on each transmission path, assuming that the flow rate of data packets 60 on transmission paths 14 and 15 is 1, respectively. In the information processing apparatus shown in FIG. 8, the input of the data packet 60 to the program storage units 11 and 12 is distributed by the allocation unit 13, so that the data packet 60 is input to the program storage units 11 and 12 at a rate of 1/2 of the maximum performance. A data packet 60 is input. When the copy process is performed in the program storage units 11 and 12, the flow rate of data packets 60 output from the program storage units 11 and 12 to the transmission lines 14 and 15 is changed to This is twice the flow rate of data packets 60 input to 12.

すなわち、対データ検出部2ヘデータパケツト60を入
力するための伝送路14および15においては、それぞ
れ最大性能の流量が確保され得る。
That is, in the transmission lines 14 and 15 for inputting the data packet 60 to the data detection section 2, the flow rate of maximum performance can be ensured.

また、対データ検出部2から出力されるデータパケット
60のための伝送路5すなわち演算処理部3に入力され
るデータパケット60のための伝送路5においても、最
大性能の流量が確保され得る。
Moreover, the flow rate with maximum performance can be ensured also in the transmission path 5 for the data packet 60 output from the data pair detection section 2, that is, the transmission path 5 for the data packet 60 inputted to the arithmetic processing section 3.

したがって、第8図の従来の情報処理装置においては、
演算処理部3の性能が最大限に高められ、第3図の従来
の情報処理装置に比べて、原理的に2倍の並列処理の効
果が現われる。
Therefore, in the conventional information processing device shown in FIG.
The performance of the arithmetic processing unit 3 is maximized, and the effect of parallel processing is theoretically twice that of the conventional information processing device shown in FIG.

[発明が解決しようとする課題] 従来のデータフロー型情報処理装置においては、前述の
第3図に示すデータフロー型情報処理装置の処理の効率
を高めるために、前述の第8図に示すように、プログラ
ム記憶部を二重化して備えるデータフロー型情報処理装
置を可能とした。
[Problem to be Solved by the Invention] In the conventional data flow type information processing device, in order to improve the processing efficiency of the data flow type information processing device shown in the above-mentioned FIG. In addition, it has become possible to create a data flow type information processing device with dual program storage units.

しかしながら、第8図に示すデータフロー型情報処理装
置においては、プログラム記憶部1を二重化して持たせ
ているので、プログラム記憶部1の全体の記憶量は、第
3図の装置のそれに比べて2倍となる。そのため、情報
処理装置自体が大規模化されるという問題があった。
However, in the data flow type information processing device shown in FIG. 8, the program storage section 1 is duplicated, so the total storage capacity of the program storage section 1 is smaller than that of the device shown in FIG. It will be doubled. Therefore, there is a problem in that the information processing apparatus itself becomes large-scale.

さらに、プログラム記憶部1に記憶されるデータフロー
プログラム70の実行順序に基づいて、装置内の各処理
部間を順に一巡するデータパケット60は、常に前記の
第4図に示す形で処理されていたので各処理部間をつな
ぐデータ線(経路)の幅に無駄があった。つまり、本来
プログラム記憶部1からのデータフロープログラム70
の読出しでは、次の処理命令を指すデータパケット60
中の行先フィールド41のデータだけが必要であり、デ
ータパケット60中の命令フィールド42とデータ1フ
イールド43およびデータ2フイールド44のデータは
不必要であった。また、演算処理部3においても、デー
タパケット60中の命令フィールド42とデータ1フイ
ールド43およびデータ2フイールド44のデータが必
要であり、データパケット60中の行先フィールド41
のデータは不必要であった。そのため、装置を構成する
場合に物理的に大きな無駄が生じるという問題点もあっ
た。
Furthermore, based on the execution order of the data flow program 70 stored in the program storage unit 1, the data packets 60 that circulate among the processing units in the device in order are always processed in the form shown in FIG. 4 above. Therefore, the width of the data lines (paths) connecting each processing section was wasted. In other words, the data flow program 70 originally from the program storage unit 1
, the data packet 60 pointing to the next processing instruction is read.
Only the data in the destination field 41 in the data packet 60 was necessary, and the data in the command field 42, data 1 field 43, and data 2 field 44 in the data packet 60 were unnecessary. In addition, the arithmetic processing unit 3 also requires the data of the instruction field 42, data 1 field 43, and data 2 field 44 in the data packet 60, and the data of the destination field 41 in the data packet 60.
data was unnecessary. Therefore, there is a problem in that a large amount of physical waste is generated when configuring the device.

それゆえに、本発明の目的は、装置内の各処理部間を一
巡するデータパケットを、各処理部に必要な最小限のデ
ータで構成することにより、装置自体の物理的な規模の
拡大を低減できるようなデータフロー型情報処理装置を
提供することである。
Therefore, an object of the present invention is to reduce the expansion of the physical scale of the device itself by configuring data packets that circulate between each processing section in the device with the minimum amount of data necessary for each processing section. The object of the present invention is to provide a data flow type information processing device that can perform the following tasks.

[課題を解決するための手段] 本発明に係るデータフロー型情報処理装置は、演算に必
要な部分とプログラム読出しに必要な部分とを含むデー
タに基づき情報処理を行なうデータフロー型情報処理装
置であって、データフロープログラムを記憶するプログ
ラム記憶手段と、データフロープログラムに従ってデー
タの演算処理を行なう演算処理手段と、前記プログラム
記憶手段から読出された情報と、前記演算処理手段で演
算された結果を結合する合流手段と、前記合流手段で結
合されたデータを演算処理可能な形にする対データ検出
手段と、前記対データ検出手段からの出力を、演算に必
要な部分とプログラム読出しに必要な部分とに分離する
分岐手段とを備えて構成される。
[Means for Solving the Problems] A data flow type information processing device according to the present invention is a data flow type information processing device that performs information processing based on data including a portion necessary for calculation and a portion necessary for reading a program. A program storage means for storing a data flow program, an arithmetic processing means for performing arithmetic processing on data according to the data flow program, information read from the program storage means, and a result computed by the arithmetic processing means. merging means for combining; paired data detection means for converting the data combined by the merging means into a form that can be processed; and output from the paired data detecting means into a portion necessary for calculation and a portion necessary for program reading. and branching means for separating into two parts.

[作用] この発明に係る情報処理装置においては、装置内に新た
にデータを識別情報を付与して分離する分岐部と、前記
分岐部で分離されたデータを、データに付与された識別
情報に準じて結合する合流部とを設け、各処理部が必要
とする最小限のデータを送るようにしているので、各処
理部間をつなぐデータ線の幅を縮小することができる。
[Operation] In the information processing device according to the present invention, there is a branching unit in the device that adds identification information to new data and separates the data, and a branching unit that separates data by adding identification information to the data, and converts the data separated by the branching unit into the identification information attached to the data. Since a merging section is provided for connecting each processing section and the minimum amount of data required by each processing section is sent, the width of the data line connecting each processing section can be reduced.

[実施例] 以下、本発明の一実施例を図面を参照して説明する。[Example] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図は、この発明の一実施例のデータフロー型情報処
理装置の構成を示す図である。
FIG. 1 is a diagram showing the configuration of a data flow type information processing apparatus according to an embodiment of the present invention.

第1図において、プログラム記憶部1、対データ検出部
2および演算処理部3の処理内容は、従来の情報処理装
置と同様である。この実施例においては、対データ検出
部2の入口に識別タグ分離部21が位置し、対データ検
出部2の出口に識別タグ付与部22が位置している。
In FIG. 1, the processing contents of the program storage section 1, paired data detection section 2, and arithmetic processing section 3 are similar to those of the conventional information processing apparatus. In this embodiment, an identification tag separating section 21 is located at the entrance of the paired data detecting section 2, and an identification tag attaching section 22 is located at the exit of the paired data detecting section 2.

この実施例においては、プログラム記憶部1の出力と演
算処理部3の出力とが識別タグ分離部21の2つの入力
に接続され、識別タグ分離部21の2つの出力が対デー
タ検出部2の2つの入力に接続されている。また、対デ
ータ検出部2の出力が識別タグ付与部22の入力に接続
され、識別タグ付与部22の2つの出力がプログラム記
憶部1と演算処理部3のそれぞれの入力に接続されてい
る。
In this embodiment, the output of the program storage section 1 and the output of the arithmetic processing section 3 are connected to two inputs of the identification tag separation section 21, and the two outputs of the identification tag separation section 21 are connected to the output of the paired data detection section 2. Connected to two inputs. Further, the output of the paired data detection section 2 is connected to the input of the identification tag adding section 22, and the two outputs of the identification tag adding section 22 are connected to the respective inputs of the program storage section 1 and the arithmetic processing section 3.

このとき、プログラム記憶部1と識別タグ分離部21と
は伝送路31により結合され、演算処理部3と識別タグ
分離部21とは伝送路32により結合されている。また
、識別タグ分離部21と対データ検出部2とは2つの伝
送路である伝送路33および伝送路34により結合され
、対データ検出部2と識別タグ付与部22とは伝送路3
5により結合されている。また、識別タグ付与部22と
プログラム記憶部1とは伝送路36により結合され、識
別タグ付与部22と演算処理部3とは伝送路37により
結合されている。
At this time, the program storage section 1 and the identification tag separation section 21 are coupled through a transmission path 31, and the arithmetic processing section 3 and the identification tag separation section 21 are connected through a transmission path 32. Further, the identification tag separation section 21 and the paired data detection section 2 are coupled by two transmission paths, a transmission path 33 and a transmission path 34, and the paired data detection section 2 and the identification tag attaching section 22 are connected to each other by a transmission path 33 and a transmission path 34, which are two transmission paths.
5. Further, the identification tag attaching section 22 and the program storage section 1 are coupled through a transmission line 36, and the identification tag attaching section 22 and the arithmetic processing section 3 are coupled through a transmission line 37.

第2図は、第1図の情報処理装置において処理されるデ
ータパケットのフィールド構成を示す図である。第2図
に示される各データパケットは、前記第1図に示す各処
理部で生成される。第2図において、データパケット6
1は、識別タグ50、命令フィールド42、データ1フ
イールド43およびデータ2フイールド44からなる。
FIG. 2 is a diagram showing the field structure of a data packet processed by the information processing apparatus of FIG. 1. Each data packet shown in FIG. 2 is generated by each processing section shown in FIG. 1. In FIG. 2, data packet 6
1 consists of an identification tag 50, an instruction field 42, a data 1 field 43, and a data 2 field 44.

識別タグ50は、2つのデータパケットをつなぐ場合に
目印の1つとなるものである。データパケット62は、
識別タグ50および行先フィールド41からなる。デー
タパケット63は、識別タグ50および結果データフィ
ールド45からなる。結果データフィード45は、演算
処理部3で行なわれた演算結果が格納される。データパ
ケット64は、識別タグ50、行先フィールド41およ
び命令フィールド42からなる。識別タグ50は、2つ
のデータパケットをつなぐ場合に目印の1つとなるもの
であり、結果データフィールド45は、演算処理部3で
行なわれた演算結果が格納される。その他の各フィール
ドは、従来と同様なデータを格納している。
The identification tag 50 serves as one of the marks when connecting two data packets. The data packet 62 is
It consists of an identification tag 50 and a destination field 41. Data packet 63 consists of identification tag 50 and result data field 45. The result data feed 45 stores the results of calculations performed by the calculation processing section 3. Data packet 64 consists of identification tag 50, destination field 41 and command field 42. The identification tag 50 serves as one of the marks when connecting two data packets, and the result data field 45 stores the calculation results performed by the calculation processing section 3. The other fields store the same data as before.

次に、第1図と第2図と第4図および第5図を参照して
、第1図に示す情報処理装置の処理動作について説明す
る。
Next, the processing operation of the information processing apparatus shown in FIG. 1 will be described with reference to FIGS. 1, 2, 4, and 5.

まず、データパケット60がプログラム記憶部1から識
別タグ分離部21に送られる。データノくケラト60に
は、演算処理の対象となるデータがデータ1フイールド
43あるいはデータ2フイールド44に格納されている
。このとき、データノくケラト60には識別タグ50は
付与されていないので、識別タグ分離部21で識別タグ
50の分離は行なわず伝送路33を経由して、対データ
検出部2に送られる。対データ検出部2では、行先フィ
ールド41が一致するパケットの待ち合わせを行ない、
一致するパケットが揃うと、従来の処理と同様に行ない
データパケット60を生成する。
First, a data packet 60 is sent from the program storage section 1 to the identification tag separation section 21 . In the data node 60, data to be subjected to arithmetic processing is stored in a data 1 field 43 or a data 2 field 44. At this time, since the identification tag 50 is not attached to the data kerat 60, the identification tag 50 is not separated by the identification tag separation section 21 and is sent to the data detection section 2 via the transmission line 33. The data detection unit 2 waits for packets whose destination fields 41 match,
When matching packets are collected, a data packet 60 is generated using the same process as in the conventional process.

対データ検出部2で生成されたデータパケット60は、
伝送路35を経由して識別タグ付与部22に送られる。
The data packet 60 generated by the data detection unit 2 is
It is sent to the identification tag attaching section 22 via the transmission path 35.

このとき、データパケット60は、次の命令をプログラ
ム記憶部1に記憶されているデータフロープログラム7
0から読出すための指定アドレスを行先フィールド41
に格納している。また、データの演算内容を命令フィー
ルド42に格納し、演算対象となるデータをデータ1フ
イールド43あ゛るいはデータ2フイールド44(2つ
のデータを必要とする演算では対で用い、1つのデータ
の演算では1つ用いる)に格納している。
At this time, the data packet 60 transmits the next instruction to the data flow program 7 stored in the program storage section 1.
Specify the specified address for reading from 0 in the destination field 41.
It is stored in. In addition, the content of the data operation is stored in the instruction field 42, and the data to be operated on is stored in the data 1 field 43 or the data 2 field 44 (in operations that require two data, they are used in pairs, and one data One is used in calculations).

識別タグ付与部22では、データパケット60をデータ
パケット61およびデータパケット62に分けている。
The identification tag attaching unit 22 divides the data packet 60 into a data packet 61 and a data packet 62.

データパケット61とデータパケット62に付与される
識別タグ50は、両パケットが同一のデータパケット6
0から生成された対であることを示している。識別タグ
付与部22で生成されたデータパケット62は、次の命
令をプログラム記憶部1に記憶されているデータフロー
プログラム70から読出すために、伝送路36を経由し
てプログラム記憶部1に送られる。また、データパケッ
ト61は、データの演算処理を行なうために、伝送路3
7を経由して演算処理部3に送゛られる。
The identification tag 50 attached to the data packet 61 and the data packet 62 indicates that both packets are the same data packet 6.
This indicates that the pair is generated from 0. The data packet 62 generated by the identification tag adding unit 22 is sent to the program storage unit 1 via the transmission line 36 in order to read the next instruction from the data flow program 70 stored in the program storage unit 1. It will be done. Further, the data packet 61 is sent to the transmission path 3 in order to perform data arithmetic processing.
The data is sent to the arithmetic processing unit 3 via 7.

プログラム記憶部1では、識別タグ付与部22から送ら
れるデータパケット62の情報により、データパケット
64を生成している。すなわち、データパケット62の
行先フィールド41に格納されるアドレスにより指定さ
れるデータフロープログラム70の行先情報71をデー
タパケット64の行先フィールド41に格納している。
The program storage section 1 generates a data packet 64 based on the information of the data packet 62 sent from the identification tag attaching section 22. That is, destination information 71 of the data flow program 70 specified by the address stored in the destination field 41 of the data packet 62 is stored in the destination field 41 of the data packet 64.

また、データフロープログラム70の命令情報72をデ
ータパケット64の命令フィールド42に格納している
。データパケット62の識別タグ50はデータパケット
64の識別タグ50に付与される。
Further, command information 72 of the data flow program 70 is stored in the command field 42 of the data packet 64. The identification tag 50 of the data packet 62 is attached to the identification tag 50 of the data packet 64.

プログラム記憶部1で生成されたデータパケット64は
、伝送路31を経由して識別タグ分離部21に送られる
The data packet 64 generated in the program storage section 1 is sent to the identification tag separation section 21 via the transmission path 31.

演算処理部3では、識別タグ付与部22から送られるデ
ータパケット61の情報により、データパケット63を
生成している。すなわち、データパケット61のデータ
1フイールド43とデータパケット2フイールド44に
格納されているデータを用いて、データパケット61の
命令フィールド42に格納される演算内容に基づいて、
演算処理を行なう。演算結果は、データパケット63の
結果データフィールド45に格納される。データパケッ
ト61の識別タグ50は、データパケット63の識別タ
グ50に付与される。演算処理部3で生成されたデータ
パケット63は、伝送路32を経由して識別タグ分離部
21に送られる。
The arithmetic processing section 3 generates a data packet 63 based on the information of the data packet 61 sent from the identification tag attaching section 22. That is, based on the operation contents stored in the command field 42 of the data packet 61, using the data stored in the data 1 field 43 and the data packet 2 field 44 of the data packet 61,
Performs calculation processing. The calculation result is stored in the result data field 45 of the data packet 63. The identification tag 50 of the data packet 61 is attached to the identification tag 50 of the data packet 63. The data packet 63 generated by the arithmetic processing section 3 is sent to the identification tag separation section 21 via the transmission path 32.

識別タグ分離部21では、プログラム記憶部1より送ら
れるデータパケット64と演算処理部3より送られるデ
ータパケット63とが合流する。
In the identification tag separation section 21, the data packet 64 sent from the program storage section 1 and the data packet 63 sent from the arithmetic processing section 3 are combined.

識別タグ分離部21では、合流するデータパケット63
とデータパケット64とよりデータパケット60が生成
される。すなわち、データバケ・ソト63とデータパケ
ット64とが持つ識別タグ50を目印にして1つのパケ
ットに生成される。識別タグ分離部21で生成されたデ
ータパケット60は、伝送路33あるいは伝送路34を
経由して対データ検出部2に送られる。以降、データフ
ロープログラム70に従う処理が、各装置を順に一巡し
て進行する。
In the identification tag separation unit 21, the data packets 63 to be merged are
A data packet 60 is generated from the data packet 64 and the data packet 64 . That is, the data bucket soto 63 and the data packet 64 are generated into one packet using the identification tag 50 as a mark. The data packet 60 generated by the identification tag separation section 21 is sent to the paired data detection section 2 via the transmission path 33 or the transmission path 34. Thereafter, processing according to the data flow program 70 progresses through each device in turn.

したがって、本実施例では、各処理部で必要とされるデ
ータだけをつなぐデータパケットを生成し、伝送するよ
うにしているので、データパケットが経由するデータ線
を、伝送データパケットの必要幅だけに縮小することが
できる。
Therefore, in this embodiment, a data packet that connects only the data required by each processing unit is generated and transmitted, so the data line through which the data packet passes is limited to the width necessary for the transmitted data packet. Can be reduced.

なお、上述の実施例では識別タグ分離部21で、識別タ
グ50が一致するデータパケットの待合わせを行なうこ
とになる。したがって、識別タグ分離部21では待合わ
せ用の内部バッファあるいは外部バッファ(図示せず)
を持っている。
In the above-described embodiment, the identification tag separation unit 21 waits for data packets with matching identification tags 50. Therefore, the identification tag separation unit 21 uses an internal buffer or an external buffer (not shown) for waiting.
have.

[発明の効果] 以上のように、この発明によれば、情報処理装置内の各
処理部間を経由するデータパケットは、各処理部が処理
に必要とする最小限のデータだけをつなぎ合わせて生成
し、伝送路に送っているので、各処理部間をつなぐデー
タ線の幅を縮小でき、さらに、各処理部の構成単位であ
るICチップの面積を縮小できるという効果もある。
[Effects of the Invention] As described above, according to the present invention, data packets passing between each processing unit in an information processing device are connected by connecting only the minimum amount of data required by each processing unit for processing. Since the data is generated and sent to the transmission path, the width of the data line connecting each processing section can be reduced, and furthermore, the area of the IC chip that is the constituent unit of each processing section can be reduced.

情報処理装置が、プログラム記憶部、対データ検出部お
よび演算処理部の各処理部を複数個有する場合、上記の
効果は、装置自体の規模縮小に有効である。
When the information processing device has a plurality of processing units such as a program storage unit, a data pair detection unit, and an arithmetic processing unit, the above effect is effective in reducing the scale of the device itself.

また、情報処理装置が、第1図に示すユニットを1単位
として複数個のユニットで組合わせマルチプロセッサと
して構成される場合にも、上記の効果は装置自体の規模
縮小にを効である。
Further, even when the information processing apparatus is configured as a multiprocessor by combining a plurality of units, each unit being the unit shown in FIG. 1, the above effect is effective in reducing the scale of the apparatus itself.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例のデータフロー型情報処理
装置の構成を示す図である。第2図は、第1図の情報処
理装置において処理されるデータパケットのフィールド
構成を示す図である。第3図は、従来のデータフロー型
情報処理装置の構成の一例を示す図である。第4図は、
データフロー型情報処理装置において処理されるデータ
パケットのフィールド構成を示す図である。第5図は、
データフロー型情報処理装置のプログラム記憶部に記憶
されるデータフロープログラムの一部を示す図である。 第6図は、コピー処理を含むデータフロープログラムの
一部を示す図である。第7図は、第3図の情報処理装置
の各伝送路におけるデータパケットの流量を示す図であ
る。第8図は、従来のデータフロー型情報処理装置の構
成の他の例を示す図である。第9図は、第8図の情報処
理装置の各伝送路におけるデータパケットの流量を示す
図である。 図中、1はプログラム記憶部、2は対データ検出部、3
は演算処理部、21は識別タグ分離部、22は識別タグ
付与部、41は行先フィールド、42は命令フィ・−ル
ド、43はデータ1フイールド、44はデータ2フイー
ルド、45は結果データフィールド、50は識別タグお
よびおよび60.61.62.63.64はデータパケ
ットである。 なお、各図中、同一符号は同一または相当部分を示す。 篤1図 第2図
FIG. 1 is a diagram showing the configuration of a data flow type information processing apparatus according to an embodiment of the present invention. FIG. 2 is a diagram showing the field structure of a data packet processed by the information processing apparatus of FIG. 1. FIG. 3 is a diagram showing an example of the configuration of a conventional data flow type information processing device. Figure 4 shows
FIG. 2 is a diagram showing a field configuration of a data packet processed in a data flow type information processing device. Figure 5 shows
FIG. 3 is a diagram illustrating part of a data flow program stored in a program storage unit of the data flow type information processing device. FIG. 6 is a diagram showing part of a data flow program including copy processing. FIG. 7 is a diagram showing the flow rate of data packets in each transmission path of the information processing apparatus shown in FIG. FIG. 8 is a diagram showing another example of the configuration of a conventional data flow type information processing device. FIG. 9 is a diagram showing the flow rate of data packets in each transmission path of the information processing apparatus shown in FIG. 8. In the figure, 1 is a program storage unit, 2 is a paired data detection unit, and 3
21 is an arithmetic processing unit, 21 is an identification tag separating unit, 22 is an identification tag adding unit, 41 is a destination field, 42 is an instruction field, 43 is a data 1 field, 44 is a data 2 field, 45 is a result data field, 50 is an identification tag and 60.61.62.63.64 is a data packet. In each figure, the same reference numerals indicate the same or corresponding parts. Atsushi Figure 1 Figure 2

Claims (1)

【特許請求の範囲】 演算に必要な部分とプログラム読出しに必要な部分とを
含むデータに基づき情報処理を行なうデータフロー型情
報処理装置であって、 データフロープログラムを記憶するプログラム記憶手段
と、 データフロープログラムに従ってデータの演算処理を行
なう演算処理手段と、 前記プログラム記憶手段から読出された情報と、前記演
算処理手段で演算された結果を結合する合流手段と、 前記合流手段で結合されたデータを演算処理可能な形に
する対データ検出手段と、 前記対データ検出手段からの出力を、演算に必要な部分
とプログラム読出しに必要な部分とに分離する分岐手段
とを備えた、データフロー型情報処理装置。
[Scope of Claim] A data flow type information processing device that performs information processing based on data including a portion necessary for calculation and a portion necessary for reading the program, comprising: a program storage means for storing a data flow program; an arithmetic processing means for performing arithmetic processing on data according to a flow program; a merging means for combining information read from the program storage means and a result calculated by the arithmetic processing means; and a merging means for combining the data combined by the merging means. Data flow type information, comprising: a pair of data detecting means that converts the data into a form that can be processed by arithmetic operations; and a branching means that separates the output from the pair of data detecting means into a part necessary for the calculation and a part necessary for reading the program. Processing equipment.
JP6284189A 1989-01-26 1989-03-14 Data flow type information processing device Expired - Fee Related JPH06101046B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6284189A JPH06101046B2 (en) 1989-03-14 1989-03-14 Data flow type information processing device
US08/275,669 US5497344A (en) 1989-01-26 1994-07-15 Data flow type information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6284189A JPH06101046B2 (en) 1989-03-14 1989-03-14 Data flow type information processing device

Publications (2)

Publication Number Publication Date
JPH02270086A true JPH02270086A (en) 1990-11-05
JPH06101046B2 JPH06101046B2 (en) 1994-12-12

Family

ID=13211937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6284189A Expired - Fee Related JPH06101046B2 (en) 1989-01-26 1989-03-14 Data flow type information processing device

Country Status (1)

Country Link
JP (1) JPH06101046B2 (en)

Also Published As

Publication number Publication date
JPH06101046B2 (en) 1994-12-12

Similar Documents

Publication Publication Date Title
JP3026733B2 (en) Data processing device, processing method and control method
JPH04245540A (en) Computer system for efficient execution of programs with conditional branches
JPH03500461A (en) Data flow device for data-driven calculations
JPS61276032A (en) Information processing device
WO2004053718A1 (en) Cellular engine for a data processing system
US5404558A (en) Data driven type information processor having a plurality of memory banks
US5125097A (en) Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
Amamiya et al. Datarol: A massively parallel architecture for functional languages
JP2632074B2 (en) Data flow type information processing device
JP2568452B2 (en) Data flow type information processing device
JP2617974B2 (en) Data processing device
US5497344A (en) Data flow type information processor
EP0223849A1 (en) Super-computer system architectures.
JPH06101046B2 (en) Data flow type information processing device
JP2668156B2 (en) Execution control method of data driven type information processing device
JPH04340678A (en) Data flow type information processor
JPS58181168A (en) Autonomous processor array system
JPH0632058B2 (en) Information processing equipment
JP2006515446A (en) Data processing system with Cartesian controller that cross-references related applications
JPS62256045A (en) Data driving type computer
JP3578493B2 (en) Long word instruction generation method and instruction processing device
JP2522372B2 (en) Data driven computer
JPS63503099A (en) Dataflow multiprocessor architecture for processing valid signals and data
Hall et al. Hardware for fast global operations on multicomputers
KR950703177A (en) ADVANCED MASSIVELY-PARALLEL COMPUTER APPARATUS

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees