JPH02270364A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH02270364A JPH02270364A JP1090667A JP9066789A JPH02270364A JP H02270364 A JPH02270364 A JP H02270364A JP 1090667 A JP1090667 A JP 1090667A JP 9066789 A JP9066789 A JP 9066789A JP H02270364 A JPH02270364 A JP H02270364A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- package
- sealed
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体装置に係り、更に詳しくは、回路基板
等への高密度実装化を図るものに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a semiconductor device, and more particularly, to a semiconductor device for high-density packaging on a circuit board or the like.
[従来の技術]
第8図は従来の半導体装置を示す斜視図、第9図は同半
導体装置の断面図である。図において、1はリードフレ
ームの支持腕(図示省略)に支持されたダイパッド、2
はリードフレームから突設された複数のリード、3はダ
イパッド1上に接着剤等により取り付けられた半導体チ
ップで、半導体チップ3に設けた複数のパッドと、これ
に対応する各リード2とはそれぞれワイヤ4により接続
されて半導体装置組立体5が形成される。[Prior Art] FIG. 8 is a perspective view showing a conventional semiconductor device, and FIG. 9 is a sectional view of the same semiconductor device. In the figure, 1 is a die pad supported by a support arm (not shown) of a lead frame;
3 is a plurality of leads protruding from a lead frame, 3 is a semiconductor chip attached to the die pad 1 with adhesive or the like, and the plurality of pads provided on the semiconductor chip 3 and each corresponding lead 2 are respectively A semiconductor device assembly 5 is formed by connecting with wires 4.
上記のよう形成された半導体装置組立体5はり°−ド2
の一部を残してダイパッド1と共に、エポキシ樹脂の如
きプラスチックのパッケージ6で封止される。次いで、
リード2の基端側を切断してリードフレームから切り離
され、半導体装置が完成する。Semiconductor device assembly 5 beam board 2 formed as described above
A portion of the die pad 1 is sealed with a plastic package 6 such as epoxy resin. Then,
The base end side of the lead 2 is cut and separated from the lead frame, and the semiconductor device is completed.
[発明が解決しようとする課題]
上記のような従来の半導体装置においては、一つの半導
体チップ3に設けた複数のパッドとこれに対応する各イ
ンナリード2とがワイヤ4により接続されて半導体装置
組立体5が形成され、この半導体装置組立体5がプラス
チックのパッケージ6で封止されているから、一つのパ
ッケージ5には一つの半導体チップ3が封止されること
となり、最近の電子機器の小形化に伴い、回路基板にお
ける半導体チップ高密度実装化のためにワイヤ4相互の
間隔を狭くするなどの半導体チップ自体の高密度化の努
力をしているが、限界がある程度状まっており、半導体
装置を複数回路基板に実装する場合には回路基板におけ
る半導体チップの高密度実装が困難であるという問題点
があった。[Problems to be Solved by the Invention] In the conventional semiconductor device as described above, a plurality of pads provided on one semiconductor chip 3 and each corresponding inner lead 2 are connected by wires 4, and the semiconductor device Since an assembly 5 is formed and this semiconductor device assembly 5 is sealed with a plastic package 6, one semiconductor chip 3 is sealed in one package 5, which is a feature of recent electronic equipment. With miniaturization, efforts are being made to increase the density of semiconductor chips themselves, such as by narrowing the distance between the wires 4, in order to achieve higher density mounting of semiconductor chips on circuit boards, but there are limits to some extent. When mounting a plurality of semiconductor devices on a plurality of circuit boards, there has been a problem in that it is difficult to mount the semiconductor chips on the circuit board at high density.
本発明は、上記のような課題を解決すべくなされたもの
で、回路基板に高密度実装が可能な半導体装置を得るこ
とを目的とするものである。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to obtain a semiconductor device that can be mounted on a circuit board with high density.
[課題を解決するための手段]
本発明に係る半導体装置は、半導体チップのパッドとリ
ードとをワイヤで接続してなる複数の半導体装置組立体
を間隔を置いて配置し、これら半導体装置組立体をプラ
スチック等のパッケージで封止するようにしたものであ
る。[Means for Solving the Problems] A semiconductor device according to the present invention includes a plurality of semiconductor device assemblies in which pads and leads of a semiconductor chip are connected by wires, and these semiconductor device assemblies are arranged at intervals. is sealed in a plastic package.
[作用]
この発明においては、半導体チップとリードとをワイヤ
で接続してなる複数の半導体装置組立体をプラスチック
等のパッケージで封止したから、複数の半導体装置の基
板実装時に従来の一つのパッケージに一つの半導体チッ
プが封止された半導体装置に比べて半導体チップ相互の
間隔は狭くなり、その分回路基板に対して半導体チップ
の高密度実装が可能となり、半導体チップ−個あたりの
封止コストも下がる。[Function] In the present invention, since a plurality of semiconductor device assemblies in which semiconductor chips and leads are connected by wires are sealed in a package made of plastic or the like, when a plurality of semiconductor devices are mounted on a board, it is not necessary to use a single conventional package. Compared to a semiconductor device in which one semiconductor chip is sealed in a semiconductor device, the spacing between semiconductor chips is narrower, which makes it possible to mount semiconductor chips on a circuit board at a higher density, reducing the sealing cost per semiconductor chip. It also goes down.
[実施例]
第1図はこの発明の一実施例を示す斜視図、第2図は同
実施例の断面図である。図においては、1はリードフレ
ームの支持腕(図示せず)に支持されたダイパッドをそ
れぞれ示し、2は各リードフレームから突設された三つ
のリードであり、3は各ダイパッド1上に接着剤等によ
り取り付けられた半導体チップである。半導体チップ3
に設けた複数のパッドとこれに対応する各リード2とは
それぞれワイヤ4により接続されて一つの半導体装置組
立体5が形成される。[Embodiment] FIG. 1 is a perspective view showing an embodiment of the present invention, and FIG. 2 is a sectional view of the same embodiment. In the figure, 1 indicates die pads supported by support arms (not shown) of lead frames, 2 indicates three leads protruding from each lead frame, and 3 indicates adhesive on each die pad 1. It is a semiconductor chip attached by etc. semiconductor chip 3
A plurality of pads provided on the pads and each corresponding lead 2 are connected by wires 4 to form one semiconductor device assembly 5.
このようにして形成された半導体装置組立体5を二つ上
下方向に適当な間隔を置いて二層に配置し、これら二つ
の半導体装置組立体5を例えはエポキシ樹脂のパッケー
ジ6で封止して半導体装置が得られる。Two semiconductor device assemblies 5 thus formed are arranged in two layers with an appropriate distance in the vertical direction, and these two semiconductor device assemblies 5 are sealed with a package 6 made of epoxy resin, for example. A semiconductor device is obtained.
上記のように構成された半導体装置においては、半導体
チップ3とリード2とをワイヤ4により接続してなる二
つの半導体チップ組立体5を一つのパッケージ6で封止
しているために、回路基板に例えば二つの半導体チップ
3を実装する場合を考えると、従来のものでは一つの半
導体チップ3を一つのパッケージ6で封止した半導体装
置を二つ回路基板に実装することとなり、他方この実施
例では二つの半導体チップ3を一つのパッケージ6で封
止した一つの半導体装置を回路基板に実装することとな
る。従って、この場合における半導体チップ3相互の間
隔は従来のものに比べて本実施例のものが狭くなり、そ
の分回路基板に対して半導体チップ3の高密度実装がで
きる。また、半導体チップ3−個あたりの封止コス・ト
も下がる。更に、二つの半導体チップ3を一つのパッケ
ージ6で封止した一つの半導体装置を使用することによ
り、電子機器の回路設計の簡略化が行えると共に接続部
品数の削減により信頼性も向上した。In the semiconductor device configured as described above, two semiconductor chip assemblies 5 formed by connecting the semiconductor chip 3 and the leads 2 with wires 4 are sealed in one package 6, so that the circuit board For example, considering the case where two semiconductor chips 3 are mounted on a circuit board, in the conventional method, two semiconductor devices in which one semiconductor chip 3 is sealed in one package 6 are mounted on a circuit board. Then, one semiconductor device, in which two semiconductor chips 3 are sealed in one package 6, is mounted on a circuit board. Therefore, in this case, the distance between the semiconductor chips 3 is narrower in this embodiment than in the conventional one, and the semiconductor chips 3 can be mounted with higher density on the circuit board accordingly. Furthermore, the sealing cost per 3 semiconductor chips is also reduced. Furthermore, by using one semiconductor device in which two semiconductor chips 3 are sealed in one package 6, the circuit design of the electronic device can be simplified, and reliability is also improved by reducing the number of connected parts.
第3図はこの発明の他の実施例を示す斜視図である。FIG. 3 is a perspective view showing another embodiment of the invention.
この実施例では、半導体チップ3に設けた複数のパッド
とこれに対応するリード2とがワイヤ4により接続され
て形成された複数の半導体装置組立体5を上下方向に適
当な間隔を置いて多層に配置し、これら複数の半導体装
置組立体5を一つのパッケージ6により封止したもので
ある。In this embodiment, a plurality of semiconductor device assemblies 5 formed by connecting a plurality of pads provided on a semiconductor chip 3 and corresponding leads 2 with wires 4 are stacked in a multilayer structure with appropriate intervals in the vertical direction. A plurality of semiconductor device assemblies 5 are placed in one package 6 and sealed in one package 6.
この実施例では、第1図に示す実施例に比べて基板実装
時における半導体チップ3相互の間隔を更に狭くでき、
半導体チップ3−個あたりの封止コストも下がっている
。In this embodiment, compared to the embodiment shown in FIG.
The sealing cost per 3 semiconductor chips is also decreasing.
第4図乃至第6図はこの発明の別の他の実施例をそれぞ
れ示す断面図である。これらの実施例はいずれも二つの
半導体チップ3を一つのパッケージ6で封止した半導体
装置であり、パッケージ6から突出するリード2の突出
位置がそれぞれ異なるものである。即ち、第4図に示す
ものはパッケージ6の一側面から二つのリード2が同方
向に突出しており、第5図に示すものはパッケージ6の
一側面とそれと対向するもう一方の一側面からリード2
がそれぞれ突出しており、第6図に示すものはパッケー
ジ6の一側面と下面とからリード2がそれぞれ突出して
いる。FIGS. 4 to 6 are sectional views showing other embodiments of the present invention. All of these embodiments are semiconductor devices in which two semiconductor chips 3 are sealed in one package 6, and the protruding positions of the leads 2 protruding from the package 6 are different from each other. That is, in the case shown in FIG. 4, two leads 2 protrude in the same direction from one side of the package 6, and in the case shown in FIG. 2
In the case shown in FIG. 6, the leads 2 protrude from one side and the lower surface of the package 6, respectively.
このようにリード2の突出位置が半導体装置によって異
ったものとすることにより、電子機器の回路設計に自由
度が与えられることとなる。In this way, by making the protruding position of the lead 2 different depending on the semiconductor device, a degree of freedom is given to the circuit design of the electronic device.
第7図はこの発明の更に別の他の実施例を示す断面図で
、四つの半導体チップ3を一つのパッケー・シロで封止
した半導体装置である。この実施例ではパッケージ6の
上面及び下面並びに左側面及び右側面からそれぞれリー
ド2が突出しており、電子機器の回路設計に更に自由度
が与えられたものとなっている。FIG. 7 is a sectional view showing still another embodiment of the present invention, which is a semiconductor device in which four semiconductor chips 3 are sealed in one package. In this embodiment, the leads 2 protrude from the upper and lower surfaces of the package 6, as well as from the left and right sides, respectively, thereby providing greater freedom in circuit design of electronic equipment.
[発明の効果コ
この発明は以上説明したとおり、半導体チップとリード
とをワイヤで接続してなる複数の半導体装置組立体をプ
ラスチック等のパッケージで封止したので、従来の一つ
のパッケージに一つの半導体チップが封止されてなる半
導体装置に比べて、複数の半導体チップの基板実装時に
おける半導体チップ相互の間隔が狭くなり、回路基板に
対する半導体チップの高密度実装ができ、しかも半導体
チップ−個あたりの封止コストも下がるという効果があ
る。また、複数の半導体チップを一つのパッケージで封
止した半導体装置を使用することによって電子機器の回
路設計の簡略化が行えるとともに接続部品数の削減によ
り、信頼性も向上するという効果がある。[Effects of the Invention] As explained above, this invention seals a plurality of semiconductor device assemblies in which semiconductor chips and leads are connected by wires in a package made of plastic, etc. Compared to a semiconductor device in which semiconductor chips are encapsulated, the distance between the semiconductor chips is narrower when multiple semiconductor chips are mounted on a circuit board, allowing high-density mounting of semiconductor chips on a circuit board, and a reduction in the number of semiconductor chips per piece. This has the effect of reducing the sealing cost. Furthermore, by using a semiconductor device in which a plurality of semiconductor chips are sealed in one package, the circuit design of electronic equipment can be simplified, and the number of connected parts can be reduced, thereby improving reliability.
第1図はこの発明の一実施例を示す斜視図、第2図は同
実施例の断面図、第3図はこの発明の他の実施例を示す
斜視図、第4図、第5図及び第6図はこの発明の別の実
施例をそれぞれ示す断面図、第7図はこの発明の更に別
の実施例を示す断面図、第8図は従来の半導体装置を示
す斜視図、第9図は同半導体装置の断面図である。
1・・・ダイパッド、2・・・リード、3・・・半導体
チップ、4・・・ワイヤ、5・・・パッケージ。FIG. 1 is a perspective view showing one embodiment of the invention, FIG. 2 is a sectional view of the same embodiment, FIG. 3 is a perspective view showing another embodiment of the invention, FIGS. 6 is a sectional view showing another embodiment of the invention, FIG. 7 is a sectional view showing still another embodiment of the invention, FIG. 8 is a perspective view of a conventional semiconductor device, and FIG. 9 is a sectional view showing another embodiment of the invention. is a cross-sectional view of the same semiconductor device. DESCRIPTION OF SYMBOLS 1... Die pad, 2... Lead, 3... Semiconductor chip, 4... Wire, 5... Package.
Claims (1)
イヤで接続してなる複数の半導体装置組立体を間隔を置
いて配置し、これら複数の半導体装置組立体をプラスチ
ック等のパッケージで封止してなることを特徴とする半
導体装置。A method in which multiple semiconductor device assemblies are arranged at intervals, each consisting of a pad of a semiconductor chip and a lead of a lead frame connected by a wire, and these multiple semiconductor device assemblies are sealed in a package made of plastic or the like. A semiconductor device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090667A JPH02270364A (en) | 1989-04-12 | 1989-04-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090667A JPH02270364A (en) | 1989-04-12 | 1989-04-12 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02270364A true JPH02270364A (en) | 1990-11-05 |
Family
ID=14004888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090667A Pending JPH02270364A (en) | 1989-04-12 | 1989-04-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02270364A (en) |
-
1989
- 1989-04-12 JP JP1090667A patent/JPH02270364A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637828A (en) | High density semiconductor package | |
| KR100477020B1 (en) | Multi chip package | |
| KR100652106B1 (en) | Circuit device | |
| JPH02260450A (en) | Semiconductor device and its mounting | |
| JPS62109333A (en) | Semiconductor package | |
| JPH01137660A (en) | Semiconductor device | |
| JPH02270364A (en) | Semiconductor device | |
| KR20040078807A (en) | Ball Grid Array Stack Package | |
| JP2006186282A (en) | Semiconductor device and manufacturing method thereof | |
| KR950003907B1 (en) | Lead frame | |
| JPS6267828A (en) | Mounting structure of semiconductor device | |
| JPH03109760A (en) | Semiconductor device | |
| JP3173308B2 (en) | Semiconductor integrated circuit device | |
| JP3016049B2 (en) | Semiconductor device | |
| JPS6276753A (en) | Semiconductor device and manufacture thereof | |
| JPH02138766A (en) | Package structure of electronic component | |
| KR100567045B1 (en) | Semiconductor package | |
| KR940003374B1 (en) | Semiconductor device package | |
| JPS63147354A (en) | Package for semiconductor integrated circuit | |
| JPH0287635A (en) | Ceramic package semiconductor device | |
| JPH03255655A (en) | Semiconductor device | |
| JPH04162656A (en) | Semiconductor integrated circuit device and packaging structure thereof | |
| KR100427541B1 (en) | Pattern film manufacturing method and chip module using same | |
| JPS6342860B2 (en) | ||
| KR100668865B1 (en) | Fbga package with dual bond finger |