JPH022705A - 半導体スイッチング素子の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、半導体スイッチング素子のスイッチングを制
御する駆動回路に関するものである。

［従来の技術１ 従来の半導体スイッチング素子の駆動回路を第５図に示
す。この駆動回路は半導体スイッチング素子であるＭＯ
８ＦＥＴＱ：ｌを駆動する絶縁形のもので、フンプリメ
ンタリ接続され交互にオンオフするＮＰＮ型及びＰＮＰ
型のトランジスタＱ　１）Ｑ２と、トランジスタＱ、の
オン時に充電されると共にトランジスタＱ２のオン時に
放電される補助電源としてのコンデンサＣ７と、このコ
ンデンサＣＩと直列に入力巻線Ｌｌ＋が接続され、上記
コンデンサＣＩの充放電電流により出力＠　ＩＩＡ　Ｌ
、２に誘起される電圧をＦＥＴＱ、のデートに印加して
ＦＥＴＱ、をオンオフするパルストランスＰ　Ｔ　＋と
からなる。なお、トランジスタＱ、、Ｑ２は直流電源で
ある制御Ｎ源Ｖｃｃを電源として動作しており、共通接
続されたベースに印加される制御信号Ｖａで交互にオン
オフされる。また、パルストランスＰＴ、の出力巻線Ｌ
１２に誘起される電圧は、パイアス抵抗Ｒ，，Ｒ２、ダ
イオードＤ、からなるバイアス回路を介してＦＥＴＱ、
に印加されている。

トランジスタＱ、、Ｑ２のベースに印加される制御信号
ＶＩＬを第６図（ｇ）に示す。今、例えば時刻ｔ。

〜ｔ２に示すように制御信号Ｖａがハイレベルであると
きには、トランジスタＱ１がオンし、制御電源Ｖｃｃに
よってトランジスタＱい入力巻線Ｌｌ＋、コンデンサＣ
１と電流が流れ、ＦＥＴＱ、のゲート・ソース間の電圧
ＶＣ５は第６図（ｃ）に示すようになる。つまり、トラ
ンジスタＱ、がオンの時、ＦＥＴＱ、のデート・ソース
間には電圧ＶＣ９＋が印加され、ＦＥＴＱ３が順バイア
スされてオンする。

また、時刻ｔ２〜ｔ、に示すように制御信号Ｖａがロー
レベルであるときには、上述のトランジスタＱのオン時
にコンデンサＣＩに充電された充電電荷を電源として、
コンデンサＣい入力巻線Ｌ　ｌ　１、トランジスタＱ２
と電流が流れ、ＦＥＴＱ、のデーＦ・ソース間には電圧
ＶＣ５−が印加され、ＦＥＴＱ、が逆バイアスされてオ
フする。この駆動回路では、トランジスタＱ１のオン時
にパルストランスＰＴ、を介してＦＥＴＱ３を順バイア
スすると共に、同時にコンデンサＣ５を充電し、このコ
ンデンサＣ１に充電された電荷を補助電源としてＦＥＴ
Ｑ、を逆バイアスするため効率が良い利点がある。

ところで、コンデンサＣ１に充電される電荷は、制御信
号Ｖａのオンデユーテイ（＝　Ｔ　ｏｒｂ／　Ｔ　）に
よって左右され、例えばオンデユーテイが大きい場合、
トランジスタＱ、のオン時間が長くなり、コンデンサＣ
１の両端電圧Ｖｃｌは上昇する。このため、トランジス
タＱ、のオン時に、パルストランスＰＴ、の入力巻＃１
ｊＬ１１に加わる電圧は、制御電源ＶｃＣの電圧からコ
ンデンサＣ１の両端電圧Ｖｃ、を差し引いた電圧となり
、ＦＥＴＱ、のデート・ソース間電圧ＶＣＳは第６図（
ｃ）の電圧ＶＣ５＋よりも低下することになる。このた
め、デート・ソース間電圧ＶＣ５が不足して、Ｆ　Ｅ　
Ｔ　Ｑ　ｚのオン電圧が上昇し、スイッチングロスが増
大する問題がある。

一方、制御信号Ｖａのオンデユーテイが小さい場合、コ
ンデンサＣ１の充電電荷が不足し、これによりトランジ
スタＱ２のオン時にＦＥＴＱ、のデート・ソース間に印
加されろ電圧ＶＣ５−が低くなり、ＦＥＴＱ３のスイッ
チングのスピードが遅くなる。そこで、このような従来
の駆動回路ではオンデユーテイの範囲を狭くしなければ
ならない欠点があった。

［発明が解決しようとする課題１ 本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、制御信号のオンデユーテイに左右さ
昨ることなく、高効率で良好なスイッチング特性を得る
ことができる半導体スイッチング素子の駆動回路を提供
することにある。

［課題を解決するための手段１ 上記目的を達成するために、本発明は制御信号で交互に
オンオフされる一対の駆動用スイッチング素子と、一方
の駆動用スイッチング素子のオンにより充電されると共
に、他方の駆動用スイッチング素子のオンにより充電電
荷が放電されるコンデンサと、このコンデンサの充放電
経路に入力巻線が挿入され、上記コンデンサの充放電電
流により出力巻線に誘起される電圧を半導体スイッチン
グ素子の制御端子に印加して半導体スイッチング素子を
スイッチングするパルストランスと、上記制御信号のオ
ンデユーテイに応じて上記一対の駆動用スイッチング素
子に供給される制御電源の電圧を調節する電圧調節手段
とを備えている。

（作用） 本発明は、上述のように制御信号のオンデユーテイに応
じて一対の駆動用スイッチング素子に供給される制御電
源の電圧を調節する電圧調節手段を備えることにより、
制御信号のオンデユーテイの変化に応じて電圧調節手段
で制御電源の電圧を調節して、半導体スイッチング素子
の制御端子の印加電圧に過不足が生じることを防止し、
制御信号のオンデユーテイに左右されることなく、高効
率で良好なスイッチング特性を得ることができるように
したものである。

（実施例１） ＠１図に本発明の一実施例を示す。本実施例では制御４
４号Ｖａに応じてＦ　Ｅ　′ｒ　Ｑ　３のスイッチング
を制御する基本回路の構成は従来例の第５図回路と同様
であり、制御信号Ｖａのオンデユーテイに応じて制御電
源Ｖｃｃの電圧を調節する電圧調節手段を設けである点
に特徴を有する。上記電圧調節手段は、制御信号Ｖａの
オンデユーテイを判別する判別手段Ａと、この判別手段
Ａで選択的にオンオフされる２個のトランジスタＱ、、
Ｑ、と、トランジスタＱ４がオンしたときにトランジス
タＱ　ＩｔＱ２に制御電源Ｖｃｃとして電源を供給する
直流電源Ｖｃｅ１と、トランジスタＱ５がオンしたとき
にトランジスタＱ、、Ｑ２に制御電源Ｖｃｅとして電源
を供給する直流電源Ｖ　ｃｅ２とで構成しである。なお
、本実施例の上記判別手段Ａは、例えば制御信号■ａの
オンデユーテイが５０％より大きいか、それとも小さい
かを判別するもので、オンデユーテイが５０％未満のと
きトランジスタＱ、をオンし、５０％以上のときトラン
ジスタＱ、をオンする。

なお、この場合直流電源Ｖｃｃ２の電圧は直流電源Ｖｃ
ｃ、の電圧よりも高くしである。

今、制御信号Ｖａが５０％未満であるときには、トラン
ジスタＱ、がオンする。このときの駆動回路の動作は、
制御電源ＶｃｃがＶｃｃｌとなる点を除いては従来例と
同様であり、動作的には何等変わりな（動作する。とこ
ろで、制御電源Ｖｃｃが一定の状態で制御信号Ｖａのオ
ンデユーテイが５０％以上になった場合には、従来例で
説明したようにコンデンサＣ１の両端電圧Ｖｃｌが高く
なって、ＦＥＴＱ、のデート・ソース間電圧が不足して
、スインチングロスが増大するのであるが、本実施例て
°はオンデユーテイが大きくなったときには、制御電源
ＶｃｃをＶｃｃｚ（直流電源Ｖｃｃ２の電圧）とするの
で上記問題が生じない。つまり、パルストランスＰＴ、
の入力巻線Ｌｌ＋と出力８線り、□の巻数比を１：１と
した場合について考えると、ＦＥＴＱ。

のデート・ソース間電圧ＶＣ５は、 ＶＣ５＝Ｖｃｃ　　Ｖｃ である。一方、Ｖｃｌは制御信号Ｖａのオンデユーテイ
によって決定され、Ｖｃｅに比例するので、Ｖ　ｒ、ｓ
＝　Ｖ　ｃｅ（１−ｆ　） となる。但し、ｆはオンデユーテイの関数であり、オン
デユーテイが高いとｆは大きくなる。

今、Ｖｅｅ＝ＶｃｃＩである時、 Ｖ　Ｃ５Ｉ　＝　Ｖ　Ｃ（ｊｌ　（１−ｆ）となり、ま
たＶｅｃ＝Ｖｃｃ２である時、ＶＨ５□＝Ｖｃｅｚ（１
−ｆ） となる。（１−ｆ）が同じであるなら、ＶＣ５２＞ＶＣ
５ となる。このため、制御信号Ｖａのオンデユーテイが大
きい時には制御電源Ｖｅｃの電圧を上昇させて、充分な
デート・ソース間電圧ＶＨ５をＦ　Ｅ　Ｔ　Ｑ　３に供
給でき、スイッチングロスを生じなくなるのである。

（実施例２） 第２図に本発明の他の実施例を示す。本実施例では制御
信号Ｖａのオンデユーテイに応じて昇圧チョッパ回路で
制御電源Ｖｃｃの電圧を可変するようにしたものである
。本実施例では、上記外圧チョッパ回路を、トランジス
タＱ７、ダイオードＤ２、チョークコイルＬ２％及びコ
ンデンサＣ２で構成シてあり、制御回路Ｂでトランジス
タＱ７のスイッチングを制御するようにしである。なお
、この制御回路ＢとしてはＰＷＭ制御方式のものを用い
てあり、この制御回路Ｂは抵抗Ｒ１〜Ｒ７で構成された
分圧回路によりコンデンサＣ２の両端電圧、つまりは制
御電源Ｖｃｃの電圧を検出して、この電圧を一定とする
ようにトランジスタＱ７のスイッチングを制御する。制
御信号Ｖａのオンデユーテイを判別する判別手段Ａは上
述の第１の実施例と同様のもので、オンデユーテイが大
きいときトランジスタＱ６をオンすると共に、オンデユ
ーテイがノドさいときトランジスタＱ６をオフする。

制御信号Ｖａのオンデユーテイが判別基準よりも小さい
ときには、判別手段ＡはトランジスタＱ６をオフにする
。従って、このときの分圧回路の分圧出力Ｖｓは となり、制御回路ＢによりトランジスタＱ７のスイッチ
ングを制御して電源■、を昇圧して一定電圧の制御電源
Ｖｃｃを得る。

制御信号Ｖａのオンデユーテイが判別基準よりも大きく
なったときには、これを判別手段Ａが判別して、トラン
ジスタＱ６をオンする。このため分圧回路の分圧出力Ｖ
ｓは となる。このとき分圧出力Ｖｓは小さくなるので、制御
回路Ｂは制御電源Ｖｃｅをより高くするようにトランジ
スタＱ７のスイッチングを制御するため、制御電源Ｖｃ
ｃの電圧は上述のオンデユーテイが小さい場合よりも高
い一定電圧となる。従って、上述の第１の実施例と同様
に制御信号Ｖａのオンデユーテイが大きい時に制御電源
Ｖｃｃの電圧を上昇させ、充分なデート・ソース間電圧
ＶＣ５をＦＥＴＱ、に供給でき、スイッチングロスを生
じない。しかも、本実施例では第１の実施例のように複
数の直流電源が不要であるので、装置の小型化などの点
でより好適なものとなる。

（実施例３） 第３図は本発明のさらに他の実施例を示す図であり、本
実施例も制御信号Ｖａのオンデユーテイに応じて外圧チ
ョッパ回路で制御電源Ｖｃｃの電圧を可変するようにし
たものである。なお、本実施例では制御信号Ｖａをイン
バータエを介してトランジＸ　タＱ　ＩＩＱ　２のベー
スに印加し、上述の第２の実施例の外圧チョッパ回路の
トランジスタＱ。

として、トランジスタＱ２を用いである。なお、制御信
号ＶａをインバータＩで反転しであるので、トランジス
タＱ、の両端にパルストランスＰＴ、の入力巻線Ｌ　ｌ
　＋とコンデンサＣ１との直列回路を接続しである。つ
まり、本実施例では、第２の実施例の制御回路Ｂの出力
の代わりに制御信号ＶａをインバータＩで反転した出力
を用いると共に、トランジスタＱ２をコンデンサＣ５の
充電用と昇圧チタッパ回路のスイッチング素子とに兼用
したものである。

動作としては制御信号Ｖａのオンデユーテイが大きいと
きには、トランジスタＱ２が長くオンすることになり、
昇圧チョッパ回路の出力である制御電源Ｖｃｃの電圧が
上がると共に、制御信号Ｖａのオンデユーテイが小さい
ときには、トランジスタＱ２のオン期間が短くなり、制
御電源Ｖｃｅの電圧は下がる。従って、上述の各実施例
と同様の効果が期待できる。しかも、本実施例では上述
の実施例のように不連続な動作ポイントが存在せず、制
御信号Ｖａのオンデユーテイに応じて制御電源Ｖｃｃの
電圧をリニアに変化させることができ、駆動回路を安定
に動作させることができる。また、構成的にも第２の実
施例よりも相当に簡素化されている。

（実施例４） 第４図はさらに他の実施例であり、本実施例では所謂シ
ャントレギエレータを用いて制御電源■ｃｃの電圧を調
節するようにしたものである。本実施例で（キシヤント
レギュレータを、トランジスタＱｓ１及び比較回路で構
成しである。比較回路はオペアンプＯＰ１で構成し、基
準電圧ＶｒとコンデンサＣ５の両端電圧Ｖｃ＋とを比較
するようにしである。つまり、この比較回路の出力でト
ランジスタＱ、のオン期間を調節して、コンデンサＣ１
の両端電圧Ｖｃｌを一定にするように制御電源Ｖｃｃの
電圧を調節するのである。本実施例によれば、上述のよ
うにコンデンサＣ１の両端電圧Ｖｃｌを常に一定とでき
るので、制御信号Ｖａのオンデユーテイが小さいときで
も、ＦＥＴＱ３のデート電荷を充分に抜くようにデート
・ソース間を逆バイアスする：とができ、ＦＥＴＱ、の
スイッチングのスピードを速くすることができる。

［発明の効果ｊ 本発明は上述のように、制御信号のオンデユーテイに応
じて上記一対の駆動用スイッチング素子に供給される制
御電源の電圧を調節する電圧調節手段とを備えているの
で、制御信号のオンデユーテイの変化に応じて電圧調節
手段で制御′ＫＬ源の電圧を調節して、半導体スイッチ
ング素子の制御端子の印加電圧に過不足が生じることを
防止することができ、このため制御信号のオンデユーテ
イに左右されることなく、高効率で良好なスイッチング
特性を得ることがでさる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は同上の他
の実施例の回路図、第３図及び第４図は夫々さらに他の
実施例の回路図、第５図は従来例の回路図、第６図は同
上の動作説明図である。 Ｖａは制御信号、Ｑ、、Ｑ２はトランノスタ、Ｃはコン
デンサ、ＰＴ、はパルストランス、Ｌ、１は入力巻線、
Ｌ１２は出力巻線、Ｑ、はＦＥＴ５Ｖｃｃは制御電源、
１は電圧調節手段である。 代理人　弁理士　石　１）艮　七 第３図 第４図

Claims (1)

【特許請求の範囲】
1. （１）制御信号で交互にオンオフされる一対の駆動用ス
   イッチング素子と、一方の駆動用スイッチング素子のオ
   ンにより充電されると共に、他方の駆動用スイッチング
   素子のオンにより充電電荷が放電されるコンデンサと、
   このコンデンサの充放電経路に入力巻線が挿入され、上
   記コンデンサの充放電電流により出力巻線に誘起される
   電圧を半導体スイッチング素子の制御端子に印加して半
   導体スイッチング素子をスイッチングするパルストラン
   スと、上記制御信号のオンデューティに応じて上記一対
   の駆動用スイッチング素子に供給される制御電源の電圧
   を調節する電圧調節手段とを備えて成ることを特徴とす
   る半導体スイッチング素子の駆動回路。