JPH02271680A - 半導体構造に於けるメサ製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体構造に関し、特に、このような半導体
構造に於けるメサ（ｍｅｓａ）の製造方法に関する。

（従来技術の説明） 電子技術に使用される半導体構造の多くは、その外部動
作領域面に１つ又はそれ以上の“メサ”即ちペデスタル
（台座）構造を有している。この場合、°メサ°は半導
体基板の主表面上に延設している。このような構造の典
型的な例としては、容量圧力センサがある。

公知である容量圧力センサは、キャパシタンス（容量）
トランスデユーサ、マイクロホン、ラブチャーデスク、
共振器、振動器及び同様のデバイスに使用されている。

容量圧力センサの幾つかは、その大きさが極端に小さい
ことが要求される。例えば、およそ８ミリｘ８ミリ（ｍ
　ｍ　）のオーダ、又は、それ以下であり典型的にはＳ
ＯＳ　（シリコン−ガラス−シリコン）サンドウィッチ
型に出来ている。

従来のサンドウィッチ型のシリコンガラスシリコン（Ｓ
ＧＳ）圧力センサを、第３図に示す。

このようなセンサ又はトランスデユーサＩＯは、外観が
大略正方形である。しかしながら、第３図に“Ｃｃ“で
概略示す、その内部の動作（ｏｐｅｒａｔｉｖｅ）サブ
構造に対して形が円形又は円筒形が好ましい。

第３図に於けるセンサ即ちトランスデユーサｌＯは、上
方にあり、伝導性のある正方形でフレキシブルで適当に
ドープされたシリコンダイヤフラム１１と、中間に非伝
導性の誘電層とスペーサ１３（例えば、はうけん酸（ｂ
ｏｒｏｓ　ｉ　ｌ　１ｃａｔｅ）ガラスからなる）とを
有し、下方側又は底側の伝導性で適当にドープされたシ
リコンベース又は基板１２とからなる。

閉塞され、真空で、気密の、基準空洞、室又は間隔Ｉ４
が２つのシリコン層１１，１２の間に形成されている。

この室１４は、零圧力、又は、真空状態、又は、高い基
準圧力でシール可能である。

基準レベルでダイヤフラム！ｌは、シリコン基板１２に
平行である。尚、その２つの間には大体２マイクロメー
タのスペースがある。

中央に位置し大略円形状のペデスタル、又は、メサ１２
Ａが大略円筒形で閉塞した室１４に延設している。又、
ガラス１３Ａの薄い絶縁型の層がメサの頂上部を覆って
いる。円形状のメサ１２Ａが、変形可能なキャパシタ板
、又は、ダイヤフラム１１に対電極として働く。

メサ１２Ａが、シリコン基板１２の主表面から６Ｉ／２
マイクロメータ延設しており、一方、０゜１５０インチ
の直径を有している。

以上の半導体性のシリコンベース、又は、基板１２にメ
サ１２Ａを製造することが、本発明に関することである
。

（従来技術の問題点） 従来から、半導体基板にこのようなメサを製造する方法
として、マイクロ加工技術が使用されている。しかしな
がら、ｌ又は２マイクロメータ以上の深さに於ける従来
からのメサ製造方法では、メサ（ｍｅｓａ）は大略不均
一状態となる傾向があり、表面が不統一となるきらいが
ある。

センサｌＯの２つの基本部分１１Ｓ　１２の製造の選択
方法は、フィールドエイデドボンデングである。しかし
ながら、この技術は、スペーサ（シーラント）材料の流
出を起こさないが、表面の不統一を改善しないし補償す
るものではない。

一方、シリコンエツチング技法は、除去するシリコン量
が増加するにつれウェットでもドライでも寸法（高さ）
を増加させるエツチングされた表面に不統一部分が残る
。蒸着酸化マスクでの熱酸化、即ち、拡散制御プロセス
は、表面を最後の処理でも最初の処理でも円滑にしてお
く。

しかしながら、熱膨張による不統−及びその結果の基板
の曲がり（ボーイング）を避けるための酸化マスク（シ
リコン窒素又は他の耐酸化材）のキャラクタ制御は問題
であり大変困難である。

対して、以下に示すように、本発明は、要求寸法を達成
しつつシリコンエツチングと酸化マスクとに伴う問題を
回避している。

本発明に対する出願についての大略バックグランド情報
として、即ち、圧力センサｌＯの製造に於いて、壁１６
は、例えば、９マイクロメータの高さで０．０３６イン
チの水平、横方向又は半径方向の厚さを有する。一方、
別々に印加され、絶縁されたガラスのメサ層１３Ａは、
略１／２マイクロメータのみの厚さを有する。

シリコンダイヤフラム１１及びシリコンベース１２は、
典型的には、正方形で（コーナ部分は、電気接点が層に
接触させるように除去させる）、エツジが０．２６０イ
ンチの水平の長さを有し、一方、スペーサの壁１６は、
０．１９０インチの内径を有することが出来る。壁スペ
ーサ１６の外側側面は、シリコン層の基本である正方形
に追従して良いし、外側円形部分を有してよい。

第３図に示したように、実用的にはすべて相対スケール
ではないことを理解されたい。シリコン層１１．１２の
厚さと比較して、ガラス壁又はスペーサ１３／ｌ　６は
、高さが略９マイクロメータであり、圧力測定単位で５
０ｐｓ　ｉ　（ｐｏｕｎｄｓ　　ｐｅｒ　　ｓｃ＋ｕａ
ｒｅ　　１ｎｃｈ）に対し、ｏ、ｏｏｓインチであり、
厚さが、０．０５０インチである。

上記圧力センサｌＯの動作については、米国特許出願第
０７／２９２，２８２号に記載している。

又、従来の、３プレート、シリコン−ガラス−シリコン
（ＳＧＳ）デバイスは、特に、本発明者と同一のグラン
ザムとスウィングルによる１９８４年８月２１日発行の
米国特許第４，４６７．３９４号に記載しである。

本発明に係る半導体構造に於けるメサ製造方法は、半導
体基板上に上昇した（ｒａｉｓｅｄ）メサを必要とする
多くの異なった製品を製造する為に使用可能である。圧
力センサについては、本発明に係る上記方法により製造
出来る製品として以下に詳細に示すにとどめる。

以上説明したように、本発明の目的は、シリコンエツチ
ング及び酸化マスク法に伴う問題点を回避しつつ、要求
の寸法を達成する半導体構造に於けるメサ製造方法を提
供ずろことにある。

（問題点を解決する手段及び作用） 上記目的を達成するため、本発明に係る半導体構造にメ
サを製造する方法は、（ａ）前回成長したメサ上の酸化
物をエツチングから保護し、一方、メサを取り囲む領域
をエツチングに露出する写真平板（ｐｈｏｔｏｌｉｔｈ
ｏｇｒａｐｈｉｃ　　。

ｐｅｒａｔ　１ｏｎ）作業が各サイクル中に行なわれ、
そのサイクル中に行なわれる酸化プロセスにてメサを製
造する工程と、（ｂ）各サイクル中、前回のサイクルよ
りも酸化物の成長を少なくし、又、メサ上のシリコンの
消費を少なくし、一方、メサを取り囲むノン−メサ領域
上にほぼ等しい量の酸化物を成長させ、前回のサイクル
と比較すればメサの頂上部をその周辺領域よりも高くさ
せる工程とからなることを特徴としている。

（実施例の説明） 第１図は、本発明に係る半導体構造に於けるメサ製造方
法の工程を示すフローチャートであり、第２図は、半導
体構造即ちシリコン基板にメサが形成していく工程を示
す側面図である。

第１図及び第２図にて特に示すように１、ステップ１に
於いては、シリコン層１００が、公知技術を使用してシ
リコン材の上側表面に初期二酸化シリコン層１０１を作
り出すように酸化される。このシリコン材は、ウーファ
形式で与えられ“Ｎ”又は“Ｐ”型のいずれかにドープ
される。例えば、このようなドープされた材料は、１立
方センチメータ当たり１０’″の不純物（濃度）を有す
ることが出来、例えば、０．１オームセンチメータの伝
導率のもとて達成できる。

この時、フォトレジスト層１０２を、公知の蒸着技術を
使用し所望のメサ領域１０１Ａに蒸着され、第２図Ａの
原構造又は原基板１０３を作り出す。

このような、フォトレジスト層１０２は、およそｌから
３マイクロメータ以下の厚さを有し、大略、円形状のメ
サを最終的に究極的に作り出すように円形パターンを形
成する。円形状が好ましいが、正方形又は他のポリゴン
（５角形）でもよい。

マス”プロダクション技術を活用するため、多数の半導
体製品が同時に共通基板ウェハから形成される。後に、
個々の製品に副分割されるかダイスされる。各々、少く
ともｌのメサ又はペデスタルを有する。しかしながら、
所望ならば、１つの基板に１つのメサという具合に個別
的に製造してよい。

ステップ２では、例えば、公知技術を使用しての緩衝フ
ッカ水素酸のようなウェットな二酸化シリコンエッチが
未保護の二酸化シリコン層が除去されるまで原基板１０
３の上側表面に一様に印加される。エツチングによりフ
ォトレジスト層１０２を囲む二酸化シリコン層を取り去
ることはないので、二酸化シリコン層１０５がメサ領域
１０６に残り第２図Ｂにて理解されるように、周辺のノ
ン−メサ悄域１０７よりも実質的に高くもってくる。

メサを製造する過程で、メサの周辺の領域では表面に不
統−又は“５ｃｒａｐｓ”がないことを確認することが
重要である。特に、ガラススペーサ（第３図のガラス層
！６と°Ｃｐ°で示す領域）がメサ１２Ａを囲むシリコ
ン基板、又は、シリコンベース（１２）に接合する部分
は注意されたい。

これらの不統−又は“スクラップ”があると漏れ又は他
の問題が生じる。

ベースとガラススペーサとの間に気密シールが形成され
るのを妨げる塊又は“スクラップ”がないことを確認す
るために、２つの“同一であるが°独立のマスクが使用
されるのが好ましい。そしてフォトレジスト層１０２が
、写真平板作業（ｐｈｔｏｌｉｔｈｏｇｒａｐｈｉｃ）
に於いて二重に紫外線に露出される。周知のように、紫
外線に露出することにより、フォトレジスト層を溶解可
能にし化学現像液により除去可能にする。

二重露出の２つのこの上うな”同一”マスクは、マスク
に傷が存在すると仮定すると、傷が同一場所にあること
は統計上殆ど十分に起こりえないこととなる。従って、
基板を適当に露出することが確保される。又、負のフォ
トレジストに傷があることにより、傷が効果的に除去で
きなくなるので、正のフォトレジストを使用するのが良
い。

その後、フォトレジスト層１０２は、第２図Ｂの中間基
板１０４を製造する公知の化学現像液により除去される
。中間の基板１０４は、その後、再度酸化される。

ステップ３では、フォトレジスト層１０２Ａが、再度、
メサ領域１０６の上側表面に具備され二酸化シリコンエ
ツチングステップが繰り返される。

同様に、フォトレジスト及びエツチングのサブステップ
ｌと２とが続行する。再び、フォトレジスト層の存在の
結果としてメサ領域１０６は、依然周囲の領域＋０７よ
りも高くなる（第２図Ｃ参照）。

中間基板は、その後、ステップ４で再度酸化され第２図
りのメサ領域１０６が周辺領域＋０７の上の所望高さに
成るか否かをステップ５で判定される。

もし正と判定されると、メサ又はペデスタル構造を作る
プロセスが完成する。

もし負と判定されると、ステップ３とステップ５とを含
んで、所望の高さに到達する迄繰り返される。

従って、第１図に示すように、本発明に係る方法では、
メサ即ちペデスタル構造は、酸化プロセスで製造される
。各サイクルは、メサ領域で前回成長した酸化物をエツ
チングから保護する写真平板作業（ｐｈｏｔｏｌｉｔｈ
ｏｇｒａｐｈｉｃ）を行う。

各サイクル中、前回のサイクルに於ける場合よリメサに
酸化物が成長する（逆にシリコンが消費される）。一方
、酸化物の等偏量は各サイクルのノン−メサ領域で成長
する。その結果、各サイクルでメサ領域の頂上部が基板
の周囲部分よりもより高くなる。

加えて、マスクの傷のため酸化ステップにおけるいずれ
かにノン−メサ領域に酸化の“スクラップ°が残ること
を防止する為に、二重露出プロセスが写真平板作業に使
用されている。正の動作ホトレジストと関連して２つの
完全に独立でほぼ同一のマスクを使用している。

圧力センサの製造に関連して使用可能な方法の更に詳細
な情報については、１９８５年４月２３日発行のダニエ
ル　エイチ、グランザムによる“低パラスチックキャパ
シタンスプレッシャトランスヂューサ”の名称を有する
米国特許第４．５１３．３４８号、１８８３年９月２０
日発行の同一発明者による“シリコン−グラス−シリコ
ン”キャパシティプレッシャトランスデユーサ”という
名称の米国特許第４．４０５．９７０号、（１９６７年
、ニューヨークのジョン　ライレイとサン発行の）Ａ、
Ｓ、グループによる“半導体デバイスの物性とチクノロ
シイ　、及び（１９６５年ニューヨークマクグローヒル
社発行の）レオモンドエム、ワーナー、ジュニア、とジ
ェイムス　エヌ。

フォーデムバルトとの編集による（モトローラシリーズ
のソリッドステートエレクトロニクス）集積回路−デザ
イン原理及び製造”等を参照されたい。

特に最後の文献では第２９８頁に公知のエツチングとフ
ォトレジストについて記載しである。

（発明の効果） 以上説明したように、本発明に係る半導体構造に於ける
メサ製造方法では、酸化プロセスを使用しているが、酸
化蒸着抵抗マスクの必要がない。

本発明に於いて、サイクル的に適用される酸化プロセス
にてメサが製造される。各サイクルには、面回のサイク
ルに於ける場合よりもメサに少ない量で酸化物が成長す
る。一方、酸化物等偏量が各サイクルで、メサの領域の
頂上部が周辺領域よりも上側にてより高くなるように製
造される。

酸化ステップの間、ノン−メサ領域に於いて酸化物“ス
クラップ”を残すために、二重露出プロセスが使用され
る。２つの完全に独立したマスクを利用し、正のワーキ
ングフォト−レジストが使用される。このことにより“
スクラップ”を除去出来る。

以」二のように、本発明に係る半導体構造に於けるメサ
製造方法は、シリコンエッヂング及び酸化マスキングに
伴う問題を回避しつつ基本寸法を達成することが可能で
ある。

その他、本発明は、幾多の優れた効果を有する。

【図面の簡単な説明】

第１図は、本発明に係る半導体デバイスのメサ製造方法
を説明したフローチャートを示す。 第２図は、第１図のフローチャートに基づきステップバ
イステップで製造されるメサの生成を説明するシリコン
基板の側面図を示す。 第３図は、従来のシリコン−ガラス−シリコンキャパシ
ティブ圧力センサの一部断面の透視図を示す。 （符号の説明） トランスデユーサ・・１０．　　シリコンダイヤフラム
・・１１．シリコン基板・・１２．スペーサ・・１３．
室・・１４．シリコン層・・１００゜初期二酸化シリコ
ン層・・１０１．フォトレジスト層・・１０２、原基板
・・１０３、中間基板・・１０４、二酸化シリコン層・
・１０５．メサ領域・・１０６．ノン−メサ領域・・１
０７ 代理人　弁理士　志　賀　富　士　弥 （外１名）

Claims (5)

【特許請求の範囲】
1. （１）、（ａ）前回成長したメサ上の酸化物をエッチン
   グから保護し、一方、メサを取り囲む領域をエッチング
   に露出する写真平板（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈ
   ｉｃｏｐｅｒａｔｉｏｎ）作業が各サイクル中に行なわ
   れ、そのサイクル中に行なわれる酸化プロセスにてメサ
   を製造する工程と、 （ｂ）各サイクル中、前回のサイクル よりも酸化物の成長を少なくし、又、メサ上のシリコン
   の消費を少なくし、一方、メサを取り囲むノン−メサ領
   域上にほぼ等しい量の酸化物を成長させ、前回のサイク
   ルと比較すればメサの頂上部をその周辺領域よりも高く
   させる工程とからなることを特徴とする半導体構造にメ
   サを製造する方法。
2. （２）、前記工程に、更に、シリコン基板を使用し、シ
   リコン基板の外部表面に二酸化シリコン層を形成するこ
   とを特徴とする請求項第１項記載のメサ製造方法。
3. （３）、前記工程に、更に、ウェットな化学エッチで二
   酸化シリコン層をエッチングで取り去る工程を有するこ
   とを特徴とする請求項第２項記載のメサ製造方法。
4. （４）、前記工程に、更に、前回成長させたメサ上の酸
   化物をエッチングから保護する写真平板作業（ｐｈｏｔ
   ｏｌｉｔｈｏｇｒａｐｈｉｃｏｐｅｒａｔｉｏｎ）にて
   メサ上にフォトレジスト層を与える工程を有することを
   特徴とする請求項第１項記載のメサ製造方法。
5. （５）、前記工程に、更に、写真平板作業（ｐｈｏｔｌ
   ｉｔｈｏｇｒａｐｈｉｃｏｐｅｒａｔｉｏｎ）に於いて
   二重露出プロセスを使用し、正の動作フォトレジストと
   関連して２つの完全に独立しほぼ同一のマスクを利用し
   、酸化ステップ中ノン−メサ領域に酸化物“スクラップ
   ”を効果的に除去する工程を有することを特徴とする請
   求項第１項記載のメサ製造方法。