KR20010003465A - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20010003465A
KR20010003465A KR1019990023762A KR19990023762A KR20010003465A KR 20010003465 A KR20010003465 A KR 20010003465A KR 1019990023762 A KR1019990023762 A KR 1019990023762A KR 19990023762 A KR19990023762 A KR 19990023762A KR 20010003465 A KR20010003465 A KR 20010003465A
Authority
KR
South Korea
Prior art keywords
polysilicon
pattern
oxide film
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019990023762A
Other languages
English (en)
Inventor
우성수
서재욱
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990023762A priority Critical patent/KR20010003465A/ko
Publication of KR20010003465A publication Critical patent/KR20010003465A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4088—Processes for improving the resolution of the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성 방법을 개시한다. 개시된 본 발명은, 반도체 기판상에 제 1 산화막을 증착한다. 제 1 산화막상에 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴을 식각 마스크로 하여 제 1 산화막을 식각한다. 전체 결과물상에 폴리실리콘막을 증착한 후 에치백하여, 제 1 산화막의 측벽에만 남는 폴리실리콘 스페이서를 형성한다. 전체 결과물상에 제 2 산화막을 증착한 후, 제 2 산화막과 폴리실리콘 스페이서 표면을 화학기계적 연마법으로 연마한다. 제 1 및 제 2 산화막을 습식 식각하여 제거하면, 폴리실리콘 스페이서만이 남게 된다.

Description

반도체 소자의 미세 패턴 형성 방법{method of forming fine pattern of semiconductor device}
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로서, 보다 구체적으로는 반도체 기판상에 폴리실리콘을 미세한 패턴으로 형성하는 방법에 관한 것이다.
반도체 기판상에 증착된 폴리실리콘막상에 소정의 패턴을 형성하기 위해 노광 공정이 실시된다. 먼저, 폴리실리콘막과 포토레지스트와의 접착력 강화를 위한 HMDS를 반도체 기판에 분사한 후, 포토레지스트를 폴리실리콘막에 스핀 코팅한다. 그런 다음, 노광 장비로부터 레티클을 거쳐 포토레지스트로 ArF 레이저나 전자빔을 조사하여, 포토레지스트의 원하는 부분에만 레이저나 빔이 조사되도록 한다. 그런 다음, 현상 공정을 통해서 레이저나 빔에 노출된 포토레지스트 부분을 제거하므로써, 콘택홀을 비롯한 원하는 패턴을 포토레지스트에 형성한다.
이와 같이 형성된 포토레지스트 패턴을 식각 마스크로 하여 폴리실리콘막을 식각하므로써, 폴리실리콘막에 소정의 패턴을 형성한다.
그런데, 반도체 소자가 고집적화되어 감에 따라, 패턴 선폭도 0.18㎛ 이하의 크기로 매우 미세해지고 있다. 이러한 미세 선폭으로 패턴을 형성하기 위해서는, 레티클도 미세 선폭으로 제작해야 하고, 포토레지스트도 미세 선폭으로 구현가능한 특성을 가져야 하는데, 현재 기술로는 레티클의 제작이 곤란하고 또한 포토레지스트의 특성도 뒷받침되지 못하고 있는 실정이다.
본 발명은 레티클을 이용한 노광 공정을 통해 형성된 포토레지스 패턴으로 폴리실리콘막에 직접 패턴을 형성하지 않고, 간접적으로 폴리실리콘막에 패턴을 형성하여, 미세 패턴 구현이 가능한 반도체 소자의 미세 패턴 형성 방법을 제공하는데 목적이 있다.
도 1 내지 도 10은 본 발명에 따른 미세 패턴 형성 방법을 순차적으로 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 기판 20 ; 제 1 산화막
21 ; 제 1 산화막 패턴 30 ; 포토레지스트 패턴
40 ; 폴리실리콘막 41 ; 폴리실리콘 스페이서
50 ; 제 2 산화막
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 미세 패턴 형성 방법은 다음과 같다.
반도체 기판상에 제 1 산화막을 증착한다. 제 1 산화막상에 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴을 식각 마스크로 하여 제 1 산화막을 식각한다. 전체 결과물상에 폴리실리콘막을 증착한 후 에치백하여, 제 1 산화막의 측벽에만 남는 폴리실리콘 스페이서를 형성한다. 전체 결과물상에 제 2 산화막을 증착한 후, 제 2 산화막과 폴리실리콘 스페이서 표면을 화학기계적 연마법으로 연마한다. 제 1 및 제 2 산화막을 습식 식각하여 제거하면, 폴리실리콘 스페이서만이 남게 된다.
상기된 본 발명의 구성에 의하면, 노광 공정이 제 1 산화막에 실시되어서 제 1 산화막이 패터닝되고, 제 1 산화막의 측벽에 형성된 폴리실리콘 스페이서들간의 간격이 패턴 선폭이 되므로, 제 1 산화막의 폭을 크게 하면 폴리실리콘 스페이서간의 간격이 좁아지게 되어, 미세 패턴이 구현된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
도 1 내지 도 10은 본 발명에 따른 미세 패턴 형성 방법을 순차적으로 나타낸 단면도이다.
도 1에 도시된 반도체 기판(10)상에 도 2와 같이 BPSG, HDP 또는 TEOS와 같은 제 1 산화막(20)을 증착한다. 그런 다음, 포토레지스트를 제 1 산화막(20)상에 도포한 후, 노광 공정을 통해 포토레지스트를 노광하여, 도 3에 도시된 포토레지스트 패턴(30)을 형성한다.
이어서, 포토레지스트 패턴(30)을 식각 마스크로 하여 제 1 산화막(20)을 식각하여, 도 4에 도시된 바와 같이, 제 1 산화막 패턴(21)을 형성한다. 그런 다음, 도 5와 같이 전체 결과물상에 폴리실리콘막(40)을 증착한 후, 폴리실리콘막(40)을 에치백하여, 도 6과 같이 제 1 산화막 패턴(21)의 측벽에 폴리실리콘 스페이서(41)를 형성한다. 이때, 폴리실리콘 스페이서(41)의 폭이 구현하려는 패턴의 폭이 된다. 즉, 종래에는 레티클의 패턴폭이 구현하려는 패턴폭이 되었으나, 본 발명에 의해서는 폴리실리콘 스페이서(41)의 폭이 구현하려는 패턴의 폭이 된다. 따라서, 폴리실리콘 스페이서(41) 형성시, 그의 폭을 구현하려는 패턴폭으로 제어한다.
그런 다음, 도 7과 같이 전체 결과물상에 제 2 산화막(50)을 증착한다. 이어서, 화학기계적 연마 공정을 통해, 제 2 산화막(50)과 폴리실리콘 스페이서(41) 상단 및 제 1 산화막 패턴(21)의 표면을 연마하여, 소정 두께를 제거한다. 이러한 연마 공정을 통해, 도 8와 같이 폴리실리콘 스페이서(41) 내부에는 제 1 산화막 패턴(21)이 남게 되고, 각 폴리실리콘 스페이서(41)들 사이에는 제 2 산화막(50)이 남게 된다. 또한, 화학기계적 연마 공정을 통해, 구현하려는 높이로 폴리실리콘 스페이서(41)의 높이를 조절할 수가 있으며, 아울러 폴리실리콘 스페이서(41)의 뾰족한 상단부를 제거하게 된다.
이어서, 습식 식각 공정을 통해 제 1 산화막 패턴(21)과 제 2 산화막(50)을 제거한다. 그러면, 도 9에 도시된 바와 같이, 반도체 기판(10)상에 라인 형상의 폴리실리콘 스페이서(41)만이 남게 된다.
한편, 부가적인 공정인 에치백 공정을 통해서, 폴리실리콘 스페이서(41)의 상단을 완만한 형상으로 형성한다.
상기된 바와 같이 본 발명에 의하면, 노광 공정을 통해 구현하려는 패턴이 폴리실리콘막에 직접 구현되는 것이 아니라, 노광 공정을 통해 형성된 산화막 패턴의 측벽에 형성되는 폴리실리콘 스페이서의 폭이 구현하려는 패턴폭이 된다. 따라서, 폴리실리콘막의 증착 두께를 임의로 조절하여, 폴리실리콘막에 미세 패턴을 구현하는 것이 실현된다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (2)

  1. 반도체 기판상에 제 1 산화막 패턴을 형성하는 단계;
    전체 결과물상에 폴리실리콘막을 증착하는 단계;
    상기 폴리실리콘막을 에치백하여, 상기 제 1 산화막 패턴의 측벽에 폴리실리콘 스페이서를 형성하는 단계;
    전체 결과물상에 제 2 산화막을 증착한 후, 상기 폴리실리콘 스페이서의 상단이 노출되도록 화학기계적 연마법으로 상기 제 2 산화막과 제 1 산화막 패턴 및 폴리실리콘 스페이서를 연마하는 단계; 및
    상기 폴리실리콘 스페이서 사이에 위치한 제 1 산화막 패턴과 제 2 산화막을 습식 식각으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 제 1 산화막 패턴과 제 2 산화막 제거 후, 상기 폴리실리콘 스페이서의 상단을 에치백하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
KR1019990023762A 1999-06-23 1999-06-23 반도체 소자의 미세 패턴 형성 방법 Ceased KR20010003465A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023762A KR20010003465A (ko) 1999-06-23 1999-06-23 반도체 소자의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023762A KR20010003465A (ko) 1999-06-23 1999-06-23 반도체 소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20010003465A true KR20010003465A (ko) 2001-01-15

Family

ID=19594630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023762A Ceased KR20010003465A (ko) 1999-06-23 1999-06-23 반도체 소자의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20010003465A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412140B1 (ko) * 2001-12-28 2003-12-31 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100642886B1 (ko) * 2005-06-27 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100741926B1 (ko) * 2006-07-24 2007-07-23 동부일렉트로닉스 주식회사 폴리실리콘 패턴 형성 방법
KR100816754B1 (ko) * 2006-10-10 2008-03-25 삼성전자주식회사 반도체 장치의 패턴 형성 방법
KR100905157B1 (ko) * 2007-09-18 2009-06-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7575992B2 (en) 2005-09-14 2009-08-18 Hynix Semiconductor Inc. Method of forming micro patterns in semiconductor devices
US7732341B2 (en) 2006-10-17 2010-06-08 Samsung Electronics Co., Ltd. Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
KR101146588B1 (ko) * 2006-08-11 2012-05-16 삼성전자주식회사 Ｆｉｎ 구조체 및 이를 이용한 핀 트랜지스터의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425537A (en) * 1987-07-22 1989-01-27 Hitachi Ltd Fine pattern forming method
JPS6435916A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Formation of fine pattern
JPH025522A (ja) * 1988-06-24 1990-01-10 Fujitsu Ltd パターン形成方法
JPH0379029A (ja) * 1989-08-22 1991-04-04 Nec Corp 多結晶シリコン膜のパターン形成法
JPH03270227A (ja) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp 微細パターンの形成方法
KR950034415A (ko) * 1994-05-20 1995-12-28 김주용 반도체 소자의 미세패턴 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425537A (en) * 1987-07-22 1989-01-27 Hitachi Ltd Fine pattern forming method
JPS6435916A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Formation of fine pattern
JPH025522A (ja) * 1988-06-24 1990-01-10 Fujitsu Ltd パターン形成方法
JPH0379029A (ja) * 1989-08-22 1991-04-04 Nec Corp 多結晶シリコン膜のパターン形成法
JPH03270227A (ja) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp 微細パターンの形成方法
KR950034415A (ko) * 1994-05-20 1995-12-28 김주용 반도체 소자의 미세패턴 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412140B1 (ko) * 2001-12-28 2003-12-31 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100642886B1 (ko) * 2005-06-27 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US7575992B2 (en) 2005-09-14 2009-08-18 Hynix Semiconductor Inc. Method of forming micro patterns in semiconductor devices
KR100741926B1 (ko) * 2006-07-24 2007-07-23 동부일렉트로닉스 주식회사 폴리실리콘 패턴 형성 방법
KR101146588B1 (ko) * 2006-08-11 2012-05-16 삼성전자주식회사 Ｆｉｎ 구조체 및 이를 이용한 핀 트랜지스터의 제조방법
KR100816754B1 (ko) * 2006-10-10 2008-03-25 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US7732341B2 (en) 2006-10-17 2010-06-08 Samsung Electronics Co., Ltd. Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US8003543B2 (en) 2006-10-17 2011-08-23 Samsung Electronics Co., Ltd. Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US8278221B2 (en) 2006-10-17 2012-10-02 Samsung Electronics Co., Ltd. Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
KR100905157B1 (ko) * 2007-09-18 2009-06-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Similar Documents

Publication Publication Date Title
KR20010003465A (ko) 반도체 소자의 미세 패턴 형성 방법
US20030064585A1 (en) Manufacture of semiconductor device with spacing narrower than lithography limit
KR100823847B1 (ko) 반도체 소자의 패턴 형성방법
JP2002110654A (ja) 半導体装置の製造方法
KR0165399B1 (ko) 미세패턴 형성방법
KR20050065745A (ko) 반도체 소자의 패턴 형성 방법
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR20000073800A (ko) 반도체 장치의 분리구조 형성방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100261167B1 (ko) 반도체 소자의 게이트 제조방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100281147B1 (ko) 콘택홀 형성방법
KR100528797B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100315029B1 (ko) 반도체소자의트렌치형성방법
KR100349377B1 (ko) 비정질 실리콘막을 이용한 트렌치 형성방법
KR100823844B1 (ko) 반도체 소자의 패턴 형성방법
KR100567049B1 (ko) 반도체소자의 격리영역 형성방법
CN121034953A (zh) 一种衬底刻蚀方法
KR100563819B1 (ko) 반도체소자의 반사방지막 제조방법
KR20010077586A (ko) 반도체 장치의 콘택홀 형성방법
KR100382547B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2882215B2 (ja) 位相シフトレチクルの製造方法
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000