JPH022721A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH022721A JPH022721A JP63148960A JP14896088A JPH022721A JP H022721 A JPH022721 A JP H022721A JP 63148960 A JP63148960 A JP 63148960A JP 14896088 A JP14896088 A JP 14896088A JP H022721 A JPH022721 A JP H022721A
- Authority
- JP
- Japan
- Prior art keywords
- ambient temperature
- voltage
- phase
- oscillation circuit
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title abstract description 25
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
逢丘北１
本発明は位相同期発振回路に関し、特に通信装置等の同
期回路として使用される位相同期発振回路に関する。
期回路として使用される位相同期発振回路に関する。
良土弦１
従来、この種の位相同期発振回路は出力周波数が数百［
ＨＩＩＺ］＠域であった。その従来の位相同期発振回路
について第２１を用いて説明する。第２図は従来の位相
同期発振回路の構成を示す系統図である０図において従
来の位相同期発振回路は、圧電発振器１と、位相比較器
２と、ループフィルタ３と、電圧制御圧電発振器４と、
分周器６とを含んで構成されている。
ＨＩＩＺ］＠域であった。その従来の位相同期発振回路
について第２１を用いて説明する。第２図は従来の位相
同期発振回路の構成を示す系統図である０図において従
来の位相同期発振回路は、圧電発振器１と、位相比較器
２と、ループフィルタ３と、電圧制御圧電発振器４と、
分周器６とを含んで構成されている。
かかる構成からなる従来の位相同期発振回路では、圧電
発振器１の発振出力及びそれと同じ周波数まで分周され
た分周器６の出力が位相比較器２にて位相比較され、こ
の位相差信号をループフィルタ３を介して平滑化した後
、電圧制御圧電発振器４に入力することにより電圧制御
圧電発振器４と圧電発振器１との出力の位相を一致（つ
まり同′期）させるようになっている。
発振器１の発振出力及びそれと同じ周波数まで分周され
た分周器６の出力が位相比較器２にて位相比較され、こ
の位相差信号をループフィルタ３を介して平滑化した後
、電圧制御圧電発振器４に入力することにより電圧制御
圧電発振器４と圧電発振器１との出力の位相を一致（つ
まり同′期）させるようになっている。
゛この場合、電圧制御圧電発振器４は可変容量素子５（
例えば、バリキャップ）を有しており、この可変容量素
子５の一端に制御電圧を加えるとともに、他端に内部バ
イアスをかけるという構成となっていた。
例えば、バリキャップ）を有しており、この可変容量素
子５の一端に制御電圧を加えるとともに、他端に内部バ
イアスをかけるという構成となっていた。
しかしながら、この場合、電圧制御圧電発振器４の周波
数温度特性により同期する範囲がシフトしてしまい、高
温時または低温時において同期がずれやすくなるという
欠点があった０例えば、第４図に示されているように周
囲の温度Ｔが高くなるに従って発振周波数の変化Δｆ／
ｆがマイナス方向に大きくなり、第５図に示されている
ように同期範囲がシフトしてしまうという欠点があった
。
数温度特性により同期する範囲がシフトしてしまい、高
温時または低温時において同期がずれやすくなるという
欠点があった０例えば、第４図に示されているように周
囲の温度Ｔが高くなるに従って発振周波数の変化Δｆ／
ｆがマイナス方向に大きくなり、第５図に示されている
ように同期範囲がシフトしてしまうという欠点があった
。
１皿ム旦預
本発明の目的は周囲の温度が変動しても同期がはずれに
くい位相同期発振回路を提供することである。
くい位相同期発振回路を提供することである。
九肌立璽羞
本発明の位相同期発振回路は、電圧制御発振器を有する
位相同期発振回路であって、周囲の温度を検出する温度
検出手段と、前記温度検出手段により検出された温度に
応じた電圧を制御電圧として前記電圧制御発振器に印加
する電圧印加手段とを有することを特徴とする。
位相同期発振回路であって、周囲の温度を検出する温度
検出手段と、前記温度検出手段により検出された温度に
応じた電圧を制御電圧として前記電圧制御発振器に印加
する電圧印加手段とを有することを特徴とする。
衷姐ヱ
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明による位相同期発振回路の一実施例の構
成を示す系統図であり、第２図と同等部分は同一符号に
より示されている。図において、本発明の一実施例によ
る位相同期発振回路は、圧電発振器１と、位相比較器２
と、ループフィルタ３と、電圧制御圧電発振器４と、分
周器６とを含んで構成されている。
成を示す系統図であり、第２図と同等部分は同一符号に
より示されている。図において、本発明の一実施例によ
る位相同期発振回路は、圧電発振器１と、位相比較器２
と、ループフィルタ３と、電圧制御圧電発振器４と、分
周器６とを含んで構成されている。
また、本実施例による位相同期発振回路は、周囲温度検
出器７と、Ａ／Ｄ （アナログ／ディジタル）変換器８
と、メモリ回路９と、Ｄ／Ａ （ディジタル／アナログ
）変換器１０とを含んで構成されている。
出器７と、Ａ／Ｄ （アナログ／ディジタル）変換器８
と、メモリ回路９と、Ｄ／Ａ （ディジタル／アナログ
）変換器１０とを含んで構成されている。
周囲温度検出器７は周知の温度センサ（例えば、サーシ
スタ）を有し、周囲の温度の変化を所定のアナログ信号
に変換してＡ／Ｄ変換器８に送出するものである。
スタ）を有し、周囲の温度の変化を所定のアナログ信号
に変換してＡ／Ｄ変換器８に送出するものである。
Ａ／Ｄ変換器８は、入力されたアナログ信号をディジタ
ル信号に変換してメモリ回路９に送出するものである。
ル信号に変換してメモリ回路９に送出するものである。
メモリ回路９はＡ／Ｄ変換器８からのディジタル信号に
よって指定されたアドレスに温度補償に必要な電圧に相
当するディジタル信号が予め記憶されているものである
。したがって、周囲の温度が変化すると、それに応じて
メモリ回路９から温度補償に必要なディジタル信号が送
出されることにな、る。
よって指定されたアドレスに温度補償に必要な電圧に相
当するディジタル信号が予め記憶されているものである
。したがって、周囲の温度が変化すると、それに応じて
メモリ回路９から温度補償に必要なディジタル信号が送
出されることにな、る。
Ｄ／Ａ変換器１０はメモリ回路９からのディジタル信号
をアナログ信号に変換し、電圧制御圧電発振器４に送出
するものである。
をアナログ信号に変換し、電圧制御圧電発振器４に送出
するものである。
電圧制御圧電発振器４は可変容量素子５を有し、この可
変容量素子５の一端には位相比較器２の出力がループフ
ィルタ３を介して入力され、他端ににはＤ／Ａ変換器１
０の出力であるアナログ信号が入力されている。
変容量素子５の一端には位相比較器２の出力がループフ
ィルタ３を介して入力され、他端ににはＤ／Ａ変換器１
０の出力であるアナログ信号が入力されている。
圧電発振器１；位相比較器２、ループフィルタ３及び分
周器６は従来の位相同期発振回路（第２図参照）と同等
の機能を有するものである。
周器６は従来の位相同期発振回路（第２図参照）と同等
の機能を有するものである。
かかる構成において、周囲の温度が高くなると、それを
周囲温度検出器７が検出し、アナログ信号が送出される
。すると、そのアナログ信号はＡ／Ｄ変換器８でディジ
タル信号に変換された後、メモリ回路９に入力される。
周囲温度検出器７が検出し、アナログ信号が送出される
。すると、そのアナログ信号はＡ／Ｄ変換器８でディジ
タル信号に変換された後、メモリ回路９に入力される。
そしてメモリ回路９からはそのディジタル信号に対応す
るディジタル信号が送出され、Ｄ／Ａ変換器１０でアナ
ログ信号に変換された後、電圧制御圧電発振器４に入力
される。このアナログ信号によって可変容量素子５を制
御することにより、周囲の温度の変化に”影響されない
発振出力が得られるのである。
るディジタル信号が送出され、Ｄ／Ａ変換器１０でアナ
ログ信号に変換された後、電圧制御圧電発振器４に入力
される。このアナログ信号によって可変容量素子５を制
御することにより、周囲の温度の変化に”影響されない
発振出力が得られるのである。
また、周囲の温度が低くなった場合には、上記の場合と
逆の電圧が可変容量素子５に加えられ、やはり周囲の温
度の変化に影響されない発振出力が得られるのである。
逆の電圧が可変容量素子５に加えられ、やはり周囲の温
度の変化に影響されない発振出力が得られるのである。
つまり、本発明は、周囲の温度が変化すると、その影響
を打消すような電圧が可変容量素子に加えられるため、
安定した発振出力が得られるのである。したがって、第
３図に示されているように周囲の温度Ｔが変動しても周
波数の変化△ｆ／ｆがほとんどなくなり、第５図に示さ
れているように同期範囲もほとんどシフトしなくなるの
である。
を打消すような電圧が可変容量素子に加えられるため、
安定した発振出力が得られるのである。したがって、第
３図に示されているように周囲の温度Ｔが変動しても周
波数の変化△ｆ／ｆがほとんどなくなり、第５図に示さ
れているように同期範囲もほとんどシフトしなくなるの
である。
九匪五羞１
以上説明したように本発明は、周囲の温度の変動に影響
されない安定した電圧制御圧電発振器を構成することに
より、常に一定の同期範囲を得ることができ、同期をは
ずれにくくすることができるという効果がある。
されない安定した電圧制御圧電発振器を構成することに
より、常に一定の同期範囲を得ることができ、同期をは
ずれにくくすることができるという効果がある。
第１図は本発明の実施例による位相同期発振回路の構成
を示す系統図、第２図は従来の位相同期発振回路の構成
を示す系統図、第３図は本発明の実施例による位相同期
発振回路の周波数−温度特性の一例、第４図は従来の位
相同期発振回路の周波数−温度特性の一例、第５図は従
来の位相同期発振回路の同期範囲一温度特性の一例、第
６図は本発明の実施例による位相同期発振回路の同期純
血−温度特住の一例である。 主要部分の符号の説明 ４・・・・・・電圧制御圧電発振器 ５・・・・・・可変容量素子
を示す系統図、第２図は従来の位相同期発振回路の構成
を示す系統図、第３図は本発明の実施例による位相同期
発振回路の周波数−温度特性の一例、第４図は従来の位
相同期発振回路の周波数−温度特性の一例、第５図は従
来の位相同期発振回路の同期範囲一温度特性の一例、第
６図は本発明の実施例による位相同期発振回路の同期純
血−温度特住の一例である。 主要部分の符号の説明 ４・・・・・・電圧制御圧電発振器 ５・・・・・・可変容量素子
Claims (1)
- （１）電圧制御発振器を有する位相同期発振回路であっ
て、周囲の温度を検出する温度検出手段と、前記温度検
出手段により検出された温度に応じた電圧を制御電圧と
して前記電圧制御発振器に印加する電圧印加手段とを有
することを特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148960A JPH022721A (ja) | 1988-06-16 | 1988-06-16 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148960A JPH022721A (ja) | 1988-06-16 | 1988-06-16 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022721A true JPH022721A (ja) | 1990-01-08 |
Family
ID=15464511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148960A Pending JPH022721A (ja) | 1988-06-16 | 1988-06-16 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022721A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342798B1 (en) | 1999-01-06 | 2002-01-29 | Nec Corporation | PLL circuit used temperature compensated VCO |
| EP1677421A1 (en) * | 2004-12-30 | 2006-07-05 | Lucent Technologies Inc. | Selectively pretuning and updating a phase lock loop |
| JP2007518351A (ja) * | 2004-01-09 | 2007-07-05 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 周波数および／または位相補償された微細電気機械発振器 |
| JP2007531471A (ja) * | 2004-03-30 | 2007-11-01 | クゥアルコム・インコーポレイテッド | 温度安定化された電圧制御発振器 |
| JP2011055035A (ja) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | 発振回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173926A (ja) * | 1984-02-17 | 1985-09-07 | Matsushita Electric Ind Co Ltd | 温度補正ｐｌｌ回路 |
| JPS62202618A (ja) * | 1986-02-28 | 1987-09-07 | Nec Corp | 温度補償回路 |
-
1988
- 1988-06-16 JP JP63148960A patent/JPH022721A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173926A (ja) * | 1984-02-17 | 1985-09-07 | Matsushita Electric Ind Co Ltd | 温度補正ｐｌｌ回路 |
| JPS62202618A (ja) * | 1986-02-28 | 1987-09-07 | Nec Corp | 温度補償回路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342798B1 (en) | 1999-01-06 | 2002-01-29 | Nec Corporation | PLL circuit used temperature compensated VCO |
| JP2007518351A (ja) * | 2004-01-09 | 2007-07-05 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 周波数および／または位相補償された微細電気機械発振器 |
| US7907027B2 (en) | 2004-01-09 | 2011-03-15 | Robert Bosch Gmbh | Frequency and/or phase compensated microelectromechanical oscillator |
| JP2007531471A (ja) * | 2004-03-30 | 2007-11-01 | クゥアルコム・インコーポレイテッド | 温度安定化された電圧制御発振器 |
| JP2011010343A (ja) * | 2004-03-30 | 2011-01-13 | Qualcomm Inc | 温度安定化された電圧制御発振器 |
| EP1677421A1 (en) * | 2004-12-30 | 2006-07-05 | Lucent Technologies Inc. | Selectively pretuning and updating a phase lock loop |
| JP2011055035A (ja) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | 発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6342798B1 (en) | PLL circuit used temperature compensated VCO | |
| US10992301B1 (en) | Circuit and method for generating temperature-stable clocks using ordinary oscillators | |
| US6791421B2 (en) | Input-switching voltage-controlled oscillator and PLL-controlled oscillator | |
| JPH022721A (ja) | 位相同期発振回路 | |
| KR930018947A (ko) | 2중 루프 pll회로 | |
| JPH04369927A (ja) | Ｐｌｌ発振器 | |
| JPH098551A (ja) | 高安定発振回路 | |
| JPH0856151A (ja) | 電圧制御発振回路 | |
| US5751196A (en) | Circuit arrangement for compensating frequency deviations of a voltage-controlled oscillator, using a second oscillator | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| US7050520B2 (en) | PLL (Phase-Locked Loop) circuit | |
| JPH0353813B2 (ja) | ||
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| KR100273258B1 (ko) | 위상동기루프회로 | |
| JP2568571B2 (ja) | 帯域除去周波数制御装置 | |
| JP2516972Y2 (ja) | 位相同期型発振器 | |
| JPH04290307A (ja) | 位相同期発振回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPS5934198Y2 (ja) | 自動周波数制御回路 | |
| JPS623945Y2 (ja) | ||
| JP2000241524A (ja) | デジタルプロセッシングｐｌｌ | |
| RU1803978C (ru) | Квантовый стандарт частоты | |
| JPH0242817A (ja) | 安定化電圧制御発振器 | |
| JPH02272913A (ja) | Ｐｌｌ回路 | |
| JP2000252820A (ja) | 位相同期回路 |