JPH04369927A - Ｐｌｌ発振器 - Google Patents
Ｐｌｌ発振器Info
- Publication number
- JPH04369927A JPH04369927A JP3147114A JP14711491A JPH04369927A JP H04369927 A JPH04369927 A JP H04369927A JP 3147114 A JP3147114 A JP 3147114A JP 14711491 A JP14711491 A JP 14711491A JP H04369927 A JPH04369927 A JP H04369927A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory
- state
- controlled oscillator
- initial value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ（フェーズ・ロッ
クド・ループ）発振器に係り、特に、携帯電話のような
移動体通信システムに用いられるＰＬＬ発振器に利用し
た有効な技術に関する。
クド・ループ）発振器に係り、特に、携帯電話のような
移動体通信システムに用いられるＰＬＬ発振器に利用し
た有効な技術に関する。
【０００２】
【従来の技術】ＰＬＬ発振器は、無線機の局部発振器等
に利用されている。例えば、携帯電話のように消費電力
の制限が厳しい無線機では、その送信部や受信部を必要
時のみ動作させ、他の時間は動作を停止させて消費電力
を低減する方式を用いることが多い。このような方式を
用いた無線機のＰＬＬ発振器は、電源投入後すみやかに
出力発振周波数が規定中心周波数になることが要求され
る。
に利用されている。例えば、携帯電話のように消費電力
の制限が厳しい無線機では、その送信部や受信部を必要
時のみ動作させ、他の時間は動作を停止させて消費電力
を低減する方式を用いることが多い。このような方式を
用いた無線機のＰＬＬ発振器は、電源投入後すみやかに
出力発振周波数が規定中心周波数になることが要求され
る。
【０００３】従来のＰＬＬ発振器は図６のブロック図に
示すように、制御電圧に応じた周波数の発振信号を出力
する電圧制御発振器と、電圧制御発振器の出力信号と基
準信号との位相差に応じた電圧を出力する位相比較器と
、位相比較器の出力信号の高域成分を除去して電圧制御
発振器を制御するための制御電圧を出力する高域除去手
段（以下、ＬＰＦ）からなり、電圧制御発振器の出力信
号が入力信号に同期するような帰還ループを構成してい
た。
示すように、制御電圧に応じた周波数の発振信号を出力
する電圧制御発振器と、電圧制御発振器の出力信号と基
準信号との位相差に応じた電圧を出力する位相比較器と
、位相比較器の出力信号の高域成分を除去して電圧制御
発振器を制御するための制御電圧を出力する高域除去手
段（以下、ＬＰＦ）からなり、電圧制御発振器の出力信
号が入力信号に同期するような帰還ループを構成してい
た。
【０００４】
【発明が解決しようとする課題】上記従来技術は、ＬＰ
Ｆの通過域を低くする、即ちＬＰＦの時定数を大きく設
定した場合、電源投入時、或いは、同期がはずれてから
入力信号に同期するまでの時間が長くなるという問題が
あった。例えば、ＮＴＡＣＳ方式携帯電話の送信部にお
けるＰＬＬ発振器では、基準信号に５０Ｈｚのデータ信
号を加算した信号がループを伝送するため、帰還ループ
の周波数特性は少なくとも２０Ｈｚ以下にする必要があ
る。 これを実現するＬＰＦの時定数は３０ｓｅｃ 以上と非
常に大きい値になり、電源投入時或いは同期がはずれて
から瞬時に同期することが困難であった。
Ｆの通過域を低くする、即ちＬＰＦの時定数を大きく設
定した場合、電源投入時、或いは、同期がはずれてから
入力信号に同期するまでの時間が長くなるという問題が
あった。例えば、ＮＴＡＣＳ方式携帯電話の送信部にお
けるＰＬＬ発振器では、基準信号に５０Ｈｚのデータ信
号を加算した信号がループを伝送するため、帰還ループ
の周波数特性は少なくとも２０Ｈｚ以下にする必要があ
る。 これを実現するＬＰＦの時定数は３０ｓｅｃ 以上と非
常に大きい値になり、電源投入時或いは同期がはずれて
から瞬時に同期することが困難であった。
【０００５】本発明の目的は、電源投入時或いは同期が
はずれてから入力信号に同期するまでの時間が短かいＰ
ＬＬ発振器を提供することにある。
はずれてから入力信号に同期するまでの時間が短かいＰ
ＬＬ発振器を提供することにある。
【０００６】
【課題を解決するための手段】上記目的は、同期時には
電圧制御発振器の制御電圧をメモリに随時記憶し、非同
期時にはメモリに記憶されている最近の制御電圧を前記
電圧制御発振器の制御端子に印加するにするよう制御す
ることにより達成される。
電圧制御発振器の制御電圧をメモリに随時記憶し、非同
期時にはメモリに記憶されている最近の制御電圧を前記
電圧制御発振器の制御端子に印加するにするよう制御す
ることにより達成される。
【０００７】
【作用】同期時に電圧制御発振器の制御電圧をメモリに
随時記憶し、非同期時にメモリに記憶されている最近の
制御電圧を前記電圧制御発振器の制御端子に印加するに
するよう制御することにより、電源投入時やロックが外
れた時にＰＬＬ発振器は非同期状態から瞬時に引込み可
能状態となり、同期するまでの時間が大幅に短縮できる
。また、メモリに記憶する制御電圧値を随時書き替える
ことにより、経年変化に対しても安定に動作することが
できる。
随時記憶し、非同期時にメモリに記憶されている最近の
制御電圧を前記電圧制御発振器の制御端子に印加するに
するよう制御することにより、電源投入時やロックが外
れた時にＰＬＬ発振器は非同期状態から瞬時に引込み可
能状態となり、同期するまでの時間が大幅に短縮できる
。また、メモリに記憶する制御電圧値を随時書き替える
ことにより、経年変化に対しても安定に動作することが
できる。
【０００８】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
説明する。
【０００９】図１は、本発明の第一の実施例を示すブロ
ック図である。本図は基準信号に同期して発振する本発
明の一実施例としてのＰＬＬ発振器を示しており、１は
基準信号入力端子、２は発振出力端子、３は位相比較器
、４は高域成分除去手段、５は電圧制御発振器、６は電
圧発生手段、７は制御手段、８はメモリ、９はロック検
出器、１３はスイッチである。
ック図である。本図は基準信号に同期して発振する本発
明の一実施例としてのＰＬＬ発振器を示しており、１は
基準信号入力端子、２は発振出力端子、３は位相比較器
、４は高域成分除去手段、５は電圧制御発振器、６は電
圧発生手段、７は制御手段、８はメモリ、９はロック検
出器、１３はスイッチである。
【００１０】図１に示したＰＬＬ発振器の動作について
説明する。電圧制御発振器５は発振信号を発振出力端子
２に出力する。位相比較器３は、基準信号と電圧制御発
振器５の発振信号を入力し、両信号の位相差に応じた制
御電圧を高域成分除去手段４に出力する。高域成分除去
手段４は制御電圧の高域成分を除去し、電圧制御発振器
５の制御端子に出力する。メモリ８は、電圧制御発振器
５を規定中心周波数で発振させる制御電圧の初期値を記
憶している。制御手段７は、ロック検出器９が同期状態
を検出している時、ＰＬＬが閉ループとなるようスイッ
チ１３を制御し、メモリ８に記憶している初期値と電圧
制御発振器５の制御電圧との差を補正値としてメモリ８
に随時記憶するよう制御する。ロック検出器９が非同期
状態を検出した時はＰＬＬが開ループとなるようスイッ
チ１３を制御し、メモリ８に記憶されている初期値と補
正値とを加算し電圧制御発振器５の制御端子に印加する
ように制御する。メモリ８に記憶した電圧を印加された
電圧制御発振器５は同期周波数の極近傍で発振し、ＰＬ
Ｌ発振器は瞬時に引込み可能状態となる。ＰＬＬ発振器
が引込み可能になった時、ロック検出器９は同期状態を
検出し、再び、ＰＬＬが閉ループとなるようスイッチ１
３を制御し、メモリ８への補正値記憶を行う。なお、メ
モリ８に補正値を記憶する周期及びタイミングは任意で
ある。また、メモリ８に記憶した電圧を発生する手段と
してＤ／Ａコンバータを用いても良い。このとき、電圧
制御発振器５の制御電圧の精度は１６ビット程度必要で
あるが、上位８ビットを初期値、下位８ビットを補正値
として記憶することにより、精度の低いＤ／Ａコンバー
タを用いることができる。
説明する。電圧制御発振器５は発振信号を発振出力端子
２に出力する。位相比較器３は、基準信号と電圧制御発
振器５の発振信号を入力し、両信号の位相差に応じた制
御電圧を高域成分除去手段４に出力する。高域成分除去
手段４は制御電圧の高域成分を除去し、電圧制御発振器
５の制御端子に出力する。メモリ８は、電圧制御発振器
５を規定中心周波数で発振させる制御電圧の初期値を記
憶している。制御手段７は、ロック検出器９が同期状態
を検出している時、ＰＬＬが閉ループとなるようスイッ
チ１３を制御し、メモリ８に記憶している初期値と電圧
制御発振器５の制御電圧との差を補正値としてメモリ８
に随時記憶するよう制御する。ロック検出器９が非同期
状態を検出した時はＰＬＬが開ループとなるようスイッ
チ１３を制御し、メモリ８に記憶されている初期値と補
正値とを加算し電圧制御発振器５の制御端子に印加する
ように制御する。メモリ８に記憶した電圧を印加された
電圧制御発振器５は同期周波数の極近傍で発振し、ＰＬ
Ｌ発振器は瞬時に引込み可能状態となる。ＰＬＬ発振器
が引込み可能になった時、ロック検出器９は同期状態を
検出し、再び、ＰＬＬが閉ループとなるようスイッチ１
３を制御し、メモリ８への補正値記憶を行う。なお、メ
モリ８に補正値を記憶する周期及びタイミングは任意で
ある。また、メモリ８に記憶した電圧を発生する手段と
してＤ／Ａコンバータを用いても良い。このとき、電圧
制御発振器５の制御電圧の精度は１６ビット程度必要で
あるが、上位８ビットを初期値、下位８ビットを補正値
として記憶することにより、精度の低いＤ／Ａコンバー
タを用いることができる。
【００１１】図１４に本発明ＰＬＬ発振器及び従来ＰＬ
Ｌ発振器の電源投入時における過渡応答特性の一例を示
す。本図において、縦軸は電圧制御発振器５の制御電圧
Ｖ、横軸は電源投入からの経過時間Ｔである。本図より
、本発明ＰＬＬ発振器が同期するまでの時間ｔ１が、従
来ＰＬＬ発振器のそれｔ２と比較して非常に短縮されて
いることがわかる。
Ｌ発振器の電源投入時における過渡応答特性の一例を示
す。本図において、縦軸は電圧制御発振器５の制御電圧
Ｖ、横軸は電源投入からの経過時間Ｔである。本図より
、本発明ＰＬＬ発振器が同期するまでの時間ｔ１が、従
来ＰＬＬ発振器のそれｔ２と比較して非常に短縮されて
いることがわかる。
【００１２】本実施例によれば、メモリ８に電圧制御発
振器５の制御電圧の初期値を記憶し、同期時にメモリ８
に記憶した初期値と電圧制御発振器５の制御電圧との差
を補正値としてメモリ８に随時記憶し、非同期時にメモ
リ８に記憶されている初期値と補正値とを加算し電圧制
御発振器５の制御端子に印加することにより、ＰＬＬ発
振器は瞬時に引込み可能状態となり、同期するまでの時
間が大幅に短縮できる。さらに、補正値を随時更新する
ことにより、経年変化に対しても安定な動作が得られる
。
振器５の制御電圧の初期値を記憶し、同期時にメモリ８
に記憶した初期値と電圧制御発振器５の制御電圧との差
を補正値としてメモリ８に随時記憶し、非同期時にメモ
リ８に記憶されている初期値と補正値とを加算し電圧制
御発振器５の制御端子に印加することにより、ＰＬＬ発
振器は瞬時に引込み可能状態となり、同期するまでの時
間が大幅に短縮できる。さらに、補正値を随時更新する
ことにより、経年変化に対しても安定な動作が得られる
。
【００１３】図２は、本発明の第二の実施例を示すブロ
ック図である。本実施例は第一の実施例において、少な
くとも周囲温度を検出する環境状態検出器１４を備えた
ものである。以下、図２に示したＰＬＬ発振器の動作に
ついて説明する。メモリ８は、電圧制御発振器５を規定
中心周波数で発振せしめる制御電圧の初期値を境環状態
に対応した配列として記憶している。制御手段７は、ロ
ック検出器９が同期状態を検出している時、ＰＬＬが閉
ループとなるようスイッチ１３を制御し、環境状態検出
器１４より検出した環境状態に対応する初期値と電圧制
御発振器５の制御電圧の差を補正値としてメモリ８に随
時記憶するよう制御する。ロック検出器９が非同期状態
を検出した時はＰＬＬが開ループとなるようスイッチ１
３を制御し、環境状態検出器１４より検出した環境状態
に対応する初期値と補正値とを加算し電圧制御発振器５
の制御端子に印加するように制御する。ここで、メモリ
８に記憶する方法は、例えば−２０から＋８０℃まで１
０℃刻みの温度範囲に対応したアドレスを割当て、各温
度範囲における制御電圧を対応するアドレスに記憶する
という方法でも良い。メモリ８に記憶した電圧を印加さ
れた電圧制御発振器５は同期周波数の極近傍で発振し、
ＰＬＬ発振器は瞬時に引込み可能状態となる。ＰＬＬ発
振器が引込み可能になった時、ロック検出器９は同期状
態を検出し、再び、ＰＬＬが閉ループとなるようスイッ
チ１３を制御し、メモリ８への補正値記憶を行う。
ック図である。本実施例は第一の実施例において、少な
くとも周囲温度を検出する環境状態検出器１４を備えた
ものである。以下、図２に示したＰＬＬ発振器の動作に
ついて説明する。メモリ８は、電圧制御発振器５を規定
中心周波数で発振せしめる制御電圧の初期値を境環状態
に対応した配列として記憶している。制御手段７は、ロ
ック検出器９が同期状態を検出している時、ＰＬＬが閉
ループとなるようスイッチ１３を制御し、環境状態検出
器１４より検出した環境状態に対応する初期値と電圧制
御発振器５の制御電圧の差を補正値としてメモリ８に随
時記憶するよう制御する。ロック検出器９が非同期状態
を検出した時はＰＬＬが開ループとなるようスイッチ１
３を制御し、環境状態検出器１４より検出した環境状態
に対応する初期値と補正値とを加算し電圧制御発振器５
の制御端子に印加するように制御する。ここで、メモリ
８に記憶する方法は、例えば−２０から＋８０℃まで１
０℃刻みの温度範囲に対応したアドレスを割当て、各温
度範囲における制御電圧を対応するアドレスに記憶する
という方法でも良い。メモリ８に記憶した電圧を印加さ
れた電圧制御発振器５は同期周波数の極近傍で発振し、
ＰＬＬ発振器は瞬時に引込み可能状態となる。ＰＬＬ発
振器が引込み可能になった時、ロック検出器９は同期状
態を検出し、再び、ＰＬＬが閉ループとなるようスイッ
チ１３を制御し、メモリ８への補正値記憶を行う。
【００１４】本実施例によれば、メモリ８に電圧制御発
振器５を規定中心周波数で発振させる制御電圧の初期値
を境環状態に対応した配列として記憶し、同期時にメモ
リ８に記憶した初期値と電圧制御発振器５の制御電圧と
の差を補正値としてメモリ８に、随時、記憶し、非同期
時にメモリ８に記憶されている初期値と補正値とを加算
し電圧制御発振器５の制御端子に印加することにより、
ＰＬＬ発振器は瞬時に引込み可能状態となり、同期する
までの時間が大幅に短縮できる。さらに、環境状態に対
応した補正値を選択することにより温度変化に対しても
安定な動作が得られる。
振器５を規定中心周波数で発振させる制御電圧の初期値
を境環状態に対応した配列として記憶し、同期時にメモ
リ８に記憶した初期値と電圧制御発振器５の制御電圧と
の差を補正値としてメモリ８に、随時、記憶し、非同期
時にメモリ８に記憶されている初期値と補正値とを加算
し電圧制御発振器５の制御端子に印加することにより、
ＰＬＬ発振器は瞬時に引込み可能状態となり、同期する
までの時間が大幅に短縮できる。さらに、環境状態に対
応した補正値を選択することにより温度変化に対しても
安定な動作が得られる。
【００１５】図３は、本発明の第三の実施例を示すブロ
ック図である。以下、図３に示したＰＬＬ発振器の動作
について説明する。メモリ８は、電圧制御発振器５を規
定中心周波数で発振させる制御電圧の初期値を記憶して
いる。この初期値は、例えば、出荷時の調整で電圧制御
発振器の出力を規定中心周波数にする制御電圧を測定し
、これをメモリ８に記憶するといった方法がある。制御
手段７は、ロック検出器９が同期状態を検出している時
、ＰＬＬが閉ループとなるようスイッチ１３を制御し、
ロック検出器９が非同期状態を検出した時はＰＬＬが開
ループとなるようスイッチ１３を制御し、メモリ８に記
憶されている初期値を電圧制御発振器５の制御端子に印
加するように制御する。メモリ８に記憶した電圧を印加
された電圧制御発振器５は同期周波数の極近傍で発振し
、ＰＬＬ発振器は瞬時に引込み可能状態となる。ＰＬＬ
発振器が引込み可能になった時、ロック検出器９は同期
状態を検出し、再び、ＰＬＬが閉ループとなるようスイ
ッチ１３を制御する。
ック図である。以下、図３に示したＰＬＬ発振器の動作
について説明する。メモリ８は、電圧制御発振器５を規
定中心周波数で発振させる制御電圧の初期値を記憶して
いる。この初期値は、例えば、出荷時の調整で電圧制御
発振器の出力を規定中心周波数にする制御電圧を測定し
、これをメモリ８に記憶するといった方法がある。制御
手段７は、ロック検出器９が同期状態を検出している時
、ＰＬＬが閉ループとなるようスイッチ１３を制御し、
ロック検出器９が非同期状態を検出した時はＰＬＬが開
ループとなるようスイッチ１３を制御し、メモリ８に記
憶されている初期値を電圧制御発振器５の制御端子に印
加するように制御する。メモリ８に記憶した電圧を印加
された電圧制御発振器５は同期周波数の極近傍で発振し
、ＰＬＬ発振器は瞬時に引込み可能状態となる。ＰＬＬ
発振器が引込み可能になった時、ロック検出器９は同期
状態を検出し、再び、ＰＬＬが閉ループとなるようスイ
ッチ１３を制御する。
【００１６】本実施例によれば、メモリ８に電圧制御発
振器５の制御電圧の初期値を記憶し、非同期時にメモリ
８に記憶されている初期値を電圧制御発振器５の制御端
子に印加することにより、ＰＬＬ発振器は瞬時に引込み
可能状態となり、同期するまでの時間が大幅に短縮でき
る。
振器５の制御電圧の初期値を記憶し、非同期時にメモリ
８に記憶されている初期値を電圧制御発振器５の制御端
子に印加することにより、ＰＬＬ発振器は瞬時に引込み
可能状態となり、同期するまでの時間が大幅に短縮でき
る。
【００１７】図４は、本発明の第四の実施例を示すブロ
ック図である。本実施例は、少なくとも周囲温度を検出
する環境状態検出器１４を備えたものである。以下、図
４に示したＰＬＬ発振器の動作について説明する。メモ
リ８は、電圧制御発振器５を規定中心周波数で発振せし
める制御電圧の初期値を境環状態に対応した配列として
記憶している。制御手段７は、ロック検出器９が同期状
態を検出している時、ＰＬＬが閉ループとなるようスイ
ッチ１３を制御し、ロック検出器９が非同期状態を検出
した時はＰＬＬが開ループとなるようスイッチ１３を制
御し、環境状態検出器１４より検出した環境状態に対応
する初期値を電圧制御発振器５の制御端子に印加するよ
うに制御する。ここで、メモリ８に記憶する方法は、例
えば−２０から＋８０℃まで１０℃刻みの温度範囲に対
応したアドレスを割当て、各温度範囲における制御電圧
を対応するアドレスに記憶するという方法でも良い。メ
モリ８に記憶した電圧を印加された電圧制御発振器５は
同期周波数の極近傍で発振し、ＰＬＬ発振器は瞬時に引
込み可能状態となる。ＰＬＬ発振器が引込み可能になっ
た時、ロック検出器９は同期状態を検出し、再びＰＬＬ
が閉ループとなるようスイッチ１３を制御する。
ック図である。本実施例は、少なくとも周囲温度を検出
する環境状態検出器１４を備えたものである。以下、図
４に示したＰＬＬ発振器の動作について説明する。メモ
リ８は、電圧制御発振器５を規定中心周波数で発振せし
める制御電圧の初期値を境環状態に対応した配列として
記憶している。制御手段７は、ロック検出器９が同期状
態を検出している時、ＰＬＬが閉ループとなるようスイ
ッチ１３を制御し、ロック検出器９が非同期状態を検出
した時はＰＬＬが開ループとなるようスイッチ１３を制
御し、環境状態検出器１４より検出した環境状態に対応
する初期値を電圧制御発振器５の制御端子に印加するよ
うに制御する。ここで、メモリ８に記憶する方法は、例
えば−２０から＋８０℃まで１０℃刻みの温度範囲に対
応したアドレスを割当て、各温度範囲における制御電圧
を対応するアドレスに記憶するという方法でも良い。メ
モリ８に記憶した電圧を印加された電圧制御発振器５は
同期周波数の極近傍で発振し、ＰＬＬ発振器は瞬時に引
込み可能状態となる。ＰＬＬ発振器が引込み可能になっ
た時、ロック検出器９は同期状態を検出し、再びＰＬＬ
が閉ループとなるようスイッチ１３を制御する。
【００１８】本実施例によれば、メモリ８に電圧制御発
振器５を規定中心周波数で発振せしめる制御電圧の初期
値を境環状態に対応した配列として記憶し、非同期時に
メモリ８に記憶されている初期値を電圧制御発振器５の
制御端子に印加することにより、ＰＬＬ発振器は瞬時に
引込み可能状態となり、同期するまでの時間が大幅に短
縮できる。さらに、環境状態に対応した制御電圧の初期
値を選択することにより温度変化に対しても安定な動作
が得られる。
振器５を規定中心周波数で発振せしめる制御電圧の初期
値を境環状態に対応した配列として記憶し、非同期時に
メモリ８に記憶されている初期値を電圧制御発振器５の
制御端子に印加することにより、ＰＬＬ発振器は瞬時に
引込み可能状態となり、同期するまでの時間が大幅に短
縮できる。さらに、環境状態に対応した制御電圧の初期
値を選択することにより温度変化に対しても安定な動作
が得られる。
【００１９】図５は、本発明の第五の実施例を示すブロ
ック図である。以下、図４に示したＰＬＬ発振器の動作
について説明する。高域成分除去手段４は、抵抗１０と
１１及びコンデンサ１２からなるラグリードフィルタで
ある。メモリ８は、電圧制御発振器５が規定中心周波数
で発振するときのコンデンサ１２の充電電圧の初期値を
記憶している。制御手段７は、ロック検出器９が同期状
態を検出している時、ＰＬＬが閉ループとなるようスイ
ッチ１３を制御し、メモリ８に記憶している初期値とコ
ンデンサ１２の充電電圧との差を補正値としてメモリ８
に随時記憶するように制御する。ロック検出器９が非同
期状態を検出した時はＰＬＬが開ループとなるようスイ
ッチ１３を制御し、メモリ８に記憶されている初期値と
補正値とを加算しコンデンサ１２に充電するように制御
する。メモリ８に記憶した電圧を印加されたコンデンサ
１２は瞬時に充電される。一般に、抵抗１０はループ安
定化のため高抵抗を選ぶので、電圧制御発振器５の制御
端子にはコンデンサ１２の充電電圧がほぼそのまま印加
される。その結果電圧制御発振器５は同期周波数の極近
傍で発振し、ＰＬＬ発振器は瞬時に引込み可能状態とな
る。ＰＬＬ発振器が引込み可能になった時、ロック検出
器９は同期状態を検出し、再びＰＬＬが閉ループとなる
ようスイッチ１３を制御し、メモリ８への補正値記憶を
行う。
ック図である。以下、図４に示したＰＬＬ発振器の動作
について説明する。高域成分除去手段４は、抵抗１０と
１１及びコンデンサ１２からなるラグリードフィルタで
ある。メモリ８は、電圧制御発振器５が規定中心周波数
で発振するときのコンデンサ１２の充電電圧の初期値を
記憶している。制御手段７は、ロック検出器９が同期状
態を検出している時、ＰＬＬが閉ループとなるようスイ
ッチ１３を制御し、メモリ８に記憶している初期値とコ
ンデンサ１２の充電電圧との差を補正値としてメモリ８
に随時記憶するように制御する。ロック検出器９が非同
期状態を検出した時はＰＬＬが開ループとなるようスイ
ッチ１３を制御し、メモリ８に記憶されている初期値と
補正値とを加算しコンデンサ１２に充電するように制御
する。メモリ８に記憶した電圧を印加されたコンデンサ
１２は瞬時に充電される。一般に、抵抗１０はループ安
定化のため高抵抗を選ぶので、電圧制御発振器５の制御
端子にはコンデンサ１２の充電電圧がほぼそのまま印加
される。その結果電圧制御発振器５は同期周波数の極近
傍で発振し、ＰＬＬ発振器は瞬時に引込み可能状態とな
る。ＰＬＬ発振器が引込み可能になった時、ロック検出
器９は同期状態を検出し、再びＰＬＬが閉ループとなる
ようスイッチ１３を制御し、メモリ８への補正値記憶を
行う。
【００２０】本実施例によれば、電圧制御発振器５が規
定中心周波数で発振するときのコンデンサ１２の充電電
圧の初期値をメモリ８に記憶し、同期時にメモリ８に記
憶した初期値とコンデンサ１２の充電電圧との差を補正
値としてメモリ８に随時記憶し、非同期時にメモリ８に
記憶されている初期値と補正値とを加算しコンデンサ１
２に充電することにより、ＰＬＬ発振器は瞬時に引込み
可能状態となり、同期するまでの時間が大幅に短縮でき
る。さらに、補正値を随時更新することにより、経年変
化に対しても安定な動作が得られる。
定中心周波数で発振するときのコンデンサ１２の充電電
圧の初期値をメモリ８に記憶し、同期時にメモリ８に記
憶した初期値とコンデンサ１２の充電電圧との差を補正
値としてメモリ８に随時記憶し、非同期時にメモリ８に
記憶されている初期値と補正値とを加算しコンデンサ１
２に充電することにより、ＰＬＬ発振器は瞬時に引込み
可能状態となり、同期するまでの時間が大幅に短縮でき
る。さらに、補正値を随時更新することにより、経年変
化に対しても安定な動作が得られる。
【００２１】
【発明の効果】本発明によれば、電源投入時或は同期が
はずれた時に電圧制御発振器の制御電圧を規定中心周波
数にする電圧とすることによりＰＬＬ発振器は非同期状
態から瞬時に引込み可能状態となり、同期するまでの時
間が大幅に短縮できる。また、メモリに記憶する電圧値
を随時書き替えることにより、経年変化に対しても安定
に動作することができる。さらに、環境状態検出器を設
け、温度等の周囲環境の変化に対応した補正をすること
により、環境変化に対しても安定に動作させることがで
きる。
はずれた時に電圧制御発振器の制御電圧を規定中心周波
数にする電圧とすることによりＰＬＬ発振器は非同期状
態から瞬時に引込み可能状態となり、同期するまでの時
間が大幅に短縮できる。また、メモリに記憶する電圧値
を随時書き替えることにより、経年変化に対しても安定
に動作することができる。さらに、環境状態検出器を設
け、温度等の周囲環境の変化に対応した補正をすること
により、環境変化に対しても安定に動作させることがで
きる。
【図１】本発明の第一の実施例を示すブロック図、
【図
２】本発明の第二の実施例を示すブロック図、
２】本発明の第二の実施例を示すブロック図、
【図３】
本発明の第三の実施例を示すブロック図、
本発明の第三の実施例を示すブロック図、
【図４】本発
明の第四の実施例を示すブロック図、
明の第四の実施例を示すブロック図、
【図５】本発明の
第五の実施例を示すブロック図、
第五の実施例を示すブロック図、
【図６】従来のＰＬＬ
発振器の構成を示すブロック図、
発振器の構成を示すブロック図、
【図７】本発明ＰＬＬ
発振器及び従来のＰＬＬ発振器の電源投入時における過
渡応答特性の一例を示すグラフ。
発振器及び従来のＰＬＬ発振器の電源投入時における過
渡応答特性の一例を示すグラフ。
１…入力端子、
２…出力端子、
３…位相比較器、
４…高域成分除去手段、
５…電圧制御発振器、
７…制御手段、
８…メモリ、
９…ロック検出器、
１３…スイッチ、
１５…減算器、
１６…加算器。
Claims (9)
- 【請求項１】制御電圧に応じた周波数の発振信号を出力
する電圧制御発振器と、前記電圧制御発振器の出力信号
と基準信号との位相差に応じた電圧を出力する位相比較
器と、前記位相比較器の出力信号の高域成分を除去して
前記電圧制御発振器の制御電圧を出力する高域成分除去
手段を設けたＰＬＬ発振器において、制御手段と、メモ
リと、前記ＰＬＬ発振器が非同期状態か同期状態かを判
別しその状態に応じた信号を出力するロック検出器を設
け、前記メモリは、前記電圧制御発振器を規定中心周波
数で発振させる制御電圧の初期値を記憶し、前記制御手
段は、前記ロック検出器が同期状態を検出している時、
前記メモリに記憶している初期値と前記電圧制御発振器
の制御電圧との差を補正値として前記メモリに随時記憶
するようにし、前記ロック検出器が非同期状態を検出し
た時、前記メモリに記憶されている初期値と補正値とを
加算し前記電圧制御発振器の制御端子に印加するように
制御することを特徴とするＰＬＬ発振器。 - 【請求項２】請求項１において、少なくとも周囲温度を
検出する環境状態検出器を設け、前記メモリは、前記電
圧制御発振器を規定中心周波数で発振させる制御電圧の
初期値を境環状態に対応した配列として記憶し、前記制
御手段は、前記ロック検出器が同期状態を検出している
時、前記環境状態検出器より環境状態を検出し、前記環
境状態に対応する初期値と前記電圧制御発振器の制御電
圧の差を補正値として前記メモリに随時記憶するように
し、前記ロック検出器が非同期状態を検出した時、前記
環境状態検出器より環境状態を検出し、該環境状態に対
応する初期値と補正値とを加算し前記電圧制御発振器の
制御端子に印加するように制御するＰＬＬ発振器。 - 【請求項３】制御電圧に応じた周波数の発振信号を出力
する電圧制御発振器と、前記電圧制御発振器の出力信号
と基準信号との位相差に応じた電圧を出力する位相比較
器と、前記位相比較器の出力信号の高域成分を除去して
前記電圧制御発振器の制御電圧を出力する高域成分除去
手段を設けたＰＬＬ発振器において、制御手段と、メモ
リと、ＰＬＬ発振器が非同期状態か同期状態かを判別し
その状態に応じた信号を出力するロック検出器を設け、
前記メモリは、前記電圧制御発振器を規定中心周波数で
発振せしめる制御電圧の初期値を記憶し、前記制御手段
は、前記ロック検出器が非同期状態を検出した時、前記
メモリに記憶されている初期値を前記電圧制御発振器の
制御端子に印加するように制御することを特徴とするＰ
ＬＬ発振器。 - 【請求項４】請求項３において、周囲温度を検出する環
境状態検出器を設け、前記メモリは、前記電圧制御発振
器を規定中心周波数で発振せしめる制御電圧の初期値を
境環状態に対応した配列として記憶し、前記制御手段は
、前記ロック検出器が非同期状態を検出した時、前記環
境状態検出器より環境状態を検出し、環境状態に対応す
る初期値を前記電圧制御発振器の制御端子に印加するよ
うに制御するＰＬＬ発振器。 - 【請求項５】請求項１に記載のＰＬＬ発振器において、
前記高域成分除去手段が、コンデンサを設けたフィルタ
で、前記メモリは、前記電圧制御発振器が規定中心周波
数で発振するときの前記コンデンサの充電電圧の初期値
を記憶し、前記制御手段は、前記ロック検出器が同期状
態を検出している時、前記メモリに記憶している初期値
と前記コンデンサに充電されている電圧との差を補正値
として前記メモリに随時記憶するようにし、前記ロック
検出器が非同期状態を検出した時、前記メモリに記憶さ
れている初期値と補正値とを加算し前記コンデンサに充
電するように制御するＰＬＬ発振器。 - 【請求項６】請求項２において、前記高域成分除去手段
が、コンデンサを含むフィルタで、前記メモリは、前記
電圧制御発振器を規定中心周波数で発振させる制御電圧
の初期値を境環状態に対応した配列として記憶し、前記
制御手段は、前記ロック検出器が同期状態を検出してい
る時、前記環境状態検出器より環境状態を検出し、該環
境状態に対応する初期値と前記コンデンサの充電電圧の
差を補正値として前記メモリに随時記憶するようにし、
前記ロック検出器が非同期状態を検出した時、前記環境
状態検出器より環境状態を検出し、環境状態に対応する
初期値と補正値とを加算し前記コンデンサに充電するよ
うに制御するＰＬＬ発振器。 - 【請求項７】請求項２において、前記高域成分除去手段
が、コンデンサを含むフィルタで、前記メモリは、前記
電圧制御発振器が規定中心周波数で発振するときの前記
コンデンサの充電電圧の初期値を記憶し、前記制御手段
は、前記ロック検出器が非同期状態を検出した時、前記
メモリに記憶されている初期値を前記コンデンサに充電
するＰＬＬ発振器。 - 【請求項８】請求項２において、前記高域成分除去手段
が、コンデンサを含むフィルタで、前記メモリは、前記
電圧制御発振器が規定中心周波数で発振するときの前記
コンデンサの充電電圧の初期値を境環状態に対応した配
列として記憶し、前記制御手段は、前記ロック検出器が
非同期状態を検出した時、前記環境状態検出器より環境
状態を検出し、環境状態に対応する初期値を前記コンデ
ンサに充電するように制御するＰＬＬ発振器。 - 【請求項９】請求項１、２、３、４、５、６、７または
８に記載の前記ＰＬＬ発振器を用いた移動体通信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147114A JPH04369927A (ja) | 1991-06-19 | 1991-06-19 | Ｐｌｌ発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147114A JPH04369927A (ja) | 1991-06-19 | 1991-06-19 | Ｐｌｌ発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369927A true JPH04369927A (ja) | 1992-12-22 |
Family
ID=15422848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3147114A Pending JPH04369927A (ja) | 1991-06-19 | 1991-06-19 | Ｐｌｌ発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369927A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204863A (ja) * | 1993-01-06 | 1994-07-22 | Sony Corp | Ｐｌｌ回路 |
| JPH06338784A (ja) * | 1993-05-28 | 1994-12-06 | Kenwood Corp | 位相同期回路 |
| JPH0730601A (ja) * | 1993-06-24 | 1995-01-31 | Canon Inc | データ受信装置 |
| JPH098653A (ja) * | 1995-06-16 | 1997-01-10 | Sony Corp | 位相検出装置および方法 |
| WO1999005792A1 (fr) * | 1997-07-24 | 1999-02-04 | Mitsubishi Denki Kabushiki Kaisha | Synthetiseur de frequence a boucle a phase asservie et methode permettant d"agir sur celui-ci |
| WO2002073807A1 (fr) * | 2001-03-09 | 2002-09-19 | Nec Corporation | Generateur de signal d'horloge de reference |
| WO2006053417A1 (en) * | 2004-11-18 | 2006-05-26 | Research In Motion Limited | Method and apparatus for precise open loop tuning of reference frequency within a wireless device |
| WO2008078452A1 (ja) * | 2006-12-26 | 2008-07-03 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
| WO2009081516A1 (ja) * | 2007-12-25 | 2009-07-02 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
| JP2009232112A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Ltd | 情報処理装置およびタイミング同期方法 |
| JP2011024274A (ja) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
-
1991
- 1991-06-19 JP JP3147114A patent/JPH04369927A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204863A (ja) * | 1993-01-06 | 1994-07-22 | Sony Corp | Ｐｌｌ回路 |
| JPH06338784A (ja) * | 1993-05-28 | 1994-12-06 | Kenwood Corp | 位相同期回路 |
| JPH0730601A (ja) * | 1993-06-24 | 1995-01-31 | Canon Inc | データ受信装置 |
| JPH098653A (ja) * | 1995-06-16 | 1997-01-10 | Sony Corp | 位相検出装置および方法 |
| WO1999005792A1 (fr) * | 1997-07-24 | 1999-02-04 | Mitsubishi Denki Kabushiki Kaisha | Synthetiseur de frequence a boucle a phase asservie et methode permettant d"agir sur celui-ci |
| WO2002073807A1 (fr) * | 2001-03-09 | 2002-09-19 | Nec Corporation | Generateur de signal d'horloge de reference |
| US7508888B2 (en) | 2004-11-18 | 2009-03-24 | Research In Motion Limited | Method and apparatus for precise open loop tuning of reference frequency within a wireless device |
| WO2006053417A1 (en) * | 2004-11-18 | 2006-05-26 | Research In Motion Limited | Method and apparatus for precise open loop tuning of reference frequency within a wireless device |
| US8295403B2 (en) | 2004-11-18 | 2012-10-23 | Research In Motion Limited | Method and apparatus for precise open loop tuning of reference frequency within a wireless device |
| US8477878B2 (en) | 2004-11-18 | 2013-07-02 | Research In Motion Limited | Method and apparatus for precise open loop tuning of reference frequency within a wireless device |
| WO2008078452A1 (ja) * | 2006-12-26 | 2008-07-03 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
| WO2009081516A1 (ja) * | 2007-12-25 | 2009-07-02 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
| JP2009159013A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
| US7884657B2 (en) | 2007-12-25 | 2011-02-08 | Nihon Dempa Kogyo Co., Ltd | Oscillation frequency control circuit |
| JP2009232112A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Ltd | 情報処理装置およびタイミング同期方法 |
| JP2011024274A (ja) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581398B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| CN112242842B (zh) | 包括子采样电路的锁相环（pll）电路和时钟发生器 | |
| JPS61258529A (ja) | 周波数シンセサイザ | |
| US7742554B2 (en) | PLL device with leakage current compensation unit | |
| JPH04369927A (ja) | Ｐｌｌ発振器 | |
| WO1999005792A1 (fr) | Synthetiseur de frequence a boucle a phase asservie et methode permettant d"agir sur celui-ci | |
| US6249160B1 (en) | Clock reproduction and identification apparatus | |
| JP2616701B2 (ja) | クロック従属同期装置の高速引込み制御回路 | |
| JPH10501108A (ja) | 位相固定ループを制御する方法および位相固定ループ | |
| JP3196409B2 (ja) | Ｐｌｌ回路 | |
| JP2885662B2 (ja) | Ｐｌｌ回路 | |
| JPH0856151A (ja) | 電圧制御発振回路 | |
| JP3229664B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| EP1093227A1 (en) | Digital phase-locked loop circuit | |
| JP2004172686A (ja) | 基準信号発生器 | |
| JPH07131246A (ja) | 圧電発振器とその周波数調整方法 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JP2877855B2 (ja) | Ｐｌｌ回路 | |
| JPH0267822A (ja) | 周波数シンセサイザ | |
| JP3254334B2 (ja) | 周波数シンセサイザ | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP3473413B2 (ja) | 位相同期回路 | |
| JP2000241524A (ja) | デジタルプロセッシングｐｌｌ | |
| JPS5944813B2 (ja) | 位相同期回路 | |
| JPH02272913A (ja) | Ｐｌｌ回路 |