JPH02272663A - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JPH02272663A JPH02272663A JP9486789A JP9486789A JPH02272663A JP H02272663 A JPH02272663 A JP H02272663A JP 9486789 A JP9486789 A JP 9486789A JP 9486789 A JP9486789 A JP 9486789A JP H02272663 A JPH02272663 A JP H02272663A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- transfer
- peripheral
- peripheral control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 34
- 238000004891 communication Methods 0.000 claims description 2
- 238000011156 evaluation Methods 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の周辺装置を制御する周辺制御装置に関
し、特に、データ転送遅延回路を内蔵しファームウェア
（以下ＦＷと略記する）で遅延時間を制御できる装置に
関するものである。
し、特に、データ転送遅延回路を内蔵しファームウェア
（以下ＦＷと略記する）で遅延時間を制御できる装置に
関するものである。
従来の技術
従来装置では周辺装置に高負荷がかかり、その結果とし
て転送速度が遅れるということはあるが、データ転送遅
延回路を内蔵した制御装置は知られていなかった。その
為に、データオーバラン等を故意に発生させる為には周
辺装置に高負荷をかけるか、ＦＶＪでデータ転送を遅ら
すルーチンを作り、評価を行っていた。
て転送速度が遅れるということはあるが、データ転送遅
延回路を内蔵した制御装置は知られていなかった。その
為に、データオーバラン等を故意に発生させる為には周
辺装置に高負荷をかけるか、ＦＶＪでデータ転送を遅ら
すルーチンを作り、評価を行っていた。
発明が解決しようとする課題
上述した従来の周辺制御装置では、データオーバラン等
を故意に発生させる為には周辺装置に高負荷をかけるか
、ＦＷでデータ転送を遅らすルーチンを作るかしか方法
がなかった。従って、データオーバラン等の評価を行う
のは容易ではなかった。
を故意に発生させる為には周辺装置に高負荷をかけるか
、ＦＷでデータ転送を遅らすルーチンを作るかしか方法
がなかった。従って、データオーバラン等の評価を行う
のは容易ではなかった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、データオーバラン等の評価を効率良く行うこ
とを可能とした新規な周辺制御装置を提供することにあ
る。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、データオーバラン等の評価を効率良く行うこ
とを可能とした新規な周辺制御装置を提供することにあ
る。
課穎を解決するための手段
上記目的を達成する為に、本発明に係るデータ転送遅延
回路内蔵の周辺制御装置は、中央処理装置と複数個の周
辺装置を制御する為の周辺制御装置と前記装置間の情報
を転送する為の通信バスを有するデータ処理システムに
おける入出力動作の指令を行う為の信号またはコマンド
の処理と周辺装置の動作及びデータ転送の処理を行う論
理的に複数のチャネルを有する周辺制御装置において、
中央処理装置と周辺制御装置と周辺装置との間のデータ
転送を制御するデータ転送制御部と、周辺制御部内の制
御を行う為のマイクロ１０グラム制御部と、このマイク
ロプログラム制御部から値を設定することによりデータ
転送速度を変化することのできる転送遅延カウンタとを
備えて構成され、上記転送遅延カウンタにＦＷがセット
した値に比例した時間経過後にデータ転送が行われるよ
うにデータ転送遅延時間をセットすることによって、カ
ウンタにＦｉｌｌよりイ直をセットするだけでデータオ
ーバラン等の評価を容易に行うことが可能となる。
回路内蔵の周辺制御装置は、中央処理装置と複数個の周
辺装置を制御する為の周辺制御装置と前記装置間の情報
を転送する為の通信バスを有するデータ処理システムに
おける入出力動作の指令を行う為の信号またはコマンド
の処理と周辺装置の動作及びデータ転送の処理を行う論
理的に複数のチャネルを有する周辺制御装置において、
中央処理装置と周辺制御装置と周辺装置との間のデータ
転送を制御するデータ転送制御部と、周辺制御部内の制
御を行う為のマイクロ１０グラム制御部と、このマイク
ロプログラム制御部から値を設定することによりデータ
転送速度を変化することのできる転送遅延カウンタとを
備えて構成され、上記転送遅延カウンタにＦＷがセット
した値に比例した時間経過後にデータ転送が行われるよ
うにデータ転送遅延時間をセットすることによって、カ
ウンタにＦｉｌｌよりイ直をセットするだけでデータオ
ーバラン等の評価を容易に行うことが可能となる。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
第１図において、本発明に係る周辺制御装置１１は、デ
ータ転送回路１２、マイクロプログラム制御回路１３、
データ転送遅延時間をセットするカウンタ１４から構成
されている。
ータ転送回路１２、マイクロプログラム制御回路１３、
データ転送遅延時間をセットするカウンタ１４から構成
されている。
マイクロプログラム制御回路１３は、中央処理装置（図
示せず）から線１５を通して周辺装置（図示せず）への
データの書き込み、読み出し指示を受は取ると、線１６
を通してデータ転送回路１２にデータ長と転送アドレス
転送方向をセットし、線１８を通してデータ転送遅延カ
ウンタ１４に遅延時間をセットする。データ転送遅延カ
ウンタ１４はセットされたカウンタ数が尽きると線１７
を通してデータ転送回路１２に信号を送る。データ転送
回路１２は、データ転送遅延カウンタ１４からの信号を
受は取ると、すでにセットされているデータ長と転送ア
ドレス、転送方向を利用して周辺装置との転送を行う。
示せず）から線１５を通して周辺装置（図示せず）への
データの書き込み、読み出し指示を受は取ると、線１６
を通してデータ転送回路１２にデータ長と転送アドレス
転送方向をセットし、線１８を通してデータ転送遅延カ
ウンタ１４に遅延時間をセットする。データ転送遅延カ
ウンタ１４はセットされたカウンタ数が尽きると線１７
を通してデータ転送回路１２に信号を送る。データ転送
回路１２は、データ転送遅延カウンタ１４からの信号を
受は取ると、すでにセットされているデータ長と転送ア
ドレス、転送方向を利用して周辺装置との転送を行う。
発明の詳細
な説明したように、本発明によれば、データ転送遅延カ
ウンタに任意の値をセットすることにより、データ転送
を規定時間遅らせることができ、データオーバラン等の
評価を効率良く行うことができる。
ウンタに任意の値をセットすることにより、データ転送
を規定時間遅らせることができ、データオーバラン等の
評価を効率良く行うことができる。
第１図は本発明の一実施例を示すブロック構成図である
。 １１・・・周辺制御装置、１２・・・データ転送回路、
１３・・・マイクロプログラム制御回路、１４・・・デ
ータ転送遅延カウンタ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 ＠１ 図
。 １１・・・周辺制御装置、１２・・・データ転送回路、
１３・・・マイクロプログラム制御回路、１４・・・デ
ータ転送遅延カウンタ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 ＠１ 図
Claims (1)
- 中央処理装置と複数個の周辺装置を制御する為の周辺制
御装置と前記装置間の情報を転送する為の通信バスを有
するデータ処理システムにおける入出力動作の指令を行
う為の信号またはコマンドの処理と周辺装置の動作及び
データ転送の処理を行う論理的に複数のチャネルを有す
る周辺制御装置において、中央処理装置と周辺制御装置
と周辺装置との間のデータ転送を制御するデータ転送制
御部と、周辺制御部内の制御を行う為のマイクロプログ
ラム制御部と、このマイクロプログラム制御部から値を
設定することによりデータ転送速度を変化することので
きる転送遅延カウンタとを持つことを特徴とする周辺制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9486789A JPH02272663A (ja) | 1989-04-14 | 1989-04-14 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9486789A JPH02272663A (ja) | 1989-04-14 | 1989-04-14 | 周辺制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02272663A true JPH02272663A (ja) | 1990-11-07 |
Family
ID=14121996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9486789A Pending JPH02272663A (ja) | 1989-04-14 | 1989-04-14 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02272663A (ja) |
-
1989
- 1989-04-14 JP JP9486789A patent/JPH02272663A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| US4779093A (en) | Bus interface with programmable window for data transfer | |
| KR900015008A (ko) | 데이터 프로세서 | |
| US4998198A (en) | Dynamic burst control for data transfers | |
| US6070210A (en) | Timing mode selection apparatus for handling both burst mode data and single mode data in a DMA transmission system | |
| EP0578749A1 (en) | Apparatus and method for fast i/o transfer | |
| EP0382342B1 (en) | Computer system DMA transfer | |
| EP0269370A3 (en) | Memory access controller | |
| JPH06314251A (ja) | Ｓｃｓｉデータ転送装置 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JPH02287853A (ja) | 周辺制御装置 | |
| JPS6120167A (ja) | デ−タ記憶装置 | |
| JPS6224830B2 (ja) | ||
| JPH0328937A (ja) | 周辺制御装置 | |
| SU1399751A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
| JPH0567025A (ja) | 周辺制御装置 | |
| JPH05108119A (ja) | シリアル伝送ラインを用いた通信処理方法 | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPH02270439A (ja) | オーダ実行制御回路 | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPH05128052A (ja) | データ転送装置 | |
| JPS61210464A (ja) | デ−タ緩衝装置 | |
| JPS6277666A (ja) | バツフア回路 |