JPS5831437A - デ−タ受信装置 - Google Patents
デ−タ受信装置Info
- Publication number
- JPS5831437A JPS5831437A JP56128598A JP12859881A JPS5831437A JP S5831437 A JPS5831437 A JP S5831437A JP 56128598 A JP56128598 A JP 56128598A JP 12859881 A JP12859881 A JP 12859881A JP S5831437 A JPS5831437 A JP S5831437A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- buffer
- output
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ受信装置に係シ、特に計算機から送られ
て来る受ａで一タに基き作表等の出力動作を行うに好適
なデータ受信装置に関する。
て来る受ａで一タに基き作表等の出力動作を行うに好適
なデータ受信装置に関する。
一般に、同一の設置場所″でデータ受信作表装置を使用
し、複数の計算機からのデータを受ける場合は、第１図
のブロック図に示す如き構成のデータ受信装置が用いら
れて来た。同図中１０ａｅ １０ｂ−はそれぞれ計算機
システムｌｓｅ １ｂ、ｗ＊と各計算機システムｌａ、
ｌｂ、−・からのデータを伝送路！１に送出するため
のモデム２から成るシステム七ンへ加は伝送路２からの
データを受信するためのモデムｎとモデムからのデータ
に基い・て作表するデータ受信作表装置３ａｔ ３ｂｔ
−・から成るデータ受信装置である。
し、複数の計算機からのデータを受ける場合は、第１図
のブロック図に示す如き構成のデータ受信装置が用いら
れて来た。同図中１０ａｅ １０ｂ−はそれぞれ計算機
システムｌｓｅ １ｂ、ｗ＊と各計算機システムｌａ、
ｌｂ、−・からのデータを伝送路！１に送出するため
のモデム２から成るシステム七ンへ加は伝送路２からの
データを受信するためのモデムｎとモデムからのデータ
に基い・て作表するデータ受信作表装置３ａｔ ３ｂｔ
−・から成るデータ受信装置である。
第２図は第１図に示したデータ受信作表装置３〜３ｂ−
の詳細を示すブロック図で、同図中４はモデム校との間
のインターフェース、５は伝送路−に対するデータ受信
制御部、７は伝送路−に対するデータ送信制御部、６は
受信データを一時格納する受信バッファ、８は出力機器
９にデータを送出する丸めの出力制御装置である。
の詳細を示すブロック図で、同図中４はモデム校との間
のインターフェース、５は伝送路−に対するデータ受信
制御部、７は伝送路−に対するデータ送信制御部、６は
受信データを一時格納する受信バッファ、８は出力機器
９にデータを送出する丸めの出力制御装置である。
かかる構成において、各システムセンＩ拘１鴎−・から
伝送路−に送出され九データはデータ受信装置ｍ内の各
対応するデータ受信作表装置３１ｓ’ｂ−に取シ込まれ
、各データ受信作表装置８＆＊ ｓｂ・においては、イ
ンターフェース４．受信制御部５を介して受信バッフ７
６に一変データを！１１１し、しかる後に出力制御部８
を介してプリンタ等の出力機器９にデータを送出する。
伝送路−に送出され九データはデータ受信装置ｍ内の各
対応するデータ受信作表装置３１ｓ’ｂ−に取シ込まれ
、各データ受信作表装置８＆＊ ｓｂ・においては、イ
ンターフェース４．受信制御部５を介して受信バッフ７
６に一変データを！１１１し、しかる後に出力制御部８
を介してプリンタ等の出力機器９にデータを送出する。
ところで、第１図に示す如きデータ受信装置においては
、計算機システム１ａｅｌｂ・・・の数に応じてデータ
受信作表装ｆ３ａ＊ ３ｍｍを設けるのが一般的である
が、このため設置スペースが広く必要でしかも導入コス
トが高いものとなってしまう。
、計算機システム１ａｅｌｂ・・・の数に応じてデータ
受信作表装ｆ３ａ＊ ３ｍｍを設けるのが一般的である
が、このため設置スペースが広く必要でしかも導入コス
トが高いものとなってしまう。
これに対して、データ受信作表装ｆ３ａ、 ３１１ ・
・・自体を複数の計算機システムｌａ、 ｌｂ ”・と
通信可能にすゐという方式も考えられるが、受信バッフ
ァ６０分割使用が出来ないため、ある計算機システムか
らデータを受信して、これを出力機器９に出力するまで
の間は、他の計算機システムからのデータの受信が出来
ないという問題がある。このため、複数の計算機システ
ムから略々同時刻にデータの退出が行なわれると、１台
の計算機システムを除いて他の計算機システムのデータ
送出処理はデータ受信作表装置側で１台の計算機システ
ムからのデータ受信と作表が終了するまでの間は、遅延
させなければならない。また、伝送路とじて会南通信回
線を利用する場合、使用時間に応じて使用料が増大し、
ランニングコストも無視出来ないものとなってしまう。
・・自体を複数の計算機システムｌａ、 ｌｂ ”・と
通信可能にすゐという方式も考えられるが、受信バッフ
ァ６０分割使用が出来ないため、ある計算機システムか
らデータを受信して、これを出力機器９に出力するまで
の間は、他の計算機システムからのデータの受信が出来
ないという問題がある。このため、複数の計算機システ
ムから略々同時刻にデータの退出が行なわれると、１台
の計算機システムを除いて他の計算機システムのデータ
送出処理はデータ受信作表装置側で１台の計算機システ
ムからのデータ受信と作表が終了するまでの間は、遅延
させなければならない。また、伝送路とじて会南通信回
線を利用する場合、使用時間に応じて使用料が増大し、
ランニングコストも無視出来ないものとなってしまう。
更に、計算機システムから送られて来る゛データ景が変
更された場合、計算機システム毎に割蟲てた受信バッフ
ァＯサイズは固定であ夛、受信作表装置のハードウェア
及びソフトウェアをその都度変更する必要がある。
更された場合、計算機システム毎に割蟲てた受信バッフ
ァＯサイズは固定であ夛、受信作表装置のハードウェア
及びソフトウェアをその都度変更する必要がある。
従って、本発明の目的は、計算機システムから送られて
来るデータを一時保存する受信バッファを大容量化する
と同時に任意のサイズで分割使用可能とすることにより
、複数の計算機システムと接続可能とし、更に計算機シ
ステムから伝送されて来るデータの量が変更となっても
容易にこれを変更可能としたデータ受信装置を提供する
に参る。
来るデータを一時保存する受信バッファを大容量化する
と同時に任意のサイズで分割使用可能とすることにより
、複数の計算機システムと接続可能とし、更に計算機シ
ステムから伝送されて来るデータの量が変更となっても
容易にこれを変更可能としたデータ受信装置を提供する
に参る。
以下、図面に従って本発明の詳細な説明する。
第３図は本発明の一実施例に係ゐデータ受信装置のブロ
ック図で、同図中３はデータ受信装置ｚ内に複数の計算
機システムｆａｔ １ｍ −・にモデムνを介して接続
可能に配されるデータ受信作表装置である。
ック図で、同図中３はデータ受信装置ｚ内に複数の計算
機システムｆａｔ １ｍ −・にモデムνを介して接続
可能に配されるデータ受信作表装置である。
第４図は第３図のデータ受信作表装置３の内部構成を示
すブロック図で、同図中１５は各システムセンタ１０＆
、 ｊｏｂ・・・からの伝送路りに接続されるモデム１
２で受信した信号をインターフェース４を介しで取り込
む受信制御部％１７はインターフェース４、モデム［を
介してシステムセンタ１０ｍ、 １０’ｂ・・・Ｋ至る
伝送路りにデータを送出するための送信制御部、１６は
大容量の受信バッファ、１８は受信バッファ１６からの
データを出力機器９（（送出する出力制御部、（資）は
受信バッファ１６を分割設定する受信バッフ７分割設定
部、１１は受信バッファ１６からのデータの出力順を書
き込んでおく出力順しＶスタである。
すブロック図で、同図中１５は各システムセンタ１０＆
、 ｊｏｂ・・・からの伝送路りに接続されるモデム１
２で受信した信号をインターフェース４を介しで取り込
む受信制御部％１７はインターフェース４、モデム［を
介してシステムセンタ１０ｍ、 １０’ｂ・・・Ｋ至る
伝送路りにデータを送出するための送信制御部、１６は
大容量の受信バッファ、１８は受信バッファ１６からの
データを出力機器９（（送出する出力制御部、（資）は
受信バッファ１６を分割設定する受信バッフ７分割設定
部、１１は受信バッファ１６からのデータの出力順を書
き込んでおく出力順しＶスタである。
第３図、嬉４図からも明らかな如く、データ受信装置加
は伝送路りを通して計算機システム１１１１−を有する
システムセ／り１０ａ＊ ｌＯｂ・・・に接続されてお
シ、データを受信する。なお、伝送路りの両端に配され
るモデム２．Ｌ２はデータを通債回纏用の信号に変換し
たり、これを逆にデータに変換したシする作用を有する
。データ受信装置加においては、毎デム１２で受信され
たデータをデータ受信作表装置Ｉに入力するが、入力さ
れたデータは先ずインター７エースムにおいて、直列デ
ータを並列データに変換されたシ等のインターフェース
処理を受ける。インターフェース４からのデータは受信
制御部１５に入力されるが、ここでは符号□検定等の受
信処理が行なわれ、再送要求や受信応答弊が送信制御部
１７からインターフェース４．モデム鴛を介して伝送路
１に送出される。一方、受信されたデータは受信バッフ
ァ分割設定部（資）による設定豐地以降の番地に格納さ
れ、同時に出力順レジスタ１１に当該データの出力順が
書き込まれ石。
は伝送路りを通して計算機システム１１１１−を有する
システムセ／り１０ａ＊ ｌＯｂ・・・に接続されてお
シ、データを受信する。なお、伝送路りの両端に配され
るモデム２．Ｌ２はデータを通債回纏用の信号に変換し
たり、これを逆にデータに変換したシする作用を有する
。データ受信装置加においては、毎デム１２で受信され
たデータをデータ受信作表装置Ｉに入力するが、入力さ
れたデータは先ずインター７エースムにおいて、直列デ
ータを並列データに変換されたシ等のインターフェース
処理を受ける。インターフェース４からのデータは受信
制御部１５に入力されるが、ここでは符号□検定等の受
信処理が行なわれ、再送要求や受信応答弊が送信制御部
１７からインターフェース４．モデム鴛を介して伝送路
１に送出される。一方、受信されたデータは受信バッフ
ァ分割設定部（資）による設定豐地以降の番地に格納さ
れ、同時に出力順レジスタ１１に当該データの出力順が
書き込まれ石。
なお、出力制御部１８は出力順しがスタｕＯ内容に従っ
て受信バッファ１６に保存されているデータを出力機器
９に出力する。データを与えられた出力機器９はデ′−
夕の印字や表示等の出力動作を行うこととなる。
て受信バッファ１６に保存されているデータを出力機器
９に出力する。データを与えられた出力機器９はデ′−
夕の印字や表示等の出力動作を行うこととなる。
なお、受信バッファ１６は第６図の説明図に示す如く、
対応するシステムセンタ１ｏａｓ １０ｂ−毎に受信デ
ータの格納アドレスを分シ振られておシ、例えば菖１０
システムセンタ１０＆のためにＯ番地からｍ（１）番地
までのエリア１（１）、第２の７ステムセンター１０に
のためにｎ（１）＋１番地からｎ（２）番地ｔでのエリ
ア冨（２）、また図示しない鵬番目のシステムセンタの
ためｉ（ｎ（ｗ−１）番地から１１（議）番地ｔでのエ
リアＩ（、）が制り当てられる。なお、各エリアの先頭
番地やサイズは受信バッファ分割設定部Ｉによって任意
に指定されるもので、出力制御郁肪によるデータの読み
出しに当っての順番は出力順しＶメタ１１によって指定
されるものである。
対応するシステムセンタ１ｏａｓ １０ｂ−毎に受信デ
ータの格納アドレスを分シ振られておシ、例えば菖１０
システムセンタ１０＆のためにＯ番地からｍ（１）番地
までのエリア１（１）、第２の７ステムセンター１０に
のためにｎ（１）＋１番地からｎ（２）番地ｔでのエリ
ア冨（２）、また図示しない鵬番目のシステムセンタの
ためｉ（ｎ（ｗ−１）番地から１１（議）番地ｔでのエ
リアＩ（、）が制り当てられる。なお、各エリアの先頭
番地やサイズは受信バッファ分割設定部Ｉによって任意
に指定されるもので、出力制御郁肪によるデータの読み
出しに当っての順番は出力順しＶメタ１１によって指定
されるものである。
出力制御部１８は受信バッファ１６内のデータの出力機
器９への出力が終了し九ら、受信バッファ１６内Ｏ当皺
エリアのデータを消去し、出力順レジスタ１１０内容を
次の読み出しに備えてシフトする。
器９への出力が終了し九ら、受信バッファ１６内Ｏ当皺
エリアのデータを消去し、出力順レジスタ１１０内容を
次の読み出しに備えてシフトする。
上述の実施例の構成によれば、従来のデータ通信装置が
複数の計算機と同時通信し、同時出力することは、受信
バッファのサイズが小さく、エリアも１つであったため
困難であＪ）、１台の計算機の通信終了を待って次の通
信に移るか、複数の受信系統を持つ必要があったのに対
して、大容量でしかも通信する計算機の台数分のエリア
に分割使用出来る受信バッファとその分割設定部を設け
るととによって、同時に複数の計算機システムとの通信
が可能となる。
複数の計算機と同時通信し、同時出力することは、受信
バッファのサイズが小さく、エリアも１つであったため
困難であＪ）、１台の計算機の通信終了を待って次の通
信に移るか、複数の受信系統を持つ必要があったのに対
して、大容量でしかも通信する計算機の台数分のエリア
に分割使用出来る受信バッファとその分割設定部を設け
るととによって、同時に複数の計算機システムとの通信
が可能となる。
一方、受信バッファのデータエリアの出力順を設定する
出力順レジスタを設置したことにより、受信制御動作、
つまシデータ通信に関係マく、受信バッファの格納デー
タを出力機器に送出することが出来る。
出力順レジスタを設置したことにより、受信制御動作、
つまシデータ通信に関係マく、受信バッファの格納デー
タを出力機器に送出することが出来る。
更に、計算機から送られて来るデータ量が増えた場合、
従来ハードウェア、ソフトウェア共に変更する必要があ
ったのに対して、本発明の受信制御装置によれば、受信
バッファの各エリアのサイズは受信バッファ分割設定部
Ｏ操作で容易に変更可能であり、簡阜に対処し得る４ｈ
Ｏ″ｅある。
従来ハードウェア、ソフトウェア共に変更する必要があ
ったのに対して、本発明の受信制御装置によれば、受信
バッファの各エリアのサイズは受信バッファ分割設定部
Ｏ操作で容易に変更可能であり、簡阜に対処し得る４ｈ
Ｏ″ｅある。
なお、上述の実施例においては、受信バッファのエリア
設定の丸めに受信パックァ分割設定−を設ける場合を例
ｉ１７たが、受信制御部をマイクロブ四セッサ等で構成
した場、ご、受信バッファを複数のエリアに分割するた
めの情報をＲＯＭ （リードオンリメモリ）に記憶させ
、固定サイズで対応させる如く構成してもよい、なお、
この場合、各エリアサイズや番地の変更はＲＯＭの書き
換えによって実施可能である。
設定の丸めに受信パックァ分割設定−を設ける場合を例
ｉ１７たが、受信制御部をマイクロブ四セッサ等で構成
した場、ご、受信バッファを複数のエリアに分割するた
めの情報をＲＯＭ （リードオンリメモリ）に記憶させ
、固定サイズで対応させる如く構成してもよい、なお、
この場合、各エリアサイズや番地の変更はＲＯＭの書き
換えによって実施可能である。
一方、本発明の受信制御装置は複数の計算機システムの
みでなく、１台の計算機システムからある時間帯に集中
して、出力機器の出力速度以上の速度でデータが送られ
て来る様なシステムにおいても効果的に適応し得るもの
である。この場合、受信バッファをある時間帯に集中し
て送られて来るデータ群の数に分割使用し、出力順レジ
スタをデータ群の誉号記憶のために用いればよい。この
様なシステムを構成することによシ、計算機システムと
してデータ通信に要する時間は、リモート側つ一１デー
タ受信装置で出力機器にデータ出力を行うまでの時間で
はなく、受信バッファに記憶させるまでの時間となるた
め、大幅に短縮することが出来る。なお、この様な応用
を計る場合、受信バッファの分割設定部は特に必要でな
く、畦信バッファは複数のエリアに等分割、または計算
機から送られて来るデータ群毎のサイズに分割使用する
ことが出来る。
みでなく、１台の計算機システムからある時間帯に集中
して、出力機器の出力速度以上の速度でデータが送られ
て来る様なシステムにおいても効果的に適応し得るもの
である。この場合、受信バッファをある時間帯に集中し
て送られて来るデータ群の数に分割使用し、出力順レジ
スタをデータ群の誉号記憶のために用いればよい。この
様なシステムを構成することによシ、計算機システムと
してデータ通信に要する時間は、リモート側つ一１デー
タ受信装置で出力機器にデータ出力を行うまでの時間で
はなく、受信バッファに記憶させるまでの時間となるた
め、大幅に短縮することが出来る。なお、この様な応用
を計る場合、受信バッファの分割設定部は特に必要でな
く、畦信バッファは複数のエリアに等分割、または計算
機から送られて来るデータ群毎のサイズに分割使用する
ことが出来る。
以上述べたように、本発明によれば複数の計算機システ
ムから送られて来るデータを受信するに当って、複数個
のリモート端末を設置する必要をなくして装置の設置面
積や消費電力を大幅に低減し得ると共に、データ通信に
要する時間を短縮し 得るデータ受信装置を得るこ
とが出来るものである。
ムから送られて来るデータを受信するに当って、複数個
のリモート端末を設置する必要をなくして装置の設置面
積や消費電力を大幅に低減し得ると共に、データ通信に
要する時間を短縮し 得るデータ受信装置を得るこ
とが出来るものである。
第１図は従来のデータ受信装置のブロック図、第２図は
第１図のデータ受信作表装置の詳細を示すブロック図、 第３図は本発明の一実施例に係るデータ受信装置のブロ
ック図、 １８４因は第３図のデータ受信作表装置の詳細を□示す
ブロック図、 第５図は第４図の受信バッファのデータエリアＯ説明図
である。 ｌａｐ ｌｂ ”・計算機システム、 １０ｍ、 １０
ｂ・・・システムセンタ、２．１２・・・モデム、ω・
・・データ受信装置、４・・・インターフェース、１５
・・・受信ｗｉ御部、１６・・・受信バッファ、１７・
・・送信制御部、１８・・・出力制御部、１１・・・出
力順レジスタ、（資）・・・受信バッファ分釧設定部、
９・・・出力機器。 出願人代理人 猪 股 清
第１図のデータ受信作表装置の詳細を示すブロック図、 第３図は本発明の一実施例に係るデータ受信装置のブロ
ック図、 １８４因は第３図のデータ受信作表装置の詳細を□示す
ブロック図、 第５図は第４図の受信バッファのデータエリアＯ説明図
である。 ｌａｐ ｌｂ ”・計算機システム、 １０ｍ、 １０
ｂ・・・システムセンタ、２．１２・・・モデム、ω・
・・データ受信装置、４・・・インターフェース、１５
・・・受信ｗｉ御部、１６・・・受信バッファ、１７・
・・送信制御部、１８・・・出力制御部、１１・・・出
力順レジスタ、（資）・・・受信バッファ分釧設定部、
９・・・出力機器。 出願人代理人 猪 股 清
Claims (1)
- 伝送路よ〕複数個のデータ群を受信する受信制御手段と
、受信されたデータ群を格納するバッファ手段と、この
バッファ手段に複数個のデータ群のそれぞれに対応する
エリアを指定する手段と、上記バッファ手段の各エリア
毎にデータ群を読み出し出力する出力制御手段とを具え
ることを特徴とするデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128598A JPS5831437A (ja) | 1981-08-17 | 1981-08-17 | デ−タ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128598A JPS5831437A (ja) | 1981-08-17 | 1981-08-17 | デ−タ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831437A true JPS5831437A (ja) | 1983-02-24 |
Family
ID=14988726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128598A Pending JPS5831437A (ja) | 1981-08-17 | 1981-08-17 | デ−タ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831437A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196349A (ja) * | 1985-02-27 | 1986-08-30 | Nec Corp | 共通バス制御方法 |
-
1981
- 1981-08-17 JP JP56128598A patent/JPS5831437A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196349A (ja) * | 1985-02-27 | 1986-08-30 | Nec Corp | 共通バス制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537624A (en) | Data repacking circuit having toggle buffer for transferring digital data from P1Q1 bus width to P2Q2 bus width | |
| EP2199919A1 (en) | Method for processing data using triple buffering | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| US4679045A (en) | Sequencing data transmission process | |
| JPS5839331B2 (ja) | 要求選択方式 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPS6367702B2 (ja) | ||
| JPS633351B2 (ja) | ||
| JP3496294B2 (ja) | シリアルデータ転送装置 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPH069036B2 (ja) | 入出力制御装置 | |
| JPS61166666A (ja) | 情報処理システム | |
| JPH05282244A (ja) | 情報処理装置 | |
| JPS6371766A (ja) | バツフア転送方式 | |
| JPS6124739B2 (ja) | ||
| SU1702381A1 (ru) | Устройство дл межмашинного обмена информацией | |
| JP3053196B2 (ja) | イメージデータのラスタ変換装置 | |
| SU690471A1 (ru) | Устройство дл сопр жени периферийных устройств с эвм | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPS60196036A (ja) | 遠隔制御出力分岐装置 | |
| JPH0766361B2 (ja) | データ転送方法 | |
| JPS59100653A (ja) | ポ−リングアドレス選択方式 | |
| JPS63234749A (ja) | メツセ−ジ伝送装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0668055A (ja) | ディジタル信号処理装置 |