JPH02272774A - アクティブマトリクス回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非晶質シリコン薄膜トランジスタをスイッチン
グ素子としたアクティブマトリクス回路基板とその製造
方法ならびにそれを用いた画像表示装置に関する。

〔従来の技術〕

軽量・薄型・低消費電力・フルカラー表示等の特長を有
する液晶表示装置の大容量化・高画質化のために、非晶
質シリコン薄膜トランジスタをスイッチング素子とした
アクティブマトリクス回路基板を用いた液晶表示装置が
実用化された。

第４図に、非晶質シリコントランジスタ（アクティブマ
トリクス回路基板の一部）の構造とその製造プロセスの
一例を示す。この種のものについては、例えば、エレク
トロニクス　レター　１９．第５０６頁から第５０７頁
（１９８３年）（Ｅｌｅｃｔｒｏｎｉｃｓ　Ｌｅｔｔ、
１９，５０６〜５０７（１９８３））において論じられ
ている。第４図では、製造プロセスを途中から示してい
る。図において、１はガラス板等の絶縁性基板を、２は
クロム等の金属膜からなるゲート電極（第１の電極）を
、３はシリコン窒化膜等の絶縁性薄膜からなるゲート絶
縁膜を、４は非晶質シリコン膜からなる半導体膜を、４
１と５１．６１はリン等を添加した非晶質シリコン膜か
らなるｎ型の半導体膜を、５２と６２はアルミニウム等
の金属膜からなるドレイン電極あるいはソース電極（第
２．第３の電極）を、７は表示画素電極を、１ｏはフォ
トレジストを示す。以下、薄膜トランジスタ部を中心に
、アクティブマトリクス回路基板の代表的な製造プロセ
スの概略を第４図により説明する。

（イ）ｔＩＡ縁性縁板基板１上パッタリング法等により
、クロム等の金属膜を成膜し、周知のフォトエツチング
工程を用いてゲート電極パターン２を形成する。次いで
、プラズマＣＶＤ法等により、ゲート絶縁膜３としてシ
リコン窒化膜、半導体膜４として非晶質シリコン膜、ｎ
型の半導体膜４１としてリンを添加した非晶質シリコン
膜を連続成膜する。周知のフォトレジスト工程とＣＦ、
ｈやＳＦ、を含むガスを用いたドライエツチングにより
、非晶質シリコン膜の島状パターン４を形成する。

（ロ）ゲート電極２と接続されたグー１−バスライン（
図示せず）の外部電気回路との接続端子を出すために、
ゲート絶縁膜３のフォトエツチングを行う。

（ハ）スパッタリング法等により、酸化スズと酸化イン
ジウムからなる透明導電膜を成膜し１周知のフォトエツ
チング工程により表示画素電極パターン７を形成する。

（ニ）スパッタリング法等により、アルミニウム等の金
属膜を成膜する。次いで、周知のフォトエツチング工程
により、トレイン電極５とソース電極６のパターンを形
成し、ＣＦ４やＳＦ、を含むガスを用いたドライエツチ
ングにより、薄膜トランジスタのチャネル上に存在する
ｎ型の非晶質シリコン膜を除去して電極部のオーミック
接触５１と６１を分離する。図ではフォトレジストを除
去する前の状態を示している。

以上で第４図に示した薄膜トランジスタ（アクティダマ
１−リクス回路基板）が完成する。

〔発明が解決しようとする課題〕

上記従来技術は、表示画素電極に用いる透明導電膜の耐
薬品性、透明導電膜パターン形成後に成膜されるドレイ
ン電極やソース電極、バスラインを形成する導電膜（バ
スラインの低抵抗化のためにアルミニウム系の薄膜を用
いることが多い）との相性については配慮がされておら
ず、場合によっては、下記状況によりしどか不良が発生
し易いという問題があった。

（１）前記透明導電膜パターンが薬品（たとえば、アル
ミニウム膜のエツチング液等）により犯されることがあ
る。

（２）前記透明導電膜パターンとアルミニウム膜を共存
させ、アルミニウム膜のパターン化にポジ型のフォトレ
ジストを用いた場合、レジスＩ−現像時に電池作用によ
り前記透明導電膜パターンが腐蝕する。

（３）前記透明導電膜パターン形成後の清浄化が難しく
、ドレイン電極やソース電極、バスラインに用いる前記
導電膜にピンホールが多発することがある。

本発明の目的は、透明導電膜を保護しながら製造でき、
かつ、透明導電膜とその上に成膜する薄膜との相性を良
くするアクティブマトリクス基板の構造とその製造方法
ならびにそれを用いた画像表示装置を提供することにあ
る。

〔課題を解決するための手段〕

本発明は、上記目的を達成するために、（ａ）　　ドレ
インバスラインを構成する低抵抗材料であるアルミニウ
ム系薄膜と酸化インジウムや酸化スズからなる透明導電
膜の間に化学的に安定で前記透明導電膜との選択エツチ
ングの可能な導電膜を挿入し、 （ｂ）前記透明導電膜と挿入する前記導電膜を順次連続
成膜し、この重ね膜を単一膜のように取り扱い、同一フ
ォトエツチング工程により表示画素電極およびバスライ
ンの第１層目を作製し、（ｃ）アルミニウム系薄膜層を
含む少なくともＩＷＪ以上の多層膜により、ゲートバス
ラインやドレイン電極、ソース電極を形成した後に表示
画素電極上の不透明な導電膜を除去する、 ようにしたものである。

〔作用〕

酸化インジウムと／あるいは酸化スズからなる透明導電
膜のフォトエツチングにより表示画素電極およびバスラ
インを形成する前に前記透明導電膜を被覆するように成
膜した導電膜（金属膜）は。

前記透明導電膜のフォトエツチング工程による異物発生
を防ぎ、透明導電膜の表面を保護しているので、前記透
明導電膜上に成膜した薄膜におけるピンホール発生を著
しく低減し、アルミニウム膜のエツチング液やポジレジ
スト現像液等の薬品による前記透明導電膜の腐蝕を防止
できる効果がある。

〔実施例〕

実施例１ 以下、本発明の一実施例を第１図〜第２図により説明す
る。

第１図（、）は非晶質シリコン薄膜トランジスタを用い
たアクティブマトリクス回路の等価回路を、同図（ｂ）
は薄膜トランジスタのアクティブマトリクス回路基板内
における断面図を、同図（ｃ）はアクティブマトリクス
回路基板内のドレインバスラインの同図（ａ）のＡ−Ａ
方向の断面図を示す。図において、１はガラス板等の絶
縁性基板を、２はクロム等の金属膜からなるゲート電極
を、３はシリコン窒化膜等シリコン系絶縁薄膜からなる
ゲートｌ／ＩＡ縁膜を、４は非晶質シリコン膜からなる
半導体膜を、５１と６１はリンを添加したｎ型の非晶質
シリコン膜からなる半導体膜を、５はドレイン電極を、
６はソース電極を、７は酸化スズや酸化インジウムから
なる表示画素電極を、９７は表示画素電極と同一透明導
電膜からなるドレインバスラインの一部を、５２１と６
２１はクロム膜等前記透明導電膜との選択エツチングの
可能な金属膜を、５２２と６２２はアルミニウム等の低
抵抗金属膜を、８はゲートバスラインを、９はドレイン
バスラインを、９１は５２１や６２１と同一材料による
ドレインバスラインを植成する層を、９２は５２２や６
２２と同一材料によるドレインバスラインを構成する層
を−２５は液晶を、８９は薄膜トランジスタを示す。本
実施例では、以下のところに本発明を適用している。

（１）ドレインバスラインを透明導電膜９７とクロム膜
等金属膜９１からなる配線（第１の配線）上にアルミニ
ウム膜等の金属膜９２からなる配線（第２の配線）を積
層した多層構造としている。

（２）ドレインバスラインにおいて、アルミニウム膜等
の金属膜９２からなる配線（第２の配線）の配、線幅を
透明導電膜９７とクロム膜等金属膜９１からなる配線（
第１の配線）より大きくしている。

（３）薄膜トランジスタのドレイン電極（第２の電極）
とソース電極（第３の電極）において、透明導電膜９７
，７と第１の導電膜５２１，６２１からなるパターンよ
りドレインバスライン９の第２の配線を構成する導電膜
９２と同一材料で形成したパターン５１．６１をはみだ
させ、ドレイン電極とソース電極と半導体膜の電気的接
触とした。

以下、第２図により第１図に示したアクティブマトリク
ス回路基板の製造プロセスの概略を薄膜トランジスタを
中心に説明する。

（Ａ）ガラス板等の絶縁性基板１上に、クロム（Ｃｒ）
膜等の金属膜をスパッタリング法等により成膜し、周知
のフォトエツチング工程によりゲート電極（第１の電極
）２のパターンヲ形成する。

（Ｂ）プラズマＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　　Ｖａ
ｐｏｒＤｅｐｏｓｉｔｉｏｎ　）法等によりゲート絶縁
膜３とするシリコン窒化膜と半導体膜・１とする非晶質
シリコン膜、ｎ型の非晶質シリコン膜４１を成膜する。

（Ｃ）周知のフォトエツチング工程とフッ素化合物気体
を用いたドライエツチングにより、非晶質シリコン膜か
らなる半導体膜アイランドパターン４を形成する。

（Ｄ）ゲートバスライン８（図示せず）の外部電気回路
との接続端子を出すために、ゲート絶縁膜３のフォトエ
ツチングを行う。

（Ｅ）酸化スズと酸化インジウムからなる透明導電膜と
クロム膜等の金属膜をスパッタリング法等により成膜し
、周知のフォトエツチング工程により透明導電膜とクロ
ム膜等の金属膜からなる表示画素電極とソース電極部（
７＋６２１）、透明導電膜とクロム膜等の金属膜からな
るドレイン電極（９７＋５２１）を形成する。ここでは
、同一フォトレジストパターンにより透明導電膜とクロ
ム膜等の金属膜をエツチングするが、クロム膜エツチン
グ→透明導電膜エツチング→クロム膜エツチングとして
、クロム膜等の金属膜エツチングパターン（５２１，６
２１）を透明導電膜エツチングパターン（９７，７）の
内側になるようにして、透明導電膜パターンの下部への
クロム膜パターンの後退を防止しても良い。

（Ｆ）アルミニウム等の金属膜をスパッタリング法等で
成膜し、周知のフォトエツチング工程により金属膜から
なる電極パターン５２と６２を形成する。次いで、表示
画素電極７上に存在するクロム膜等の金属膜６２１を除
去する。ここでも、さらに、アルミニウム等の金属膜の
エツチング液に浸し、アルミニウム等の金属膜からなる
パターン６２２をクロム膜等の金属膜パターン６２１の
内側になるようにしても良い。その後、周知のフッ素化
合物気体を用いたドライエツチングにより、薄膜１−ラ
ンジスタのチャネル上のｎ型の非晶質シリコン膜を５１
と６１に分離し、ドレイン電極（第２の電極）５とソー
ス電極（第３の電極）６とする。図では、フォトレジス
トパターンも図示している。

路基板が完成する。本発明を適用した工程は（Ｅ）と（
Ｆ）で、要約すると以下のようになる。

（１）透明導電膜とクロム膜の積層膜を単一膜のように
扱い、同一フォトエツチング工程で透明導電膜とクロム
膜のＭ層膜からなる表示画素電極パターンとドレインバ
スラインを構成する第１の配線を形成している。

（２）ドレイン電極、ソース電極、ドレインバスライン
を形成した後に、表示画素電極上に存在するクロム膜を
除去している。

以上、本発明の適用により、透明導電膜のフォトエツチ
ング後に残留する異物の影響を著しく軽減でき、また、
アルミニウム膜のエツチング液やフォトエツチング時の
現像液による透明導電膜の損傷を防止できる。たとえば
、第４図に示したように、従来法によりアクティブマト
リクス回路基板ポジ型のフォトレジストを用いて作製し
た場合には、１００画素あたり、１〜２ケのピンホール
が発生し、また、表示画素電極に変質が生ずることが多
かった。それに対し、本発明を適用することにより、１
０万画素程度ではほとんど観測されないようになった。

このような効果は、本発明において透明導電膜を選択エ
ツチングの可能な金属膜により被覆したことによって得
られている。特に、本実施例のように、表示画素電極を
酸化インジウムや酸化スズからなる透明導電膜とし、ド
レインバスラインを眞記透明導電膜とアルミニウム系薄
膜の積層膜とする場合に有効である。ポジレジストの現
像液による電池作用を防止するためには、透明導電膜と
アルミニウム系薄膜が現像液中で接触して存在しないよ
うにすることも重要である。これに対しては、ドレイン
バスラインを構成する第２の配線（アルミニウム系薄膜
を含む）の配線幅を第１の配線（透明導電膜を含む）配
線幅より大きなパターンとし、第２の配線を構成する薄
膜とフォトレジストの多層膜により第１の配線を現像液
から保護することも有効である。アクティブマトリクス
回路基板における画素の大きさから、ドレインバスライ
ンを構成する第２の配線の第１の配線幅より大きくする
配線幅は０．１〜５０μｍと考えられるが、１〜５μｍ
が実際的である。

本実施例では、ドレインバスライン（第２のバスライン
）を構成する第１の配線の透明導電膜上に積層する第１
の導電膜をクロム膜としているが、前記透明導電膜との
選択エツチングが可能で、接着性に問題がなければ良く
、必ずしもクロム膜に限るものではない。さらに、ドレ
インバスライン（第２のバスライン）を構成する第２の
配線をアルミニウム系薄膜としているが、ＳｉやＴｉ、
Ｐｔ、Ｐｄ等の元素を含んだアルミニウム膜としても差
支えなく、アルミニウム膜からなる暦を含む多層構造と
しても良い。また、ドレインバスライン（第２のバスラ
イン）を構成する第２の配線による第１の配線の被覆状
態を良好なものにするために、前記第１の導電膜による
配線の配線幅を透明導電膜による配線より小さくするこ
とも本発明の効果を上げる上で有効である。ドレインバ
スライン（第２のバスライン）の配線幅を考えると、こ
の第１の導電膜からなる配線の配線幅を０〜１０μｍの
大きさで透明導電膜からなる配線よす小さくしておくの
が実際的である。

実施例２ 本実施例は実施例１に示した薄膜トランジスタ及びアク
ティブマトリクス回路基板を用いた液晶表示装置からな
る画像表示装置に関するもので、第３図（ａ）はその要
部の平面図、同図（ｂ）は断面図を示したものである。

図において、８０は第１図に示した薄膜トランジスタ８
９のドレイン電極５にドレインバスライン９を接続し、
ゲート電極２にゲートバスライン８を接続し、ソｉス電
極６に表示画素電極７を接続してなるアクティブマトリ
クス回路基板、２０は偏光板、２１はカラーフィルタ、
２３は透明導電膜からなる表示画素電極７の対向電極で
同じく透明導電膜から構成されているもの、２２．２６
はそれぞれ保護膜、２４は配向膜、２５はその空隙に充
填された液晶を示す。

この画像表示装置の例は、上記のような構成でカラー表
示用のものを示している。また、この表示装置は、周知
のカラー液晶表示装置の製造工程と同様な製造工程で容
易に製造することができる。

なお、実際の表示装置においては、第５図に示した構成
の他に、周知の画像表示駆動手段として、各種電気回路
制御系及び背面からの照明手段等が設けられる。

〔発明の効果〕

本発明によれば、透明導電膜とその上に形成した選択エ
ツチングの可能な導電膜からなる積層膜を単一膜のよう
に取扱ってアクティブマトリクス回路基板を製造するの
で、透明導電膜のフォトエツチング後に残留する異物の
影響を著しく軽減でき、透明導電膜をエツチング液や現
像液等の薬品に対して保護できる効果がある。従って、
かかるアクティブマトリクス回路基板及び画像表示装置
においては、透明導電膜の損傷および透明導電膜フォト
エツチング後に残留する異物による欠陥発生を著しく低
減できるので、ドレインバスラインおよび表示画素電極
の製造歩留りを大幅に改善できる効果がある。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例のアクティブマトリク
ス回路の等価回路、（ｂ）は同アクティブマトリクス回
路基板に用いた薄膜トランジスタの断面図、（Ｃ）は同
アクティブマトリクス回路基板におけるドレインバスラ
インの断面図、第２図は第１図に示したアクティブマト
リクス回路基板製造プロセスの一実施例を薄膜トランジ
スタ部で示した説明図、第３図（ａ）ｊ　（ｂ）は本発
明による画像表示装置の一実施例を示すそれぞれ平面図
と断面図、第４図は従来例のアクティブマトリクス回路
基板における薄膜トランジスタ部の構造の断面図である
。 １・・・絶縁性基板、２・・・ゲート電極（第１の電極
）、３・・・グー１〜絶縁膜、４・・・半導体膜、５・
・・ドレイン電極（第２の電極）、６・・・ソース電極
（第３の電極）、７・・・表示画素電極、８・・・ゲー
トバスライン、９・・・ドレインバスライン、４１，５
１゜６１・・・ｎ型の半導体膜、５２．６２・・・金属
膜。 ２０・・・偏光板、２１・・・カラーフィルタ、２２゜
２６・・・保護膜、２３・・・対向電極、２４・・・配
向膜。 ２５・・・液晶。 ８０・・・アクティブマ１〜リクス回路基板、 ８９・・・薄膜トランジスタ。 １０・・・フォト レジスト、 ５２１゜ ６２１・・・クロム膜、 ５２２゜ ６２２・・・アルミニウム膜。 Ｆ−ＪＬ４＞／ｉｙ、ライ＞、　　　２ｊ−＊に、　　
　８！−４横＞ｙ’、ｐ／ｘ！ｊｔ、ｔｔ−ｎ’１４ｔ
ｈ’ｆ導ノ４ζ議、　　σ２．ｔｚ−＃ｌＬ繰Ｊす４ｉ
・る＊ａ。 易２目 ／θ−−−２オトレヲヌＹ。 ４１−・−匁型の午添停猟 ２４・−・白′ご勾に警、２ター−５Ｊｊｈ。

Claims (1)

【特許請求の範囲】
1. １、絶縁性基板上にゲート電極として働く第１の電極、
   当該第１の電極を覆うように形成したゲート絶縁膜、当
   該ゲート絶縁膜上に少なくとも一部が前記第１の電極上
   にくるように配置されたシリコンを主成分とする薄膜よ
   りなる半導体膜パターン、当該半導体膜パターンの両端
   に少なくとも前記第１の電極と重なり部を持つドレイン
   電極あるいはソース電極として働く第２、第３の電極を
   配してなる薄膜トランジスタを複数個マトリクス状に配
   置し、各薄膜トランジスタの前記第１の電極を接続して
   第１のバスラインとし、前記第２の電極を接続して第２
   のバスラインとし、前記第３の電極に透明導電膜からな
   る表示画素電極を接続してなるアクティブマトリクス回
   路基板において、前記第２のバスラインを前記表示画素
   電極を構成する透明導電膜上に第１の導電膜を積層して
   なる第１の配線とアルミニウム膜より構成された層を含
   む少なくとも１層以上の導電膜からなる第２の配線から
   なる多層構造としたことを特徴とするアクティブマトリ
   クス回路基板。