JPH02273089A - モータの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、例えばＶＨ８方式のビデオテープレコーダ
（ＶＴＲ）の再生時のキャップスタンサーボ等に用いら
れるモータの制御装置に関する。

〈従来の技術〉 従来、キャップスタンモータの制御装置は、モータの位
相を検出するパルスゼネレータからの位相信号ＰＣと基
準位相信号とに基づいてモータの位相のフィードバック
制御を行なうと共に、モータの回転速度を表わす周波数
発電機からの速度信号ＦＧと基準速度信号とに基づいて
速度のフィードバック制御を行なうようにしている。

〈発明が解決しようとする課題〉 ところか、上記従来のキャップスタンモータの制御装置
においては、パルスゼネレータか位相信号ＰＣを発する
所定回転位置しか検出できないため、この位相信号ＰＣ
信号を発する間の回転位置においては位相制御を行なう
ことができないという問題がある。

そこで、この発明の目的は、モータの一定回転位置を表
わす位相信号間においてもモータの位相をきめ細かく制
御できるモータの制御装置を提供することにある。

く課題を解決するための手段〉 上記目的を達成するため、この発明のモータの制御装置
は、モータの位相を表わす位相信号と基準位相信号とに
基づいて位相サーボ制御を行なう位相フィードバックル
ープと、モータの速度を表わす速度信号と基準速度信号
とに基づいて速度サーボ制御を行なう速度フィードバッ
クループとを有するモータの制御装置において、上記モ
ータが理想的回転速度で回転しているときの速度信号の
周波数と同じ周波数を有する基準クロックを積算すると
共に、上記モータの位相信号を受ける毎にリセットを繰
り返えす第１のカウンターと、上記モータの速度信号の
パルス数を積算すると共に、上記モータの位相信号を受
ける毎にリセットを繰り返す第２のカウンターと、上記
第１のカウンターの積算値と第２のカウンターの積算値
との減算を行なう減算装置と、この減算装置の出力を位
相誤差信号に変換して、上記位相フィードバックループ
に入力するコンバータとを備えることを特徴としている
。

く作用〉 この発明においては、モータの位相を表わす位相信号と
基準位相信号に基づいてモータの位相のフィードバック
制御が行なわれ、またモータの速度を表わす速度信号と
基準速度信号に基づいてモータの速度のフィードバック
制御が行なわれる。

それに加えて、モータの位相はモータの位相を表わす位
相信号間の周期においても、次のようにきめ細かく位相
のフィードバック制御が行なわれる。すなわち、第１の
カウンターは基準クロックを積算し、上記モータの位相
信号を受ける毎にリセットを繰り返す。一方、第２のカ
ウンターは上記モータの速度信号の周波数を積算し、上
記位相信号を受ける毎にリセットを繰り返す。減算装置
は第１のカウンターの積算値と第２カウンターの積算値
との減算を行なう。上記第１．第２のカウンターは上記
基準クロックと同じ周期で計算結果を出力し、減算装置
は第１と第２のカウンターの積算値から上記基準クロッ
クと同じ周期で減算値を出力する。したがって、この減
算値は位相信号の出力される周期間におけるモータの理
想の位相に対する実際の位相のずれを表わすことになる
。

この減算装置からの出力はコンバータを介して位相誤差
信号に変換されて、上記位相フィードバックループに入
力される。したがって、この発明によればモータの実際
の位相を検出する位相信号が出力される間においても、
第１．第２カウンターの出力に基づいてモータの位相の
修正動作をきめ細かく行なうことかできる。

〈実施例〉 第１図はこの発明のモータの制御装置をＶ　ＨＳ方式の
ＶＴＲのキャップスタンモータのサーボ機構の再生モー
ド時に適用した例のブロック図である。

第１図において、１はキャップスタンモータであって、
このモータｌの速度は図示しない周波数発電機によって
検出され、速度信号ＦＧとして出力される。速度エラー
検出回路２は速度信号Ｆ’Ｇと一定周波数を有する基準
速度信号とを受けて、周波数の差を表す速度誤差信号ａ
を出力する。−方、位相エラー検出回路３は、モータｌ
の位相を検出するパルスゼネレータからの信号ＰＣに基
づいて作成されるプレイバックコントロール信号ＰＢＣ
ＴＬと基準位相信号としてのヘッドスイッチングパルス
Ｈ８ＷＰとを受け、−フレーム周期毎にプレイバックコ
ントロール信号ＰＢＣＴＬとヘッドスイッチングパルス
ＨＳ　Ｗ　Ｐとの検出のタイミングの時間差を算出して
、位相誤差信号すを出力する。

一方、第１のカウンター４は、モータ１が正規な回転速
度で回転するときに周波数発電機が出力する速度信号Ｐ
Ｃの周波数と同一の周波数を有する基準クロックを積算
して、積算値ｄをこの基準クロックと同じ周期で出力し
、そしてプレイバックコントロール信号ＰＢＣＴＬを受
ける毎にこの積算値をリセットする。この基争クロック
は周波数の安定している水晶発振器から出力される。ま
た、第２のカウンター５は周波数発電機から速度信号Ｆ
Ｇを受けて、基準クロックと同じ周期で積算値Ｃを出力
する。この第２のカウンター５もプレイバックコントロ
ール信号ＰＢＣＴＬを受けてリセットを行なう。

一方、減算装置６は、第１のカウンター４の積算値ｄと
第２のカウンター５の積算値Ｃとの減算値ｅを算出して
Ｄ／Ａコンバータ７に出力する。Ｄ／Ａコンバータ７は
この減算値ｅをアナログ減算値ｅ°に変換して、位相補
償回路８に入力し、位相補償回路８はアナログ減算値ｅ
゛に位相補償を行なって加算器ＩＩに出力する。加算器
Ｉｆは位相エラー検出回路３からの位相誤差信号すと位
相補償回路８から出力される位相誤差信号とを加え合わ
せて、さらに加算器１２に出力する。この加算器！２は
速度エラー検出回路２からの速度誤差信号ａと加算器１
１からの誤差信号とを加算し、この加算器１２からの出
力は位相補償回路１３で位相補償を行なった後、ドライ
バー１４に入力して、モーター１１の位相と速度につい
てのフィードバック制御を行なう。

このように、このモーターの制御装置は従来と同様に速
度エラー検出回路２と位相エラー検出回路３とに基いて
、実際に検出した速度信号と実際に検出した位相信号と
に基づく速度と位相のフィードバック制御を行なうこと
に加えて、速度信号を積算する第２のカウンターのカウ
ンター値Ｃと基準クロックを積算する第１のカウンター
の積算値との差をとることによって、位相信号間の周期
においても減算装置６からきめ細かく位相誤差を表わす
信号ｅを出力させて位相信号間の周期においてもきめ細
かく位相のサーボ制御を行なうことができる。このよう
にパルスジェネレータが回転位置を検出する間において
位相ずれが生じても直ちに位置誤差を修正することがで
きる。すなわち従来においてはパルスジェネレータが位
相信号を出力する間において位相ずれが生じた場合には
次の位相信号が出力されるまで位相ずれが残るが、この
発明においては速度信号の積算と基準クロックの積算と
に基づいて位相ずれが速度誤差と同様に直ちに修正され
るのである。したがって、このモーターの制御装置によ
れば、きわめてきめ細かい位相のサーボ制御が行なわれ
、ＶＴＲの画質と音質の向上を達成することができるの
である。

第２図は上記実施例をタイムチャートに基づいて説明す
るしのである。

この第２図においては説明を簡略化するために位相信号
ＰＧの１パルスの間に速度信号ＦＧが３パルス発生する
ようにしている。ａの波形は第１の速度誤差信号ａを表
わし、ｂの波形は第１図の位相誤差信号すを表わす。ま
た、Ｃは第２のカウンター５の積算値Ｃをアナログ表現
したものであり、ｄの波形は第１のカウンター４の積算
値ｄをアナログ表現したものであり、ｅは減算装置６の
出力をアナログ表現したものである。

第３図はプレイバックコントロール信号ＰＢｃＴＬが！
パルス出力される間に速度信号ＰＣがＩＯパルス出力す
るとして説明したものである。プレイバックコントロー
ル信号ＰＢＣＴＬの■の位相は基準クロックの位相に等
しいとしている。そして、速度信号ＦＧが外乱により第
３図に示すようになったとき、位相誤差信号すは第３図
の波形図すに示すようにプレイバックコントロール信号
ＰＢＣＴＬが出る間においては位相誤差信号は０として
出力される。この間、速度サーボが最適速度に収束した
としても、従来においては位相誤差信号が得られるのは
次のプレイバックコントロール信号■か得られるまで待
たなければならない。

しかし、この発明においては、第１カウンター４の積算
値ｄと第２カウンター５の積算値Ｃとの差信号ｅを得て
、この差信号ｅを位相誤差信号として位相フィードバッ
クループにフィードバックしているのでプレイバックコ
ントロール信号ＰＢＣＴＬ間において位相エラーが発生
しても直ちに位相エラーの修正動作を行なうことができ
るのである。

〈発明の効果〉 以上より明らかなように、この発明のモーターの制御装
置は、位相信号を受ける毎にリセットを繰り返す第１の
カウンターによってモーターが理想的回転速度で回転し
ているときの速度信号の周波数と同じ周波数を有する基
準クロックを積算する一方、位相信号を受ける毎にリセ
ットを繰り返す第２のカウンターによって上記モーター
の速度信号のパルスを積算し、この第１のカウンターの
積算値と第２のカウンターの積算値との差を減算装置で
減算して、この減算装置の出力をコンバータによって位
相誤差信号に変換して、位相フィードバックループに注
入するようにしているので、位相信号が出力される間に
おいて位相ずれが生じても、この第１と第２のカラン多
−の積算値に基づいて、直ちに位相ずれの修正動作を行
なうことができ、位相ずれのきめ細かい修正動作を行な
うことができる。したがって、この発明のモーターの制
御装置をＶＴＲに用いれば画質と音質の向上を図ること
ができる。

【図面の簡単な説明】

第１図はこの発明のモーターの制御装置の一実施例のブ
ロック図、第２図、第３図は上記実施例の各部の波形図
である。 １・・・モータ、２・・・速度エラー検出回路、３・・
・位相エラー検出回路、４．５・・・カウンター６・・
・減算装置、７・・Ｄ／Ａコンバータ、８、Ｉ３・・・
位相補償回路、１１．１２・・・加算器、１４・・・ド
ライバー

Claims (1)

【特許請求の範囲】
1. （１）モータの位相を表わす位相信号と基準位相信号と
   に基づいて位相サーボ制御を行なう位相フィードバック
   ループと、モータの速度を表わす速度信号と基準速度信
   号とに基づいて速度サーボ制御を行なう速度フィードバ
   ックループとを有するモータの制御装置において、 上記モータが理想的回転速度で回転しているときの速度
   信号の周波数と同じ周波数を有する基準クロックを積算
   すると共に、上記モータの位相信号を受ける毎にリセッ
   トを繰り返えす第１のカウンターと、 上記モータの速度信号のパルス数を積算すると共に、上
   記モータの位相信号を受ける毎にリセットを繰り返す第
   ２のカウンターと、 上記第１のカウンターの積算値と第２のカウンターの積
   算値との減算を行なう減算装置と、この減算装置の出力
   を位相誤差信号に変換して、上記位相フィードバックル
   ープに入力するコンバータとを備えることを特徴とする
   モータの制御装置。