JPH02274012A - デューティ制御回路 - Google Patents
デューティ制御回路Info
- Publication number
- JPH02274012A JPH02274012A JP9487289A JP9487289A JPH02274012A JP H02274012 A JPH02274012 A JP H02274012A JP 9487289 A JP9487289 A JP 9487289A JP 9487289 A JP9487289 A JP 9487289A JP H02274012 A JPH02274012 A JP H02274012A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- ramp wave
- input signal
- duty control
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は電気信号のデユーティ制御回路に関し、特に入
力信号のパルス幅を縮少制御した出力信号でソレノイド
ドライバ用出力トランジスタ等をオン、オフさせるドラ
イバに使用されるものである。
力信号のパルス幅を縮少制御した出力信号でソレノイド
ドライバ用出力トランジスタ等をオン、オフさせるドラ
イバに使用されるものである。
（従来の技術）
この種の従来技術では、第４図に示す如く出力信号をつ
くるのに、入力信号に同期したランプ波と基準信号（Ｆ
／Ｖ信号−周波数を電圧に交換した信号）との比較等で
行なっていた。
くるのに、入力信号に同期したランプ波と基準信号（Ｆ
／Ｖ信号−周波数を電圧に交換した信号）との比較等で
行なっていた。
（発明が解決しようとする課題）
しかしながら上記従来技術では、基準電圧レベルを決め
る入力周波数Ｆの変動や急変があると、基１＄電圧レベ
ルが不定化され、出力信号が得られなかったり、該信号
幅が不安定になったりする問題があった。
る入力周波数Ｆの変動や急変があると、基１＄電圧レベ
ルが不定化され、出力信号が得られなかったり、該信号
幅が不安定になったりする問題があった。
そこで本発明の目的は上記問題点等を改善し、優れたデ
ユーティ制御回路を提供することにある。
ユーティ制御回路を提供することにある。
（課題を解決するための手段と作用）
本発明は、
（１）外部から入力されるパルス信号から、演算の結果
所定のデユーティを有する出力信号を得る手段として、
入力信号に同期するランプ波と、前記出力信号によって
駆動するトランジスタの通電々流（出力電流）を検出し
てその検出電流が設定電流値を超える期間のみ充電され
その他の期間では放電されるコンデンサ電圧（基準電圧
）との電圧比較結果を用いる回路を有し、前記ランプ波
は、入力信号が第１論理レベルから第２論理レベルへの
立ち上がりもしくはこの立ち上がりから所定時間遅延後
に、前記ランプ波の電位が設定電位以下であればこの電
位まで高速充電し、前記設定電位より大の電位であれば
その電位から予め定められた傾斜で第１電位まで充電し
、この電位に到達したら第１の中間電位まで急速放電し
、この第１の中間電位から次の入力信号の論理レベル変
化するまで、予め定められた傾斜で放電する動作を１周
期とする回路から得ることを特徴とするデユーティ制御
回路である。また本発明は、 （２）前記ランプ波が前記第１の中間電位から放電する
時の電位傾斜と、前記入力信号が第１の論理レベルの時
と第２の論理レベルの時とで変化させる手段を具備した
ことを特徴とする前記（１）項に記載のデユーティ制御
回路である。また本発明は、（３）前記ランプ波の放電
時の傾斜を、前記人力信号が第２の論理レベルの時のみ
、電源電圧によって変化させて得る手段を具備したこと
を特徴とする前記（１）項に記載のデユーティ制御回路
である。
所定のデユーティを有する出力信号を得る手段として、
入力信号に同期するランプ波と、前記出力信号によって
駆動するトランジスタの通電々流（出力電流）を検出し
てその検出電流が設定電流値を超える期間のみ充電され
その他の期間では放電されるコンデンサ電圧（基準電圧
）との電圧比較結果を用いる回路を有し、前記ランプ波
は、入力信号が第１論理レベルから第２論理レベルへの
立ち上がりもしくはこの立ち上がりから所定時間遅延後
に、前記ランプ波の電位が設定電位以下であればこの電
位まで高速充電し、前記設定電位より大の電位であれば
その電位から予め定められた傾斜で第１電位まで充電し
、この電位に到達したら第１の中間電位まで急速放電し
、この第１の中間電位から次の入力信号の論理レベル変
化するまで、予め定められた傾斜で放電する動作を１周
期とする回路から得ることを特徴とするデユーティ制御
回路である。また本発明は、 （２）前記ランプ波が前記第１の中間電位から放電する
時の電位傾斜と、前記入力信号が第１の論理レベルの時
と第２の論理レベルの時とで変化させる手段を具備した
ことを特徴とする前記（１）項に記載のデユーティ制御
回路である。また本発明は、（３）前記ランプ波の放電
時の傾斜を、前記人力信号が第２の論理レベルの時のみ
、電源電圧によって変化させて得る手段を具備したこと
を特徴とする前記（１）項に記載のデユーティ制御回路
である。
また本発明は、
（４）前記基準電圧用コンデンサの放＼電時の電位傾斜
を、前記入力信号が第１の論理レベルの時と第２の論理
レベルの時とで変化させる手段を具備したことを特徴と
する前記（１）項に記載のデユーティ制御回路である。
を、前記入力信号が第１の論理レベルの時と第２の論理
レベルの時とで変化させる手段を具備したことを特徴と
する前記（１）項に記載のデユーティ制御回路である。
また本発明は、
（５）前記ランプ波と基準電圧との比較を前記ランプ波
ののぼり傾斜期間のみ行ない、この期間中に前記ランプ
波の電位が前記基準電圧を下まわる期間を前入力信号の
第１の論理レベル期間から減じて得た期間の信号を、デ
ユーティ制御された出力信号とする手段を具備したこと
を特徴とする前記（１）項に記載のデユーティ制御回路
である。また本発明は、 （６）前記出力信号の幅内で前記ランプ波の電位が第２
の中間電位以下まで下がった場合は、前記入力信号の幅
過大と判断して無条件に出力信号無しとする手段を具備
したことを特徴とする前記（５）項に記載のデユーティ
制御回路である。また本発明は、 （７）前記第２の中間電位と同じかまたは大きい第３の
中間電位以下まで前記ランプ波の電位が低下した場合デ
ユーティ制御を禁止し、前記入力信号を出力信号として
出力する手段を具備したことを特徴とする前記（６）項
に記載のデユーティ制御回路である。また本発明は、 （８）前記第３の中間電位以下に前記ランプ波の電位が
低下した場合、前記基準電圧をつくっているコンデンサ
電圧を強制放電し、前記ランプ波電圧が前記基準電圧よ
り高くなるようにすることで、前記デユーティ制御の禁
止を行なう手段を具備したことを特徴とする前記（７）
項に記載のデユーティ制御回路である。また本発明は、 （９）前記コンデンサの充放電の動作をアップダウンカ
ウンタで行なうことを特徴とする前記（１）ないしく８
）のいずれか１つの項記載のデユーティ制御回路である
。また本発明は、 （１０）前記電圧比較をデジタルコンパレータで行なう
ことを特徴とする前記（１）ないしく９）のいずれか１
つの項記載のデユーティ制御回路である。
ののぼり傾斜期間のみ行ない、この期間中に前記ランプ
波の電位が前記基準電圧を下まわる期間を前入力信号の
第１の論理レベル期間から減じて得た期間の信号を、デ
ユーティ制御された出力信号とする手段を具備したこと
を特徴とする前記（１）項に記載のデユーティ制御回路
である。また本発明は、 （６）前記出力信号の幅内で前記ランプ波の電位が第２
の中間電位以下まで下がった場合は、前記入力信号の幅
過大と判断して無条件に出力信号無しとする手段を具備
したことを特徴とする前記（５）項に記載のデユーティ
制御回路である。また本発明は、 （７）前記第２の中間電位と同じかまたは大きい第３の
中間電位以下まで前記ランプ波の電位が低下した場合デ
ユーティ制御を禁止し、前記入力信号を出力信号として
出力する手段を具備したことを特徴とする前記（６）項
に記載のデユーティ制御回路である。また本発明は、 （８）前記第３の中間電位以下に前記ランプ波の電位が
低下した場合、前記基準電圧をつくっているコンデンサ
電圧を強制放電し、前記ランプ波電圧が前記基準電圧よ
り高くなるようにすることで、前記デユーティ制御の禁
止を行なう手段を具備したことを特徴とする前記（７）
項に記載のデユーティ制御回路である。また本発明は、 （９）前記コンデンサの充放電の動作をアップダウンカ
ウンタで行なうことを特徴とする前記（１）ないしく８
）のいずれか１つの項記載のデユーティ制御回路である
。また本発明は、 （１０）前記電圧比較をデジタルコンパレータで行なう
ことを特徴とする前記（１）ないしく９）のいずれか１
つの項記載のデユーティ制御回路である。
即ち本発明では、人力信号幅を、ランプ波と第１の電位
の交差点を境にｔ】とｔｌに分け、１゜の期間（ランプ
波ののぼり傾斜の充電期間）を、ランプ波と基準電圧を
比較してデユーティ制御を行ない得る期間とし、ｔｌを
、ランプ波と基準電圧の関係によらず、必ず出力信号を
オン状態とする期間とし、前記ｔ１の期間において、ラ
ンプ波の電位が前記基準電位を下まわる期間を１゜つま
り実際のデユーティ制御期間、上まわる期間をｔｌ と
した場合、 入力信号幅＋ｔｉ −ｍｔｌ ＋ｔ２ ・・・〔１〕
の関係となる制御を行なう。そして上記ランプ波ののぼ
り傾斜を選択することにより、期間ｔ１を任意に変え得
るデユーティ制御を行なうものである。
の交差点を境にｔ】とｔｌに分け、１゜の期間（ランプ
波ののぼり傾斜の充電期間）を、ランプ波と基準電圧を
比較してデユーティ制御を行ない得る期間とし、ｔｌを
、ランプ波と基準電圧の関係によらず、必ず出力信号を
オン状態とする期間とし、前記ｔ１の期間において、ラ
ンプ波の電位が前記基準電位を下まわる期間を１゜つま
り実際のデユーティ制御期間、上まわる期間をｔｌ と
した場合、 入力信号幅＋ｔｉ −ｍｔｌ ＋ｔ２ ・・・〔１〕
の関係となる制御を行なう。そして上記ランプ波ののぼ
り傾斜を選択することにより、期間ｔ１を任意に変え得
るデユーティ制御を行なうものである。
（実施例）
以下図面を参照して本発明の詳細な説明する。第１図は
同実施例の回路図、第２図は同実施例の動作を説明する
タイミングチャートである。
同実施例の回路図、第２図は同実施例の動作を説明する
タイミングチャートである。
図中１１は電源端子、１２は電源部、１３はデユーティ
制御対象の入力信号の供給端子、１４はデユーティ制御
が行なわれた出力信号を導出するインバータ、１５は基
準電圧用コンデンサ、１６はランプ電圧用コンデンサ、
１７は電位Ｖｏ−Ｖ３形成部である。Ｖ３は第１の電位
、Ｖ２ ｒ ”Ｏ＋Ｖ、はそれぞれ第１．第２．第３
の中間電位である。１８は電位ｖ３とランプ波の比較を
行なうコンパレータである。この比較はトランジスタＱ
１６９．Ｑ１７０の部分で行なう。１つはランプ波形成
部である。ここではコンデンサ１６の充電４位がＶ３に
達したら、トランジスタＱ２１８で充電を止め、トラン
ジスタＱ２１５で、ランプ波電圧を■２まで落とす。Ｒ
ｘはランプ波放電用である。２０はランプ波と比較する
基準電圧形成部で、これは基準電圧の充電部分２１と基
準電圧の放電部分２２を有している。２３はデユーティ
制御範囲ｔ１を決める信号Ｓ１の形成部である。
制御対象の入力信号の供給端子、１４はデユーティ制御
が行なわれた出力信号を導出するインバータ、１５は基
準電圧用コンデンサ、１６はランプ電圧用コンデンサ、
１７は電位Ｖｏ−Ｖ３形成部である。Ｖ３は第１の電位
、Ｖ２ ｒ ”Ｏ＋Ｖ、はそれぞれ第１．第２．第３
の中間電位である。１８は電位ｖ３とランプ波の比較を
行なうコンパレータである。この比較はトランジスタＱ
１６９．Ｑ１７０の部分で行なう。１つはランプ波形成
部である。ここではコンデンサ１６の充電４位がＶ３に
達したら、トランジスタＱ２１８で充電を止め、トラン
ジスタＱ２１５で、ランプ波電圧を■２まで落とす。Ｒ
ｘはランプ波放電用である。２０はランプ波と比較する
基準電圧形成部で、これは基準電圧の充電部分２１と基
準電圧の放電部分２２を有している。２３はデユーティ
制御範囲ｔ１を決める信号Ｓ１の形成部である。
ここからの信号Ｓｌはｔｌの期間のみ“１２レベルであ
る。２４は最大出力電流情報Ｓ２の供給部である。２５
は出力信号形成部及びデユーティ制御禁止部である。こ
こではトランジスタＱ１３７への基準電圧と、トランジ
スタＱ１４０へのランプ波との比較で（Ｓ＋−“１”の
期間のみ）出力信号をつくる。ｖｏ検出部２６はランプ
波と電位Ｖｏを比較し、ランプ波がＶ。より下がったら
デユーティ制御禁止信号をつくり、これをデユーティ制
御禁止部２５へ与える。このことは、入力信号の“０”
期間が長いことを意味し、この場合はデユーティ制御が
必要ないので、デユーティ制御を禁止するのである。
る。２４は最大出力電流情報Ｓ２の供給部である。２５
は出力信号形成部及びデユーティ制御禁止部である。こ
こではトランジスタＱ１３７への基準電圧と、トランジ
スタＱ１４０へのランプ波との比較で（Ｓ＋−“１”の
期間のみ）出力信号をつくる。ｖｏ検出部２６はランプ
波と電位Ｖｏを比較し、ランプ波がＶ。より下がったら
デユーティ制御禁止信号をつくり、これをデユーティ制
御禁止部２５へ与える。このことは、入力信号の“０”
期間が長いことを意味し、この場合はデユーティ制御が
必要ないので、デユーティ制御を禁止するのである。
上記構成の動作の一例は第２図に示される如くで、入力
信号の立ち上がりと共にランプ波の充電が開始される。
信号の立ち上がりと共にランプ波の充電が開始される。
基準電圧は、インバータ１４の出力で駆動されるトラン
ジスタの通電々流（出力電流）を検出し、その検出電流
が設定電流値を超える期間（３２期間）のみ充電され、
その他の期間ではコンデンサ１６で放電される電圧であ
る。コンデンサ１６の電位が、電位ｖｌ以下であれば、
この電位までコンデンサ１６を急速充電し、ｖｌを上ま
わっておればその電位から、予め定める傾斜でランプ波
充電していき、ランプ波がＶ３に達したら電位Ｖ２まで
急速放電し、この電位からランプ波は、予め定める傾斜
で、入力信号の論理レベルが“１″になるまで放電する
動作を１周期としている。
ジスタの通電々流（出力電流）を検出し、その検出電流
が設定電流値を超える期間（３２期間）のみ充電され、
その他の期間ではコンデンサ１６で放電される電圧であ
る。コンデンサ１６の電位が、電位ｖｌ以下であれば、
この電位までコンデンサ１６を急速充電し、ｖｌを上ま
わっておればその電位から、予め定める傾斜でランプ波
充電していき、ランプ波がＶ３に達したら電位Ｖ２まで
急速放電し、この電位からランプ波は、予め定める傾斜
で、入力信号の論理レベルが“１″になるまで放電する
動作を１周期としている。
ここで、デユーティ過大（入力信号が“１”の幅が過大
）を考慮し、コンデンサの電荷が、ｖ２から放電してい
く時の傾斜を、入力信号が“１“の時と“０”の時で変
化させる動作を、トランジスタＱ２１０のところで行な
っている。またランプ波の放電時の傾斜を、入力信号が
“１”の時のみ電源電圧によって変化させ、電源電圧が
高い時の傾斜と、電源電圧が低い時の傾斜に分離してい
る。また基準電圧用コンデンサ１５の傾斜を、人力信号
が“ｌ“の時と“Ｏ”の時とで変化させている。例えば
出力電流が最大の時以外は、常に基準電圧は放電で、こ
れを入力信号“１″の関数とするため、スイッチＳＷ２
で切り換えるようにしている。
）を考慮し、コンデンサの電荷が、ｖ２から放電してい
く時の傾斜を、入力信号が“１“の時と“０”の時で変
化させる動作を、トランジスタＱ２１０のところで行な
っている。またランプ波の放電時の傾斜を、入力信号が
“１”の時のみ電源電圧によって変化させ、電源電圧が
高い時の傾斜と、電源電圧が低い時の傾斜に分離してい
る。また基準電圧用コンデンサ１５の傾斜を、人力信号
が“ｌ“の時と“Ｏ”の時とで変化させている。例えば
出力電流が最大の時以外は、常に基準電圧は放電で、こ
れを入力信号“１″の関数とするため、スイッチＳＷ２
で切り換えるようにしている。
また前記〔１〕式で説明した如く、デユーティ制御期間
は第２図の１． の時間、つまりｔｌの期間において
ランプ波の電位が基準電圧を下まわる期間に行なわれ、
ｔｌ のデユーティ制御期間の制御をすることで実現さ
れるが、そのためにはランプ波ののぼり傾斜角を選択す
る。
は第２図の１． の時間、つまりｔｌの期間において
ランプ波の電位が基準電圧を下まわる期間に行なわれ、
ｔｌ のデユーティ制御期間の制御をすることで実現さ
れるが、そのためにはランプ波ののぼり傾斜角を選択す
る。
また第２図において出力信号が“１”の期間中に、ラン
プ波の電位がＶｏ以下になった場合には、デユーティ過
大（入力信号の幅が過大のこと）と判断し、無条件に出
力信号を“０”とすることもできる。
プ波の電位がＶｏ以下になった場合には、デユーティ過
大（入力信号の幅が過大のこと）と判断し、無条件に出
力信号を“０”とすることもできる。
一方、ランプ波の電位が第２図のＶ。以下に下がった場
合は、ｖｏ検出部２６でそれを検出する。
合は、ｖｏ検出部２６でそれを検出する。
それは入力信号の“０”期間が長いことに対応するから
、この場合はデユーティ制御不要で、この制御を禁止部
２５で禁止し、入力信号をそのまま出力信号とする制御
を行なう。この制御の実現方法としては、電位Ｖｌ以下
にランプ波電位が下がったら、基準電圧用コンデンサ１
５を強制放電し、ランプ波電圧が基準電圧より高くする
ことで、上記デユーティ制御の禁止を行なうものである
。
、この場合はデユーティ制御不要で、この制御を禁止部
２５で禁止し、入力信号をそのまま出力信号とする制御
を行なう。この制御の実現方法としては、電位Ｖｌ以下
にランプ波電位が下がったら、基準電圧用コンデンサ１
５を強制放電し、ランプ波電圧が基準電圧より高くする
ことで、上記デユーティ制御の禁止を行なうものである
。
上記のようなデユーティ制御であれば、第２図の時間ｔ
２の確保が行なえるため、第３図（ａ）の如く入力周波
数全域で適正なデユーティを確保ができる。つまり従来
は第４図の如く周波数Ｆの変動等で、基弗電圧の位置が
保証され難く、低周波でデユーティ過大、高周波でデユ
ーティ不足等の問題があったが、第３図（ａ）ではその
ようなことがない。また本発明では第２図の時間ｔ１゜
ｔｌが確保されるため、第３図（ｂ）の如く入力信号周
波数の急速スィーブ時の応答性がよい。ちなみに第４図
の従来例では入力周波数Ｆが急変すると、基準電圧のふ
らつきで、第３図（ｂ）の如く出力デユーティの落ち込
みがあったが、本発明ではそのようなことがない。また
第２図の電位Ｖｏ、Ｖ２が一定で、ランプ波の放電傾斜
も一度決めれば一定だから、Ｖ２からＶｏにいたる時間
が一定化され、第３図（Ｃ）の如くデユーティ過大検出
機能が良好である。このため第２図の出力電流波形が過
大となって、出力トランジスタを加熱したりする等の事
故も防止できる。
２の確保が行なえるため、第３図（ａ）の如く入力周波
数全域で適正なデユーティを確保ができる。つまり従来
は第４図の如く周波数Ｆの変動等で、基弗電圧の位置が
保証され難く、低周波でデユーティ過大、高周波でデユ
ーティ不足等の問題があったが、第３図（ａ）ではその
ようなことがない。また本発明では第２図の時間ｔ１゜
ｔｌが確保されるため、第３図（ｂ）の如く入力信号周
波数の急速スィーブ時の応答性がよい。ちなみに第４図
の従来例では入力周波数Ｆが急変すると、基準電圧のふ
らつきで、第３図（ｂ）の如く出力デユーティの落ち込
みがあったが、本発明ではそのようなことがない。また
第２図の電位Ｖｏ、Ｖ２が一定で、ランプ波の放電傾斜
も一度決めれば一定だから、Ｖ２からＶｏにいたる時間
が一定化され、第３図（Ｃ）の如くデユーティ過大検出
機能が良好である。このため第２図の出力電流波形が過
大となって、出力トランジスタを加熱したりする等の事
故も防止できる。
なお本発明は上記した実施例のみに限られず種々の応用
が可能である。例えば本発明でいう「立ち上がり」 「
立ち下がり」 「充、放電」等の意味は正方向のみでな
く、負方向に考えてもよいものである。
が可能である。例えば本発明でいう「立ち上がり」 「
立ち下がり」 「充、放電」等の意味は正方向のみでな
く、負方向に考えてもよいものである。
以上説明した如く本発明によれば、入力信号の周波数全
域にわたり適正デユーティを確保でき、入力信号の周波
数の急速スィーブ時の応答性が良好で、デユーティ過大
検出機能が良好となる等の利点を有したデユーティ検出
回路が提供できるものでる。
域にわたり適正デユーティを確保でき、入力信号の周波
数の急速スィーブ時の応答性が良好で、デユーティ過大
検出機能が良好となる等の利点を有したデユーティ検出
回路が提供できるものでる。
第１図は本発明の一実施例の回路図、第２図は同回路の
動作を説明するためのタイミングチャート、第３図は上
記実施例の効果を示す特性図、第４図は従来回路の動作
を示すタイミングチャートである。 １１・・・電源、１３・・・入力信号供給端、１４・・
・出力信号送出用インバータ、１５・・・基亭電圧用コ
ンデンサ、］６・・・ランプ波形成用コンデンサ、１７
・・・各電位形成部、１８・・・Ｖ３検出コンパレータ
、１つ・・・ランプ波形成部、２０・・・基＄電圧形成
部、２３・・・Ｓ１形成部、２４・・・Ｓ２供給部、２
５・・・出力信号形成部及びデユーティ制御禁止部、２
６・・・Ｖｏ検出部。 出願人代理人 弁理士 鈴江武彦 入力周波数 時間 を 第 図
動作を説明するためのタイミングチャート、第３図は上
記実施例の効果を示す特性図、第４図は従来回路の動作
を示すタイミングチャートである。 １１・・・電源、１３・・・入力信号供給端、１４・・
・出力信号送出用インバータ、１５・・・基亭電圧用コ
ンデンサ、］６・・・ランプ波形成用コンデンサ、１７
・・・各電位形成部、１８・・・Ｖ３検出コンパレータ
、１つ・・・ランプ波形成部、２０・・・基＄電圧形成
部、２３・・・Ｓ１形成部、２４・・・Ｓ２供給部、２
５・・・出力信号形成部及びデユーティ制御禁止部、２
６・・・Ｖｏ検出部。 出願人代理人 弁理士 鈴江武彦 入力周波数 時間 を 第 図
Claims (10)
- （１）外部から入力されるパルス信号から、演算の結果
所定のデューティを有する出力信号を得る手段として、
入力信号に同期するランプ波と、前記出力信号によって
駆動するトランジスタの通電々流（出力電流）を検出し
てその検出電流が設定電流値を超える期間のみ充電され
その他の期間では放電されるコンデンサ電圧（基準電圧
）との電圧比較結果を用いる回路を有し、前記ランプ波
は、入力信号が第１論理レベルから第２論理レベルへの
立ち上がりもしくはこの立ち上がりから所定時間遅延後
に、前記ランプ波の電位が設定電位以下であればこの電
位まで高速充電し、前記設定電位より大の電位であれば
その電位から予め定められた傾斜で第１電位まで充電し
、この電位に到達したら第１の中間電位まで急速放電し
、この第１の中間電位から次の入力信号の論理レベル変
化するまで、予め定められた傾斜で放電する動作を１周
期とする回路から得ることを特徴とするデューティ制御
回路。 - （２）前記ランプ波が前記第１の中間電位から放電する
時の電位傾斜を、前記入力信号が第１の論理レベルの時
と第２の論理レベルの時とで変化させる手段を具備した
ことを特徴とする請求項１に記載のデューティ制御回路
。 - （３）前記ランプ波の放電時の傾斜を、前記入力信号が
第２の論理レベルの時のみ、電源電圧によって変化させ
て得る手段を具備したことを特徴とする請求項１に記載
のデューティ制御回路。 - （４）前記基準電圧用コンデンサの放電時の電位傾斜を
、前記入力信号が第１の論理レベルの時と第２の論理レ
ベルの時とで変化させる手段を具備したことを特徴とす
る請求項１に記載のデューティ制御回路。 - （５）前記ランプ波と基準電圧との比較を前記ランプ波
ののぼり傾斜期間のみ行ない、この期間中に前記ランプ
波の電位が前記基準電圧を下まわる期間を前入力信号の
第１の論理レベル期間から減じて得た期間の信号を、デ
ューティ制御された出力信号とする手段を具備したこと
を特徴とする請求項１に記載のデューティ制御回路。 - （６）前記出力信号の幅内で前記ランプ波の電位が第２
の中間電位以下まで下がった場合は、前記入力信号の幅
過大と判断して無条件に出力信号無しとする手段を具備
したことを特徴とする請求項５に記載のデューティ制御
回路。 - （７）前記第２の中間電位と同じかまたは大きい第３の
中間電位以下まで前記ランプ波の電位が低下した場合デ
ューティ制御を禁止し、前記入力信号を出力信号として
出力する手段を具備したことを特徴とする請求項６に記
載のデューティ制御回路。 - （８）前記第３の中間電位以下に前記ランプ波の電位が
低下した場合、前記基準電圧をつくっているコンデンサ
電圧を強制放電し、前記ランプ波電圧が前記基準電圧よ
り高くなるようにすることで、前記デューティ制御の禁
止を行なう手段を具備したことを特徴とする請求項７に
記載のデューティ制御回路。 - （９）前記コンデンサの充放電の動作をアップダウンカ
ウンタで行なうことを特徴とする請求項１ないし８のい
ずれか１つの項記載のデューティ制御回路。 - （１０）前記電圧比較をデジタルコンパレータで行なう
ことを特徴とする請求項１ないし９のいずれか１つの項
記載のデューティ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9487289A JPH02274012A (ja) | 1989-04-14 | 1989-04-14 | デューティ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9487289A JPH02274012A (ja) | 1989-04-14 | 1989-04-14 | デューティ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02274012A true JPH02274012A (ja) | 1990-11-08 |
Family
ID=14122144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9487289A Pending JPH02274012A (ja) | 1989-04-14 | 1989-04-14 | デューティ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02274012A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8440053B2 (en) | 2010-04-02 | 2013-05-14 | International Paper Company | Method and system using surfactants in paper sizing composition to inhibit deposition of multivalent fatty acid salts |
-
1989
- 1989-04-14 JP JP9487289A patent/JPH02274012A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8440053B2 (en) | 2010-04-02 | 2013-05-14 | International Paper Company | Method and system using surfactants in paper sizing composition to inhibit deposition of multivalent fatty acid salts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1711670B (zh) | 用于直流/直流转换器的控制器 | |
| US7268525B2 (en) | Buck-boost converter | |
| US10205376B2 (en) | Switch control circuit including multipin to set dead time information and/or protection mode | |
| KR19980018272A (ko) | 인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로 | |
| US20090039921A1 (en) | Voltage detecting circuit and battery device using same | |
| US12424919B2 (en) | Controller and method for controlling a voltage converter | |
| US7049800B2 (en) | Switching mode voltage regulator and method thereof | |
| US10284087B2 (en) | Step-up/step-down DC-DC converter | |
| JPS602873B2 (ja) | スイツチング安定化電源回路 | |
| JPH02274012A (ja) | デューティ制御回路 | |
| JPH114550A (ja) | 充電発電機の制御装置 | |
| US7535206B2 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
| US7403062B2 (en) | Dual edge modulated charge pumping circuit and method | |
| JP2712522B2 (ja) | 誘導加熱調理器 | |
| JP3371960B2 (ja) | 直流−直流変換器 | |
| JPH054345Y2 (ja) | ||
| JP3051488B2 (ja) | 電源装置 | |
| JPH0421357A (ja) | スイッチングレギュレータ | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| JP3139518B2 (ja) | 直流−直流変換器 | |
| JP3063812B2 (ja) | 直流−直流変換器 | |
| JPH09266673A (ja) | 直流電源装置 | |
| JP2000050648A (ja) | 圧電トランス駆動回路及び駆動方法 | |
| JP2001145372A (ja) | 電源装置制御回路 | |
| JP3063811B2 (ja) | 直流−直流変換器 |