JPH02274106A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPH02274106A JPH02274106A JP1097113A JP9711389A JPH02274106A JP H02274106 A JPH02274106 A JP H02274106A JP 1097113 A JP1097113 A JP 1097113A JP 9711389 A JP9711389 A JP 9711389A JP H02274106 A JPH02274106 A JP H02274106A
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- mixer
- unbalanced
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、低雑音、低歪のミキサ回路に関するものであ
る。
る。
従来の技術
近年、高周波機器類の高性能化に伴ない、低雑音、低歪
のミキサ回路が強く求められている。
のミキサ回路が強く求められている。
以下に従来のミキサ回路について説明する。
第６図は従来のダブルバランストミキサ回路を示すもの
である。第６図において１０１〜１１０はＦＥＴ（電界
効果トランジスタ）、１１１〜１２０は抵抗器、１２１
〜１２８はコンデンサ、１３０はＬＯ信号入力端子、１
３１はＲＦ信号入力端子、１３２ 、１３３は中間周波
信号（以後ＩＦ倍信号呼ぶ）出力端子、１４０〜１４２
はそれぞれＦＥＴ１０１〜１０４，１０６〜１０６およ
び１０８〜１０９のゲートバイアス印加端子、１６０は
電源端子、１６１は接地である。
である。第６図において１０１〜１１０はＦＥＴ（電界
効果トランジスタ）、１１１〜１２０は抵抗器、１２１
〜１２８はコンデンサ、１３０はＬＯ信号入力端子、１
３１はＲＦ信号入力端子、１３２ 、１３３は中間周波
信号（以後ＩＦ倍信号呼ぶ）出力端子、１４０〜１４２
はそれぞれＦＥＴ１０１〜１０４，１０６〜１０６およ
び１０８〜１０９のゲートバイアス印加端子、１６０は
電源端子、１６１は接地である。
以上の様に構成されたダブルバランストミキサ回路の動
作を説明する。
作を説明する。
ＲＦ端子３１およびＬＯ端子１３０から入力された信号
は、それぞれＦＥＴ１０５〜１ｏアおよびＦＥＴ１０８
〜１１０で構成される不平衡−平衡変換回路により不平
衡信号に変換され、ＦＥＴ１ｏ１〜１０４で構成される
ダブルバランストミキサに入力される。今、ＲＦ倍信号
周波数をｆｌ。
は、それぞれＦＥＴ１０５〜１ｏアおよびＦＥＴ１０８
〜１１０で構成される不平衡−平衡変換回路により不平
衡信号に変換され、ＦＥＴ１ｏ１〜１０４で構成される
ダブルバランストミキサに入力される。今、ＲＦ倍信号
周波数をｆｌ。
ＬＯ倍信号周波数をｆ２とすると、ダブルバランストミ
キサによｆ）ＲＦ 、ＬＯの各信号は周波数混合され、
ＩＦ端子１３２ 、１３３に、Ｉｆ１±ｆ２の周波数の
ＩＦ倍信号出力される。このときダブルバランストミキ
サ内で発生した２次歪は、ＩＦ出力端子に接続される平
衡−不平衡変換器により打ち消すことができる。
キサによｆ）ＲＦ 、ＬＯの各信号は周波数混合され、
ＩＦ端子１３２ 、１３３に、Ｉｆ１±ｆ２の周波数の
ＩＦ倍信号出力される。このときダブルバランストミキ
サ内で発生した２次歪は、ＩＦ出力端子に接続される平
衡−不平衡変換器により打ち消すことができる。
発明が解決しようとする課題
しかしながら、上記従来の構成では大きな変換利得を得
るために端子１３ｏからＲＦ倍信号、端子１３１からＬ
Ｏ倍信号入力すると、ＦＥＴ１０１〜１０４のゲートに
入力されるＲＦ倍信号振幅が大きくなりすぎて、ＦＥＴ
１０１〜１０４の最大許容入力振幅（以後ダイナミック
レンジと呼ぶ）を越えるため、ＦＥＴ１０１〜１０４で
発生する３次歪が大きくなるという欠点を有していた。
るために端子１３ｏからＲＦ倍信号、端子１３１からＬ
Ｏ倍信号入力すると、ＦＥＴ１０１〜１０４のゲートに
入力されるＲＦ倍信号振幅が大きくなりすぎて、ＦＥＴ
１０１〜１０４の最大許容入力振幅（以後ダイナミック
レンジと呼ぶ）を越えるため、ＦＥＴ１０１〜１０４で
発生する３次歪が大きくなるという欠点を有していた。
また、ＦＥＴ１０８，１０９の非線形性により、２次、
３次歪が発生するという欠点をも有していた。
３次歪が発生するという欠点をも有していた。
本発明は上記従来の問題点を解決するもので、低歪高利
得かつ低雑音のミキサ回路を提供することを目的とする
。
得かつ低雑音のミキサ回路を提供することを目的とする
。
課題を解決するための手段
この目的を達成するために本発明のミキサ回路は、
（１）ＦＥＴを用いたバランストミキサの入力端と不平
衡−平衡変換器出力端との接続点と接地間ニ、前記バラ
ンストミキサの入力インピーダンスおよび不平衡−平衡
変換器の出力インピーダンスよりも低い抵抗値をもつ抵
抗器と接続するもの。
衡−平衡変換器出力端との接続点と接地間ニ、前記バラ
ンストミキサの入力インピーダンスおよび不平衡−平衡
変換器の出力インピーダンスよりも低い抵抗値をもつ抵
抗器と接続するもの。
（２）ＦＥＴを用いたバランストミキサのゲートおよび
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサを構成する各ＦＥＴのソ
ース端子に、抵抗器を直列に接続するもの。
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサを構成する各ＦＥＴのソ
ース端子に、抵抗器を直列に接続するもの。
（３）ＦＥＴを用いたバランストミキサのゲートおよび
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサのソース共通接続点と不
平衡−平衡変換器出力端との接続点に、抵抗器を直列に
接続するもの。
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサのソース共通接続点と不
平衡−平衡変換器出力端との接続点に、抵抗器を直列に
接続するもの。
（４）ＦＥＴを用いたバランストミキサのゲートおよび
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサを構成するＦＥＴのソー
スに接続される前記不平衡−平衡変換器を複数個のＦＥ
Ｔからなる差動増幅器で構成し、前記差動増幅器の差動
対をなすＦＥＴのソース端子に抵抗器を直列に接続する
もの。
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサを構成するＦＥＴのソー
スに接続される前記不平衡−平衡変換器を複数個のＦＥ
Ｔからなる差動増幅器で構成し、前記差動増幅器の差動
対をなすＦＥＴのソース端子に抵抗器を直列に接続する
もの。
（５）ＦＥＴを用いたバランストミキサのゲートおよび
ソースにそれぜれ不平衡−平衡変換器を接続した回路に
おいて前記バランストミキサを構成するＦＥＴのゲート
に接続される前記不平衡−平衡変換器を、複数個のＦＥ
Ｔからなる差動増幅器で構成し、前記差動増幅器の差動
対をなすＦＥＴのそれぞれのゲート端子とドレイン端子
の間に帰還回路を接続する。
ソースにそれぜれ不平衡−平衡変換器を接続した回路に
おいて前記バランストミキサを構成するＦＥＴのゲート
に接続される前記不平衡−平衡変換器を、複数個のＦＥ
Ｔからなる差動増幅器で構成し、前記差動増幅器の差動
対をなすＦＥＴのそれぞれのゲート端子とドレイン端子
の間に帰還回路を接続する。
作 用
この構成により、
（１） ダブルバランストミキサを構成するＦＥＴに
入力されるＲＦ倍信号振幅を小さくすることができる。
入力されるＲＦ倍信号振幅を小さくすることができる。
（２） ダブルバランストミキサを構成するＦＥＴの
ダイナミックレンジを拡大することができる。
ダイナミックレンジを拡大することができる。
（３） （２）に同じ
（４） ＲＦ倍信号不平衡−平衡変換を行なう差動ＭＨ
ＩＩ器を構成するＦＥＴのダイナミックレンジを拡大す
ることができる。
ＩＩ器を構成するＦＥＴのダイナミックレンジを拡大す
ることができる。
（５）ＲＦ倍信号不平衡−平衡変換を行なう差動増幅器
を構成するＦＥＴの入力インピーダンスを下げ、入力信
号の振幅を小さくすることができる。
を構成するＦＥＴの入力インピーダンスを下げ、入力信
号の振幅を小さくすることができる。
ため、低歪、高利得、低雑音のダブルバランストミキサ
を実現することができる。
を実現することができる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は本発明の特許請求の範囲１の実施例におけるダ
ブルバランストミキサの回路図を示すものである。第１
図において、１０１〜１１０はＦＥＴ、 １１１〜１２
０，１６２，１６３は抵抗器、１２１〜１２８，１６０
，１６１はコンデンサ、１３０はＲＦ信号入力端子、１
３１はＬＯ信号入力端子、１３２ 、１３３はＩＦ信号
出力端子、１４０〜１４２はＦＥＴのバイアス電圧印加
端子、１５０は電源端子、１６１は接地である。以上の
様に構成されたダブルバランストミキサ回路の動作につ
いて説明する。ＲＦ信号入力端子１３０およびＬＯ信号
入力端子１３１から入力されたＲＦ倍信号周波数ｆ１）
およびＬＯ倍信号周波数ｆ２）はそれぞれ、ＦＥＴ１ｏ
６〜１０７，１０８〜１１０で構成される不平衡−平衡
変換器により平衡信号に変換された後、ＦＥＴ１ｏ１〜
１０４で構成されるダブルバランストミキサに入力され
、周波数変換されたＩＦ倍信号周波数Ｉｆ、±ｆ２１が
、ＩＦ信号出力端子１３２゜１３３に出力される。
ブルバランストミキサの回路図を示すものである。第１
図において、１０１〜１１０はＦＥＴ、 １１１〜１２
０，１６２，１６３は抵抗器、１２１〜１２８，１６０
，１６１はコンデンサ、１３０はＲＦ信号入力端子、１
３１はＬＯ信号入力端子、１３２ 、１３３はＩＦ信号
出力端子、１４０〜１４２はＦＥＴのバイアス電圧印加
端子、１５０は電源端子、１６１は接地である。以上の
様に構成されたダブルバランストミキサ回路の動作につ
いて説明する。ＲＦ信号入力端子１３０およびＬＯ信号
入力端子１３１から入力されたＲＦ倍信号周波数ｆ１）
およびＬＯ倍信号周波数ｆ２）はそれぞれ、ＦＥＴ１ｏ
６〜１０７，１０８〜１１０で構成される不平衡−平衡
変換器により平衡信号に変換された後、ＦＥＴ１ｏ１〜
１０４で構成されるダブルバランストミキサに入力され
、周波数変換されたＩＦ倍信号周波数Ｉｆ、±ｆ２１が
、ＩＦ信号出力端子１３２゜１３３に出力される。
このとき、不平衡変換されたＲＦ倍信号、６０Ωの特性
インピーダンスをもつ信号線から、数百〜数にΩのイン
ピーダンスをもつＦＥＴのゲートに入力されるが、入出
力の電力が等しいことから、ｖｔｎ”Ｒｉｎ ＝”ｏｕ
ｔ’／Ｒｏｕｔ に従って、ゲートにおける信号振幅
が非常に大きくなる。信号振幅が大きいほど歪成分は大
きくなるので、これを防ぐため、１００〜３００Ωの抵
抗器をもつ抵抗器１６２ 、１６３を接続し、ゲートに
おける信号振幅を小さくし、歪成分を小さくすることが
できる。
インピーダンスをもつ信号線から、数百〜数にΩのイン
ピーダンスをもつＦＥＴのゲートに入力されるが、入出
力の電力が等しいことから、ｖｔｎ”Ｒｉｎ ＝”ｏｕ
ｔ’／Ｒｏｕｔ に従って、ゲートにおける信号振幅
が非常に大きくなる。信号振幅が大きいほど歪成分は大
きくなるので、これを防ぐため、１００〜３００Ωの抵
抗器をもつ抵抗器１６２ 、１６３を接続し、ゲートに
おける信号振幅を小さくし、歪成分を小さくすることが
できる。
第２図は本発明の特許請求の範囲２の第１の実施例と示
すものである。第２図において、第１図と異なる点は、
コンデンサ１８０ 、１６１と抵抗器１６２ 、１６３
を省き、抵抗１了ｏ〜１了３を接続したことである。第
２図の回路の基本的動作は、特許請求の範囲１の実施例
と同様であるが、抵抗器１７０〜１７３によりダブルバ
ランストミキサを構成するＦＥＴ１０１〜１０４のダイ
ナミックレンジを拡大することができる。
すものである。第２図において、第１図と異なる点は、
コンデンサ１８０ 、１６１と抵抗器１６２ 、１６３
を省き、抵抗１了ｏ〜１了３を接続したことである。第
２図の回路の基本的動作は、特許請求の範囲１の実施例
と同様であるが、抵抗器１７０〜１７３によりダブルバ
ランストミキサを構成するＦＥＴ１０１〜１０４のダイ
ナミックレンジを拡大することができる。
第３図は、本発明の特許請求の範囲３の実施例を示すも
のである。第２図と異なる点は抵抗器１７０〜１７４を
省き抵抗器１８０，１８１を接続したことである。抵抗
器１８０〜１８１によシ、第２図の回路と同様の効果を
得ることができる。
のである。第２図と異なる点は抵抗器１７０〜１７４を
省き抵抗器１８０，１８１を接続したことである。抵抗
器１８０〜１８１によシ、第２図の回路と同様の効果を
得ることができる。
第４図は本発明の特許請求の範囲４の実施例を示すもの
である。第１図と異なる点は、コンデンサ１６０，１６
１と抵抗１６２ 、１６３を省き、抵抗器１９０，１９
１と接続したことである。第４図の回路の動作は特許請
求の範囲１の実施例と同様であるが、抵抗器１９０，１
９１により、ＦＥＴ１０８．１０９のダイナミックレン
ジを拡大することができる。
である。第１図と異なる点は、コンデンサ１６０，１６
１と抵抗１６２ 、１６３を省き、抵抗器１９０，１９
１と接続したことである。第４図の回路の動作は特許請
求の範囲１の実施例と同様であるが、抵抗器１９０，１
９１により、ＦＥＴ１０８．１０９のダイナミックレン
ジを拡大することができる。
第６図は本発明の特許請求の範囲６の実施例を示すもの
である。第１図と異なる点は、コンデンサ１６０，１６
１と抵抗器１６２ 、１６３を省き、コンデンサ２００
．２Ｑ１と抵抗器２０２ 、２０３による帰還回路を接
続した点である３、第５図の回路の動作は、特許請求の
範囲１の実施例の回路と同様であるが、帰還回路により
ＦＫＴ１０８，１０９のゲートにおけるＲＦ入力信号の
振幅を小さくすることができる。
である。第１図と異なる点は、コンデンサ１６０，１６
１と抵抗器１６２ 、１６３を省き、コンデンサ２００
．２Ｑ１と抵抗器２０２ 、２０３による帰還回路を接
続した点である３、第５図の回路の動作は、特許請求の
範囲１の実施例の回路と同様であるが、帰還回路により
ＦＫＴ１０８，１０９のゲートにおけるＲＦ入力信号の
振幅を小さくすることができる。
発明の効果
以上の様に本発明は、ダブルバランストミキサを構成す
るＦＥＴのゲートにＲＦ倍信号、ソースにＬＯ倍信号そ
れぞれ入力することにより、高利得、低雑音を得るだけ
でなく、下記Ｏ）〜（４）の効果により、同時に低歪の
ダブルバランストミキサを実現することができる。
るＦＥＴのゲートにＲＦ倍信号、ソースにＬＯ倍信号そ
れぞれ入力することにより、高利得、低雑音を得るだけ
でなく、下記Ｏ）〜（４）の効果により、同時に低歪の
ダブルバランストミキサを実現することができる。
（１）ＲＦ信号側の不平衡−平衡変換回路の出力と、ダ
ブルバランストミキサのゲート入力との接続点と、低抵
抗で接地することにより、ダブルバランストミキサに入
力されるＲＦ倍信号振幅を抑える。
ブルバランストミキサのゲート入力との接続点と、低抵
抗で接地することにより、ダブルバランストミキサに入
力されるＲＦ倍信号振幅を抑える。
（２） ダブ７レバランストミキサを構成するＦＥＴ
のソースに抵抗を直列に接続することにより、ＦＥＴの
ダイナミックレンジを拡大する。
のソースに抵抗を直列に接続することにより、ＦＥＴの
ダイナミックレンジを拡大する。
（３）ダブルバランストミキサを構成するＦＥＴのソー
ス共通接読点とＬＯ側の不平衡−平衡変換器出力との間
に抵抗器を接続する。
ス共通接読点とＬＯ側の不平衡−平衡変換器出力との間
に抵抗器を接続する。
（４） ＲＦ側の不平衡−平衡変換器を構成するＦＥＴ
のソースに抵抗を直列に接続することにより、ＦＥＴの
ダイナミックレンジを拡大する。
のソースに抵抗を直列に接続することにより、ＦＥＴの
ダイナミックレンジを拡大する。
（５）ＲＦ側の不平衡−平衡変換器を構成するＦＥＴの
ゲートとソース間に帰還回路を接続することにより、Ｆ
ＥＴの入力インピーダンスを下げる。
ゲートとソース間に帰還回路を接続することにより、Ｆ
ＥＴの入力インピーダンスを下げる。
第１図〜第５図は本発明の各実施例のミキサ回路図、第
６図は従来のダブルバランストミキサの回路図である。 １０１〜１１０・・・・・・ＦＥＴ １１ｊ〜１２０
゜１８２ 、１６３・・・・・・抵抗器。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名〜 う ぢ 口） 、３
６図は従来のダブルバランストミキサの回路図である。 １０１〜１１０・・・・・・ＦＥＴ １１ｊ〜１２０
゜１８２ 、１６３・・・・・・抵抗器。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名〜 う ぢ 口） 、３
Claims (5)
- （１）電界効果トランジスタを用いたバランストミキサ
のゲートおよびソースにそれぞれ不平衡−平衡変換器を
接続した回路において、前記バランストミキサの入力端
と不平衡−平衡変換器出力端との接続点と接地間に、前
記バランストミキサのゲート入力インピーダンスおよび
不平衡−平衡変換器の出力インピーダンスよりも低い抵
抗値をもつ抵抗器を接続したミキサ回路。 - （２）電界効果トランジスタを用いたバランストミキサ
のゲートおよびソースにそれぞれ不平衡−平衡変換器を
接続した回路において、前記バランストミキサを構成す
る各スランジスタのソース端子に、抵抗器を直列に接続
したミキサ回路。 - （３）電界効果トランジスタを用いたバランストミキサ
のゲートおよびソースにそれぞれ不平衡−平衡変換器を
接続した回路において前記バランストミキサのトランジ
スタのソース共通接続点と不平衡−平衡変換器出力端と
の接続点に、抵抗を直列に接続したミキサ回路。 - （４）電界効果トランジスタを用いたバランストミキサ
のゲートおよびソースに、それぞれ不平衡−平衡変換器
を接続した回路において、前記バランストミキサを構成
するトランジスタのソースに接続される前記不平衡−平
衡変換器を、複数個のトランジスタから成る差動増幅器
で構成し、前記差動増幅器の差動対をなすトランジスタ
のソース端子に抵抗器を直列に接続したミキサ回路。 - （５）電界効果トランジスタを用いたバランストミキサ
のゲートおよびソースにそれぞれ不平衡−平衡変換器を
接続した回路において、前記バランストミキサを構成す
るトランジスタのゲートに接続される前記不平衡−平衡
変換器を、複数個のトランジスタから成る差動増幅器で
構成し、前記差動増幅器の差動対をなすトランジスタの
それぞれのゲート端子とドレイン端子の間に帰還回路を
接続したミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097113A JPH02274106A (ja) | 1989-04-17 | 1989-04-17 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097113A JPH02274106A (ja) | 1989-04-17 | 1989-04-17 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02274106A true JPH02274106A (ja) | 1990-11-08 |
Family
ID=14183524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1097113A Pending JPH02274106A (ja) | 1989-04-17 | 1989-04-17 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02274106A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358358B1 (ko) * | 2000-01-27 | 2002-10-25 | 한국전자통신연구원 | 고 대역통과 특성에 의해 디씨 오프셋 특성을 개선한주파수 혼합기 회로 |
| JP2009519643A (ja) * | 2005-12-15 | 2009-05-14 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | ミキサ回路および方法 |
| JP2010056605A (ja) * | 2008-08-26 | 2010-03-11 | Asahi Kasei Electronics Co Ltd | ミキサ回路、ミキサ回路の製造方法及び半導体集積回路 |
| JP2012015961A (ja) * | 2010-07-05 | 2012-01-19 | Toshiba Corp | 周波数変換回路、信号処理回路及び受信機 |
| JP2012507956A (ja) * | 2008-10-30 | 2012-03-29 | クゥアルコム・インコーポレイテッド | ミキサ・アーキテクチャ |
-
1989
- 1989-04-17 JP JP1097113A patent/JPH02274106A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358358B1 (ko) * | 2000-01-27 | 2002-10-25 | 한국전자통신연구원 | 고 대역통과 특성에 의해 디씨 오프셋 특성을 개선한주파수 혼합기 회로 |
| JP2009519643A (ja) * | 2005-12-15 | 2009-05-14 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | ミキサ回路および方法 |
| JP2012182817A (ja) * | 2005-12-15 | 2012-09-20 | Telefon Ab L M Ericsson | ミキサ回路を備える受信回路および無線通信装置 |
| JP2010056605A (ja) * | 2008-08-26 | 2010-03-11 | Asahi Kasei Electronics Co Ltd | ミキサ回路、ミキサ回路の製造方法及び半導体集積回路 |
| JP2012507956A (ja) * | 2008-10-30 | 2012-03-29 | クゥアルコム・インコーポレイテッド | ミキサ・アーキテクチャ |
| US8515362B2 (en) | 2008-10-30 | 2013-08-20 | Qualcomm, Incorporated | Mixer architectures |
| JP2014112874A (ja) * | 2008-10-30 | 2014-06-19 | Qualcomm Incorporated | ミキサ・アーキテクチャ |
| JP2012015961A (ja) * | 2010-07-05 | 2012-01-19 | Toshiba Corp | 周波数変換回路、信号処理回路及び受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6807407B2 (en) | Dual double balanced mixer | |
| US8169266B2 (en) | Mixer circuits and methods | |
| KR100390257B1 (ko) | 반도체 회로 | |
| JPH01160107A (ja) | 平衡電圧−電流変換器 | |
| JPH0417405A (ja) | ミキサ回路 | |
| US4461042A (en) | Transistor balanced mixer | |
| US6631257B1 (en) | System and method for a mixer circuit with anti-series transistors | |
| JPS6115426A (ja) | ミキサ装置 | |
| US4727597A (en) | Mixer arrangement | |
| US9008604B1 (en) | Mixer with linearized input | |
| JPH02274106A (ja) | ミキサ回路 | |
| JPH0156563B2 (ja) | ||
| JPS5949723B2 (ja) | 増幅装置 | |
| JPS6243561B2 (ja) | ||
| US20030064698A1 (en) | Linearization apparatus for mixer | |
| US6400936B1 (en) | Low-noise lossless feedback double-balanced active mixers | |
| US6393267B1 (en) | Lossless feedback double-balance active mixers | |
| EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
| KR100650329B1 (ko) | 깊은 엔웰 씨모스로 구현된 수직형 바이폴라 접합트랜지스터를 이용한 수신기. | |
| JPH05175755A (ja) | 差動増幅回路及び、それを用いる周波数ミキサ回路 | |
| JPH02296408A (ja) | 差動増幅回路 | |
| JPH0124979Y2 (ja) | ||
| JPH04229706A (ja) | プッシュプルｒｆ増幅器 | |
| JP2977022B2 (ja) | 周波数ミキサ回路 | |
| SU1635249A1 (ru) | Двухтактный дифференциальный усилитель |