JPH02296408A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は不平衡−平衡変換を目的とした前置用の差動増
幅回路に関する。

〔従来の技術〕

近年テレビ用のチューナーや無線送受信装置の変復調回
路として、モノシリツクＩＣ化に適した二重平衡差動増
幅回路がよく用いられる。この二重平衡差動増幅回路は
、平衡な入力端子を２つ備えており入力信号は平衡人力
を前提としている。

しかし、通常高周波信号では不平衡入力となるため、こ
の二重平衡差動増幅回路の人力段に不平衡−平衡のため
の手頃な回路として差動増幅回路が用いられる。この前
置差動増幅回路には、Ｓ／Ｎ比を良くするために比較的
高いレベルの信号が入力されるために、それ自身の利得
により差動増幅回路が飽和しないように低利得であるこ
とが望まれる。このような差動増幅回路の一例を第３図
に示す。

第３図に示す従来例では、トランジスタＱｌとトランジ
スタＱ２のそれぞれのエミッタを通常抵抗値の等しい抵
抗Ｒ１と抵抗Ｒ２を介して定電流源１１に接続し、それ
ぞれのコレクタは負荷抵抗Ｒ９，ＲＩＯを通して電源電
圧端子ＶＣＣに接続し、それぞれのベースは通常等しい
所定の電圧になるように抵抗Ｒ５，Ｒ６及びＲ７，Ｒ８
によりバイアスされる。入力信号は不平衡で入力される
ため、−４の入力端子であるトランジスタＱｌのベース
に加えられ、もう一方の入力端子であるトランジスタＱ
２のベースはコンデンサＣ１により高周波的に接地され
る。その結果、出力端子であるトランジスタＱｌとＱ２
のコレクタに互いに逆位相の平衡な信号が出力される。

〔発明が解決しようとする課題〕

このような差動増幅回路において、低利得とするために
は、抵抗Ｒ１，Ｒ２の値を大きくすることが有効である
が、抵抗Ｒ１，Ｒ２の値を大きくすればする程、高周波
信号入力時の平衡出力である２つの出力端子ＯＵＴ、Ｏ
ＵＴの抵抗及び１８０度の位相差にずれが生じてくる。

すなわち、定電流源１１には一般にトランジスタを用い
るためにそのコレクタに付いている浮遊容量が抵抗Ｒ１
とＲ２の間に存在している。

このため、入力端子ＩＮに加えられた信号がトランジス
タＱｌのエミッタから抵抗Ｒ１，Ｒ２を通してトランジ
スタＱ２のエミッタに伝えられる間に、信号の一部がこ
の浮遊容量により失われる。

この作用は浮遊容量の値が非常に小さいので入力信号周
波数が高い時でないと影響がないが、低利得とするため
に抵抗Ｒ１，Ｒ２の値を大きくすると実際に使用する周
波数まで影響を及ぼしてくる。

この様子を第４図に示す。平衡出力である２つの出力端
子の出力振幅の違いは、次段に接続される二重平衡差動
増幅回路の平衡入力において、同相信号として検出され
るために悪影響を与えるという問題を有する。

一方、この種の差動増幅回路で生じる平衡出力振幅のず
れを改善する方法として差動増幅回路を２段縦続に接続
した差動増幅回路が考えられる。

すなわち、前述した高周波での平衡出力の振幅のずれは
不平衡入力であるため生じるのであるから、その出力を
平衡入力としてさらに同形式の差向増幅回路に人力すれ
ば直接不平衡入力した場合より出力振幅のずれが減少す
る。しかし、同形式の差向増幅回路を２段縦続接続する
ためには、前段の差動増幅回路の出力ＤＣ電位と後段の
差動増幅回路の入力段のＤＣ電位との整合をとるために
中間にエミッタフォロアやレベルシフト回路が必要であ
り、周波数特性の劣化や消費電力の増加を招くという問
題を有する。

本発明はこれらの問題を生じることなく平衡振幅のずれ
を抑制する差動増幅回路を提供するごとを目的とする。

〔課題を解決するための手段〕

本発明の差動増幅回路は、第１および第２のトランジス
タからなる第１の差動増幅回路と、第３および第４のト
ランジスタからなるコモンベーストランジスタ増幅回路
と、第５および第６のトランジスタからなる第２の差動
増幅回路と、第７のトランジスタからなるエミッタフォ
ロア回路がら構成されている。

そして、第２の差動増幅回路の一方の入力は第１の差動
増幅回路の一方の負荷に接続され、他方の入力はエミッ
タフォロア回路のエミッタに接続され、第１の差動増幅
回路の入力に対応して表れるコモンベーストランジスタ
増幅回路の出力に、第２の差動増幅回路のコレクタ負荷
が同極性となるように接続されている。

〔作用〕 上述した構成では、第１及び第２の２つの不平衡入力の
差動増幅回路を組み合わせることによって高周波信号入
力時に生じる平衡出力の振幅のずれを防止する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例である。第１及び第２のトラ
ンジスタＱｌとＱ２からなる第１の差動増幅回路は、低
利得とするために定電流源１１とそれぞれのエミッタと
の間に抵抗Ｒ１とＲ２が設けられている。負荷側はベー
スを■８なる所定電位に接続された第３及び第４のトラ
ンジスタＱ３Ｑ４からなるコモンベーストランジスタ増
幅回路が接続されている。抵抗Ｒ９，ＲＩＯはその負荷
抵抗である。

第５及び第６のトランジスタＱ５．Ｑ６からなる第２の
差動増幅回路は、第１の差動増幅回路と同様に定電流源
Ｉ２とそれぞれのエミッタとの間に低利得とするために
抵抗Ｒ３，Ｒ４が設けられている。この第２の差動増幅
回路の一方の入力であるトランジスタＱ５のベースは、
第１の差動増幅回路の負荷であるトランジスタＱ１のコ
レクタに接続され、もう一方の人力であるトランジスタ
Ｑ６のベースは、ベースを■８なる所定電位に共通に接
続し、エミッタを定電流１ｔｔ３に接続した第７のトラ
ンジスタＱ７からなるエミッタフォロア回路のエミッタ
に接続されている。また、第２の差動増幅回路の一方の
出力であるトランジスタＱ５のコレクタに、もう一方の
出力であるトランジスタＱ６のコレクタは同様にトラン
ジスタＱ３のコレクタに接続されている。

次に、以上の構成の差動増幅回路の動作を説明する。

トランジスタＱ１のベースに入力信号が加えられると、
その信号はトランジスタＱ１のコレクタ側へ伝えられ、
更に、コモンベーストランジスタＱ３のエミッタに入力
されそのコレクタに出力として表れる。一方、トランジ
スタＱ１のエミッタから伝えられた信号は抵抗Ｒ１，Ｒ
２を通しトランジスタＱ２のエミッタ、コレクタ、更に
コモンベーストランジスタＱ４のエミッタへと伝えられ
、該トランジスタＱ４のコレクタに逆極性の出力として
表れる。この時、定電流源１１に並列に存在する浮遊容
量によって高周波信号ではその信号の一部が失われるた
め、トランジスタＱ３のコレクタに表れる出力振幅とト
ランジスタＱ４のコレクタに表れる出力振幅との間に差
が生しることは従来と同じである。

ここで第１の差動増幅回路と同様な不平衡入力でもう一
方の入力信号端子が高周波的に接地された第２の差動増
幅回路を組み合わせて、それぞれの平衡出力に表れる振
幅のずれを相殺するように合成することで、出力振幅の
差を改搏することが可能である。トランジスタＱ５．Ｑ
６からなる第２の差動増幅回路では、一方の入力信号は
トランジスタＱ１のコレクタ負荷に表れる信号であり、
もう一方の入力はトランジスタＱ７よりなる低インピー
ダンスのエミッタフォロアの出力に接続されているため
、高周波的に接地されているのと等しい条件にある。ま
た、それぞれのＤＣ電位はベースを共通に接続されたト
ランジスタＱ３とＱ７のエミッタ電位であるから、これ
を等しく設定することは容易である。

このように第２の差動増幅回路は第１の差動増幅回路と
同様に等価的に不平衡人力であるため、トランジスタＱ
５．Ｑ６に表れる平衡出力についても第１の差動増幅回
路と同様に高周波信号では出力振幅に差が生じる。第２
の差動増幅回路ではトランジスタＱ５側が信号入力側で
あるから、高周波においてはトランジスタＱ６に表れる
出力振幅が小さくなる条件にある。したがって、第１の
差動増幅回路で生じた出力振幅のずれを相殺するために
、トランジスタＱ６のコレクタ出力をトランジスタＱ３
のコレクタ出力と、またトランジスタＱ５のコレクタ出
力をトランジスタＱ４のコレクタ出力とそれぞれ合成す
ることにより、高周波信号においても平衡出力の出力振
幅のずれを防止できる。

第２図に本発明による効果を表す図を示す。これから、
高周波信号における平衡出力の出力振幅のずれが抑制さ
れることが判る。

〔発明の効果］ 以上説明したように本発明は、２つの不平衡入力の差動
増幅回路を組み合わせることによって高周波信号入力時
に生じる平衡出力の振幅のずれを防止でき、後段の平衡
入力回路に悪影響を与えない差動増幅回路を得ることが
できる。

【図面の簡単な説明】

第１図は本発明の差動増幅回路の一実施例の回路図、第
２図は本発明の効果を表す周波数特性図、第３図は従来
の差動増幅回路の回路図、第４図は従来の回路における
周波数特性を示す図である。 Ｑｌ・・・第１のトランジスタ、Ｑ２・・・第２のトラ
ンジスタ、Ｑ３・・・第３のトランジスタ、Ｑ４・・・
第４のトランジスタ、Ｑ５・・・第５のトランジスタ、
Ｑ６・・・第６のトランジスタ、Ｑｌ・・・第７のトラ
ンジスタ、Ｒ１〜ＲＩＯ・・・抵抗、１１Ｎ１３・・・
定電流源、Ｃ１・・・コンデンサ。 １１〜１３ 完堂ソ 第２ Ｉ！！′１道駄す収目廉）

Claims (1)

【特許請求の範囲】
1. １、第１および第２の信号入力端子がそれぞれのベース
   に接続され、かつ抵抗を介してそれぞれのエミッタが第
   １の定電流源に接続された第１および第２のトランジス
   タからなる第１の差動増幅回路と、前記第１の差動増幅
   回路のそれぞれのコレクタ負荷に接続された第３および
   第４のトランジスタからなるコモンベーストランジスタ
   増幅回路と、抵抗を介してそれぞれのエミッタが第２の
   定電流源に接続された第５および第６のトランジスタか
   らなる第２の差動増幅回路と、ベースが前記第３および
   第４のトランジスタのベース電位と共通電位に接続され
   、エミッタが第３の定電流源に接続された第７のトラン
   ジスタからなるエミッタフォロア回路から構成され、前
   記第２の差動増幅回路の一方の入力は前記第１の差動増
   幅回路の一方の負荷に接続され、他方の入力は前記エミ
   ッタフォロア回路のエミッタに接続され、前記第１の差
   動増幅回路の入力に対応して表れる前記コモンベースト
   ランジスタ増幅回路の出力に、前記第２の差動増幅回路
   のコレクタ負荷が同極性となるように接続されたことを
   特徴とする差動増幅回路。