JPH0227505A - ディジタル信号記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は互いにビットレートの異なる複数種のディジタ
ル信号を記録媒体に記録するディジタル信号記録装置に
関する。

〔従来の技術〕

従来より画像信号あるいは音声信号等の情報信号をディ
ジタル信号として磁気ヘッドにより磁気テープや磁気デ
ィスク等の記録媒体に対して記録し、また記録媒体に記
録されているディジタル信号を再生する装置が考えられ
ている。ところで、従来より考えられている装置におい
て複数種のビットレートのディジタル信号を記録する場
合、前記磁気ヘッドと、記録媒体との相対速度を、最も
ビットレートの高いディジタル信号に合わせて設定し、
該ビットレートの最も高いディジタル信号よりもビット
レートの低いディジタル信号についてはビットレートが
前記とットレートの最も高い情報信号に合わせる為、付
加データを付加したり、各誤り訂正ブロック（ＥＣＣブ
ロック）内の有効データをブロック毎に切換えたりして
いた。即ち、ビットレートの異なる複数種のディジタル
信号のビットレートを一度合致させて後、記録を行って
いた。

〔発明が解決しようとする問題点） しかしながら、上述の如き従来の装置に於いては、入力
されるディジタル信号の種類によって、誤り訂正符号の
付加回路、ディジタル変調回路に至るまでのデータ処理
が異なるためデータ処理回路の規模が大きくなってしま
う、更に各トラック毎のデータ数を異ならしめる必要が
生じる場合、更には各ＥＣＣブロック内のデータ数を異
ならしめる必要が生じる場合には回路規模は更に大きく
なってしまう。

本発明は上述の背景下に於いて信号処理を複雑にするこ
となくビットレートの異なる複数種のディジタル信号の
記録が可能なディジタル信号記録装置を提供することを
目的とする。

（問題点を解決するための手段） かかる目的下に於いて、本発明によれば、互いにビット
レートの異なる複数種のディジタル信号を記録媒体に記
録可能なディジタル信号記録装置に於いて、前記複数種
のディジタル信号を処理する処理手段と、該処理手段よ
り出力される記録信号を前記記録媒体に記録する記録ヘ
ッドと、該記録ヘッドと前記記録媒体と゛を周期的に相
対移動する移動手段と、前記処理手段に入力されるディ
ジタル信号のビットレートが前記移動手段による相対移
動周期の整数倍になる様に、該相対移動周期を入力ディ
ジタル信号の種類に応じて切換える制御手段を具える構
成とした。

〔作　用〕

上記の如き構成によれば、少なくとも相対移動の各周期
内に於けるデータ数が周期毎に変化することはなくなり
、各周期毎にデータ処理の手法を切換える必要はなくな
る。

（実施例） 以下、本発明を本発明の一実施例を用いて説明する。

第１図は本発明の一実施例として本発明を適用したデー
タレコーダの記録部の概略構成を示した図である。

第１図において、入力切換回路１には例えば、図示の如
く、互いにビットレートの異なるデータＡ、データＢ、
データＣが入力可能になっており、該入力切換回路１は
後述するシステムコントローラ３からのモードデータに
従って、これら３種類のデータのうちいずれか一種類の
データを次段のメモリ４に供給する様になりている。操
作者が操作部２を操作する事により、前記３種類のデー
タのうち、いずれか一種類のデータを記録する記録モー
ドを選択し、その選択結果がシステムコントローラ３に
供給されると、システムコントローラ３は操作部２から
の選択結果に従ったモードデータを出力する。

また、書き込みパルス発生器５はモードデータに応じて
前記入力切換回路１から出力されているデータのデータ
レートに対応した周波数を有するデータ書き込み用クロ
ックパルスを発生し、書き込み制御回路６に供給する。

そして、書き込み制御回路６はこのデータ書き込み用ク
ロックパルスに同期して、メモリ４への書き込みアドレ
スを指定し、前記入力切換回路から出力されたデータを
メモリ４の所定のアドレスに記憶して行く。

以上の様に入力データがメモリ４上に記憶されると、Ｅ
　ＣＣ（Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｌｏｎ　Ｃｏｄｅ
）付加回路フにより、メそり４上に記憶されているデー
タに対し、周知の誤り検出／訂正データが発生され、メ
モリ４の誤り検出／訂正データ用アドレスに記憶される
。

一方、書き込みパルス発生器５より出力されるデータ書
き込み用パルスは分周器８にも供給されており、該分周
器８において、所定の分周比にて分周された後、回転駆
動制御回路９に供給される。また、本実施例のデータレ
コーダは回転ヘッドが設置されている回転シリンダ１０
には、その円周上に不図示の磁性片が設けられており、
ＰＧコイル１１は該磁性片が通過する毎にパルスを出力
する。ＰＧパルス発生器１２はＰＧコイル１１から出力
されるパルスを波形整形し、前記回転シリンダ１０の回
転周期を示すＰＧパルス信号として回転駆動制御回路９
に供給する。

回転駆動制御回路９には分周器８により分周されたパル
ス信号と、上述のＰＧパルス信号とが供給され、該回転
駆動制御回路９はＰＧパルス信号を、分周されたパルス
信号に位相同期させる様にモータ駆動回路１３に対して
回転駆動制御信号を出力する。

そして、モータ駆動回路１３は、前記回転駆動制御回路
９より出力される回転駆動制御信号に応じた回転周期に
て前記回転シリンダ１０が回転する様に、千−夕１４を
回転させる０以上の動作により、前記回転シリンダ１０
の回転周期は分局器８から得られるパルス信号に同期す
る様になる。

ここで、この分周器８の分局比Ｎは回転シリンダ１０の
１回転中に記録される入力データのビット数に対応する
。即ち、この分局比Ｎをモードデータに因らず一定にす
れば回転シリンダ１０の１回転中に入力されるデータの
ビット数は同一となるのでメモリ４に於けるデータの処
理を全く同一にすることができる。即ち、この分局比Ｎ
が回転シリンダ１０の１回転中に入力されるデータ数に
対応することになる。これは入力データＡ。

Ｂ、Ｃのビットレートが殆んど変わらない場合には極め
て有効であると言える。

但し、入力データＡ、Ｂ、Ｃのビットレートがかなり異
なる場合には、この方法では回転シリンダの回転数がか
なり異なってくるので、電磁変換系の応答特性等を考慮
した場合好ましくない。

この場合、分局比Ｎを入力されるデータに応じて切換え
ることになるが、このことについて以下に考察する。

今、データＡ、Ｂ、Ｃのビットレートを夫々Ｄａ、Ｄｂ
、Ｄｃ　（ｂｐｓ）とし、マタ入力データとしてデータ
Ａ、Ｂ、Ｃが入力された場合の分周１１８の分局比を夫
々Ｎａ、Ｎｂ、Ｎｃ　（Ｎａ。

Ｎｂ、Ｎｃは夫々整数）とする、ここで、Ｄａ／Ｎａ、
Ｄｂ／Ｎｂ、Ｄａ／Ｎｃが互いに異なる値になれば回転
シリンダ１０の回転周期はそ−ドデータに応じて切換わ
ることになるが各モードに於ける回転シリンダ１０の１
回転中に入力されるデータのビット数は一定とすること
ができ、この分周比Ｎａ、Ｎｂ、Ｎｃが回転シリンダ１
ｏの１回転中に入力されるビット数に対応する。今、回
転シリンダ１０でｎｃチャンネルのディジタル信号を同
時に記録する構成とする場合、Ｎａ。

Ｎｂ％Ｎｃを夫々ｎｃ　　（２以上の整数）の倍数とす
れば回転シリンダ１０の１回転中に各チャンネルで記録
される入力データのビット数は一定とでき、Ｎａ、Ｎｂ
、Ｎｃを夫々８の倍数とすれば回転シリンダ１０の１回
転中に記録される入力データのバイト数を一定とできる
０本実施例のデータレコーダでは３チャンネル同時記録
とするのでＮａ、Ｎｂ、Ｎｃを２４の倍数とし、回転シ
リンダ１０の１回転中に各チャンネルで記録される入力
データのバイト数を一定とするのが望ましい。

更に回転シリンダ１０の１回転中に記録されるＥＣＣブ
ロック数をｎｅ、同期ブロック数をｎｓとした時、Ｎａ
、Ｎｂ、Ｎｃを８ｎｅの倍数とすれば各ＥＣＣブロック
内のバイト数を一定とすることができ、Ｎａ、Ｎｂ、Ｎ
ｃを８ｎｓの倍数とすれば各同期ブロック内のバイト数
を一定とすることができ、更に回路規模としては小さく
できる。

一方、ＥＣＣ付加回路７によって誤り検出／訂正データ
が付加された状態で、メモリ４上に記憶されているデー
タは読み出し制御回路１５により読み出しアドレスが指
定され、メモリ４より順次読み出され、切換え回路１７
に供給される。

この時、読み出し制御回路１５は、分局器８より出力さ
れているパルス信号にＰＬＬ回路１６により位相同期さ
せたクロック信号を入力し、該クロック信号に同期して
読出アドレスを順次設定する。

ここでＰＬＬ回路１６は分局器８の出力するパルス信号
を逓倍することになるが、その逓倍数ＭはＥＣＣ等の冗
長データの分、分周比Ｎより大きく設定する必要がある
。また分局比Ｎをモードデータに従ってＮａ、Ｎｂ、Ｎ
ｃと切換える場合にはこの逓倍数ＭはＮａ、Ｎｂ、Ｎａ
中の最大数より大きく設定する。

回転シリンダ１０には磁気テープを同時に走査する３個
の回転磁気ヘッドが２組、互いに１８０度背向する位置
に取り付けられており、この２組の磁気ヘッド群に、回
転シリンダ１０の回転周期の１／２の期間毎に前記メモ
リ４より読み出されたデータを交互に供給する事によっ
て、磁気テープ上にデータを記録する構成となっている
。

そこで、前記メそす４より読み出されたデータは、周知
のラッチ回路により構成されている切換回路１フにより
３分割され、夫々、次段の変調回路１８ａ、１８ｂ、１
８ｃに同時に供給される。

変調回路１８ａ、１８ｂ、１８ｃでは切換回路１フから
のデータに対し、例えば周知のＮＲＺＩ変調等のディジ
タル変調を施し、磁気記録に適した信号形態に変換する
。この変調回路１８ａ。

１８ｂ、１８ｃの出力は夫々不図示のロータリートラン
スを介して、上述の様に各磁気ヘッド群に供給され、キ
ャプスタン等を含む不図示のテープ搬送機構により、図
中の矢印Ｔの方向に搬送されている磁気テープ１９上に
記録される。

また、前記磁気テープ１９上にはコントロールトラック
が該磁気テープ１９の長手方向に設けられており、この
コントロールトラックには固定磁気ヘッド２０を用いて
、前記回転シリンダ１０の回転周期に同期して立ち上る
短形波信号（以下、コントロール信号と呼ぶ）が記録さ
れる。このコントロール信号はコントロール信号発生器
２１において形成されるもので、コントロール信号発生
器２１にはモードデータと、ＰＧパルス信号とが供給さ
れており、コントロール信号発生器２１はＰＧパルス信
号に同期して信号を立ち上げると共に、磁気テープ１９
に記録されるデータが、互いにデータレートの異なる３
種類のデータ（データＡ、データＢ、データＣ）のうち
のどれであるかを示す為、モードデータに応じて、短形
波のデユーティ比を変化させている。

第２図は第１図のデータレコーダの再生部の概略構成を
示した図である。尚、第２図において第１図と同じもの
には同一の符番を付し、詳細な説明は省略する。

第２図において、操作者が操作部２により再生動作が選
択されると、システムコントローラ３からの指示により
、キャプスタンそ一夕制御回路２２が動作し、キャプス
タンモータ２３の回転を開始させる。

一方、キャプスタンモータ制御回路２２には、基準信号
発生器２４より、基準信号が供給されると共に、固定磁
気ヘッド２０により磁気テープ１９のコントロールトラ
ックより再生されるコントロール信号が供給され、キャ
プスタンモータ制御回路２２は該基準信号とコントロー
ル信号の立上りが同期する様に、キャプスタンモータ２
３の回転を制御する。

また、固定磁気ヘッド２０により再生されたコントロー
ル信号は判別回路２５にも供給されており、該判別回路
２５は、コントロール信号のデユーティ比を判別する事
により、磁気テープ１９上に記録されているデータがデ
ータＡ、データＢ、データＣのうちのどのデータレート
のデータかを判別し、その判別信号をシステムコントロ
ーラ３に供給する。

システムコントローラ３は判別回路２５より供給される
判別信号に従って、読み出しパルス発生器２６にモード
データを出力し、読み出しパルス発生器２６に対し、出
力しようとするデータレートに対応したデータ読み出し
用パルスを出力させる。このデータ読み出し用パルスは
分局器２フに供給され、ここで上に詳述した如き分局比
ＮもしくはＮａ、Ｎｂ、Ｎｃにて分周されたパルスは回
転駆動制御回路９に供給される。

回転駆動制御回路９には上述の分周されたパルス信号の
他に記録時と同様に、ＰＧパルス信号が供給されており
、分周されたパルス信号にＰＧパルス信号を同期させる
べくモータ駆動回路１３に制御信号を与えモータ１４を
回転させ、回転シリンダの回転を制御する。

以上の様にして、回転シリンダ１０の回転が制御され、
定常状態になった後、回転シリンダ１０に設けられてい
る不図示の磁気ヘッドにより、磁気テープ１９から記録
時のディジタル変調が施こされたデータが再生され、復
調回路２８ａ。

２８ｂ、２８ｃに供給される。復調回路２８ａ。

２１３ｂ、２８ｃにて復調されたデータは、ラッチ回路
等により構成されている切換回路２９により、シリアル
のデータ列に変換されメモリ３０に供給される。

一方、分周器２７より出力されるパルス信号はＰＬＬ回
路３１にも供給され、該ＰＬＬ回路３１からは分周され
たパルス信号に位相同期し、かつ前出のＭ倍の周波数を
有するクロック信号が出力される。書き込み１ｔＩＩＩ
御回路３２はこのクロック信号に同期して、切換え回路
２９より供給されるデータをメモリ３１に記憶していく
。

以上の様にして、メモリ３０にデータが記憶されると、
ＥＣＣ制御回路３３はメモリ３０に記憶されているデー
タの誤り検出／訂正データを用いて、データの誤り訂正
処理を行う、そして、誤り訂正処理されたデータは、読
み出しパルス発生器２６より出力されるデータ読み出し
用パルスをクロック信号として、読み出し制御回路３４
により、読み出しアドレスを指定し、メモリ３０上に記
憶されているデータを読み出し、出力切換回路３５に供
給する。

出力切換回路３５にはシステムコントローラ３よりモー
ドデータが供給されており、出力しようとするデータの
種類に対応する出力端子ぐ、メモリ３０より読み出され
たデータを出力する。

以上説明して来た様に、本実施例のデータレコーダは、
互いに異なるビットレートを有する入力データの種類に
応じて、回転ヘッドの回転周期を切換えるという極めて
簡易な構成によってデータ処理回路の構成を簡略化する
とともにビットレートの異なる複数種の入力のいずれの
入力データをも記録でき得る構成とし得るものである。

〔発明の効果〕

以上、説明して来た様に本発明により、信号処理を複雑
化することなく、ビットレートの異なる複数種のディジ
タル信号を記録可能なディジタル信号記録装置を提供す
る事ができる。

【図面の簡単な説明】

第１図は本発明の一実施例として、本発明を通用したデ
ータレコーダの記録部の概略構成を示した図である。 第２図は第１図のデータレコーダの再生部の概略構成を
示した図である。 ４・・・処理手段に含まれるメモリ ５・・・書き込みパルス発生器 ６・・・書き込み制御回路 ８・・・分局器 ９・・・移動手段としての回転駆動制御回路１０・・・
記録ヘッドを具える回転シリンダ１４−・・モータ

Claims (1)

1. 【特許請求の範囲】 互いにビットレートの異なる複数種のディジタル信号を
   記録媒体に記録可能なディジタル信号記録装置であって
   、 前記複数種のディジタル信号を処理する処理手段と、該
   処理手段により出力される記録信号を前記記録媒体に記
   録する記録ヘッドと、前記記録ヘッドと前記記録媒体と
   を周期的に相対移動する移動手段と、前記処理手段に入
   力されるディジタル信号のビットレートが前記移動手段
   による相対移動周期の整数倍になる様に、該相対移動周
   期を入力ディジタル信号の種類に応じて切換える制御手
   段とを具備した事を特徴とするディジタル信号記録装置
   。