JPH02275558A - Electronic apparatus - Google Patents
Electronic apparatusInfo
- Publication number
- JPH02275558A JPH02275558A JP9716689A JP9716689A JPH02275558A JP H02275558 A JPH02275558 A JP H02275558A JP 9716689 A JP9716689 A JP 9716689A JP 9716689 A JP9716689 A JP 9716689A JP H02275558 A JPH02275558 A JP H02275558A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- daisy
- circuit
- chain control
- daisy chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 241000723353 Chrysanthemum Species 0.000 abstract description 5
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、複数の回路ユニットあるいは回路基板の使用
環境を認識する電子機器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic device that recognizes the usage environment of a plurality of circuit units or circuit boards.
[従来の技術]
複数の基板とこれらを電気的に接続するためのマザーボ
ードと中央制御装置(以下CPUという)が実装された
回路基板によフて電子機器を構成することが一般に行な
われているが、これは単に実装上の問題から、基板を分
割するため以外にパーソナルコンピューターの様に多様
化した使用目的に応じて必要な機能のみを後から追加可
能とするための使い方がある。これらの追加する基板は
、オプションボードと一般に言われており、ユーザがパ
ーソナルコンピュータのスロットと言われる部分に装着
することでユーザーの求める機能を追加することができ
る。[Prior Art] It is common practice to configure electronic equipment using a circuit board on which a plurality of boards, a motherboard for electrically connecting them, and a central control unit (hereinafter referred to as CPU) are mounted. However, this is simply a mounting issue, and in addition to dividing the board, it can be used to later add only the necessary functions in response to diversified purposes such as personal computers. These additional boards are generally referred to as option boards, and by attaching them to a slot in a personal computer, the user can add the functions desired by the user.
一般的なパーソナルコンピュータの場合、4枚か6枚程
度のスロットを有しているものが多く、第4図は3枚の
スロットを持つ場合の構成を示している。この様な使用
環境について、複数の回路基板のいくつかは、自らの特
殊な機能動作、すなわち割り込み、あるいはCPUに対
してバス獲得を行なおうとするとき、その開始に先だっ
てCPtJ42に対してリクエスト信号43を発生する
′機能を持ち、これらのリクエスト信号は論理的にオア
されてCPU42にリクエストを行い、結果としてCP
U42がリクエストに応じてそれを許可する旨を示す応
答信号48を発生した時、それが複数の回路基板44−
1.44−2.44−3の何れに対するものなのかを各
回路基板が判断できるといった使用環境を認識する必要
がある。Most common personal computers have four or six slots, and FIG. 4 shows a configuration with three slots. In such a usage environment, some of the plurality of circuit boards send a request signal to the CPtJ42 before starting their own special functional operation, such as an interrupt or bus acquisition to the CPU. These request signals are logically ORed to make a request to the CPU 42, and as a result, the CPU
When U 42 generates a response signal 48 indicating permission in response to the request, it causes the plurality of circuit boards 44-
It is necessary to recognize the usage environment so that each circuit board can determine which one of 1.44-2.44-3 it is for.
便宜のため、デージ−チェイン制御部45−1、。For convenience, a daisy-chain control unit 45-1.
45−2.45−3をそなえている。回路基板44−L
44−2.44−3上のデージ−チェイン制御部45
−1.45−2.45−3どうしはマザーボード46を
へて、デージ−信号47−1.47−2.47−3で接
続されている。50−1゜50−2.50−3はジャン
パースイッチで対応するスロットにオプション基板がコ
ネクタ49−1.49−2.49−3に挿入されないと
きジャンパースイッチを閉じておき、基板を挿入すると
き開くようにする。45-2.45-3. Circuit board 44-L
44-2. Dage-chain control section 45 on 44-3
-1.45-2.45-3 are connected through the motherboard 46 by daisy signals 47-1.47-2.47-3. 50-1゜50-2.50-3 is a jumper switch that is used to close the jumper switch when the option board is not inserted into the connector 49-1.49-2.49-3 and the board is inserted into the corresponding slot. Let it open.
[発明が解決しようとする課題]
以上述べたように複数の回路基板の中から唯−一枚の基
板のみが選択される為には、各々の基板内にあるデージ
−チェイン制御部のデージ−アウト信号は第4図で見た
場合、その右に置かれている回路基板内にあるデージ−
チェイン制御部のデージチエイン信号に接続される必要
がある。上記に述べた通りこれらの回路基板は使用目的
に応じて必要な時のみ後から追加してスロットに挿入す
ることになる。その場合、デージ−チェイン制御上から
、挿入するスロット位置が限定される。すなわち第4図
に於ては左側のスロットから順番に使用しなければなら
ない。しかしながら回路基板によっては仕様によってあ
らかじめ決まったスロットでしか使用できない事もあり
、常に左側のスロットが存在するとは限らない。この場
合の様に、デイジ−チエインが途中で切断されてしまわ
ないようにするため一般的には、マザーボード上でデイ
ジ−チエイン信号のインとアウトの間にジャンパースイ
ッチを配置して、基板を挿入するたびに切り替える必要
があるが専門的知識を必要とするうえ、ジャンパースイ
ッチの置かれている位置がパーソナルコンピュータ本体
内部でしかも実間った場所になることから一部ユーザが
ジャンパースイッチを操作する事は難しい。仮に操作が
可能としても面倒である。[Problems to be Solved by the Invention] As described above, in order to select only one circuit board from among a plurality of circuit boards, the daisy chain control unit in each board must be As seen in Figure 4, the out signal is located on the circuit board located to the right of it.
Must be connected to the chain control unit's daisy chain signal. As mentioned above, these circuit boards are added later and inserted into the slots only when necessary depending on the purpose of use. In this case, the slot position for insertion is limited due to daisy chain control. That is, in FIG. 4, the slots must be used in order starting from the left side. However, depending on the circuit board, it may only be possible to use a predetermined slot depending on the specifications, so the slot on the left side may not always exist. In order to prevent the daisy chain from being disconnected midway as in this case, generally a jumper switch is placed between the in and out of the daisy chain signal on the motherboard, and the board is inserted. Some users do not operate the jumper switch because it requires specialized knowledge and the jumper switch is located in a real space inside the personal computer. Things are difficult. Even if it were possible to operate it, it would be troublesome.
本発明の目的は一部ユーザが操作することのできる安全
性の高い電子機器を提供することにある。An object of the present invention is to provide a highly safe electronic device that can be partially operated by a user.
[課題を解決するための手段]
本発明は、電子的に接続された複数の着脱可能な電子回
路ユニットを制御する中央制御装置、前記複数のユニッ
トの使用環境を自動的に認識するためのデージ−チェイ
ン制御部、前記制御部の指令信号によって前記中央制御
装置が作動することを特徴とする。[Means for Solving the Problems] The present invention provides a central control device that controls a plurality of electronically connected removable electronic circuit units, and a database that automatically recognizes the usage environment of the plurality of units. - A chain control unit, characterized in that the central control unit is operated by a command signal from the control unit.
[実施例]
第1図は本発明を実施するための回路の一部であって、
16はリクエスト信号発生部で、自分の基板の認識が行
われるまでリクエスト信号のレベルを保持している回路
である。14はインバータ、デージ−チェイン信号11
がHIのときはデージ−アウト信号12としてHIを出
力する。次にデージ−チェイン信号11がLOのときで
、かつリクエスト信号13がLOのときはデージ−アウ
ト信号12としてIIを出力する。15は負論理AND
回路で、デージ−チェイン信号11がLOのとき、かつ
リクエスト信号I3がHrのときはデージ−アウト信号
12としてLOを出力する。[Example] FIG. 1 shows a part of a circuit for implementing the present invention,
Reference numeral 16 denotes a request signal generator, which is a circuit that holds the level of the request signal until its own board is recognized. 14 is an inverter, daisy chain signal 11
When is HI, it outputs HI as the dage-out signal 12. Next, when the daisy-chain signal 11 is LO and the request signal 13 is LO, II is output as the daisy-out signal 12. 15 is negative logic AND
The circuit outputs LO as the daisy-out signal 12 when the daisy-chain signal 11 is LO and when the request signal I3 is Hr.
かかる回路が第2図のデイジ−チエイン制御部25−1
.25−2.25−3の内部に備えられている。回路基
板24−1.24−2.24−3の何れかがCPU22
にリクエスト信号23をLOで出力し、結果としてCP
U22がリクエストに応じてそれを許可する旨を示す応
答信号26をLOで発生した時、回路基板24−1.2
4−2.24−3はその応答信号26が回路基板24−
1.24−2.24−3の何れに対するものかは、自身
の回路基板内のデージ−チェイン制御部によって認識で
きる。すなわち第1図のデージ−チェイン制御部の入力
信号であるデージ−チェイン信号11が、LOかつデー
ジアウト信号11がHlの時に、デージ−チェイン制御
部を含む回路基板が、CPU22の応答に答えるものと
して決めて置けばよい。Such a circuit is the daisy chain control section 25-1 in FIG.
.. 25-2. It is provided inside the 25-3. Any one of the circuit boards 24-1.24-2.24-3 is connected to the CPU 22
The request signal 23 is output as LO, and as a result, CP
When U22 generates a response signal 26 at LO indicating that the request is granted, circuit board 24-1.2
4-2.24-3, the response signal 26 is the circuit board 24-
1.24-2.24-3 can be recognized by the daisy-chain control section in its own circuit board. That is, when the daisy-chain signal 11, which is the input signal to the daisy-chain control section in FIG. You can set it as .
また、こうすることによって第2図の回路基板24−1
.24−2.24−3のうち2つ以上の基板から同時に
CPU22にリクエスト信号23を出力したとしても、
唯−一つの基板のみが第1図のデージ−チェイン制御部
の入力信号であるデージ−チェイン信号11がLOかつ
デージアウト信号12がHIとなる条件を満たすので競
合して応答する事はない。Moreover, by doing this, the circuit board 24-1 in FIG.
.. 24-2. Even if the request signal 23 is output from two or more boards of 24-3 to the CPU 22 at the same time,
Since only one board satisfies the condition that the daisy-chain signal 11, which is an input signal to the daisy-chain control section of FIG. 1, is LO and the daisy-out signal 12 is HI, there is no conflicting response.
第2図は第1図の回路にさらに付加させた本発明の一実
施例であり、固定抵抗群27−1.27−2.27−3
を付加し、適切な抵抗値を設定することにより本発明の
目的を達成しているが、この実施例は特にコストアップ
にならないように極めて簡単な対策で実施しているが、
回路の安定した動作あるいは周囲の動作電圧条件により
さらに安定した回路、例えば抵抗体の代わりに能動素子
で置き換えて周囲の温度条件に耐えられる回路はいくら
でも考えられる。FIG. 2 shows an embodiment of the present invention which is further added to the circuit shown in FIG.
The purpose of the present invention is achieved by adding a resistance value of
Any number of circuits can be considered that are more stable due to the stable operation of the circuit or the ambient operating voltage conditions, for example, circuits that can withstand ambient temperature conditions by replacing resistors with active elements.
次に、第3図は中央のスロットに回路基板が挿入されて
いない状態のマザーボード37、抵抗群33−1.33
−2.33−3とデージ−チェイン制御部31−1.3
1−2を示している。ここでデージ−チェイン制御部3
1−1.31−2は、デージ−チェイン制御部の内、負
論理アンドゲート部分のみを示している。Next, Figure 3 shows the motherboard 37 with no circuit board inserted into the center slot, and the resistor group 33-1.33.
-2.33-3 and daisy chain control section 31-1.3
1-2 is shown. Here, the daisy chain control section 3
1-1.31-2 shows only the negative logic AND gate portion of the daisy-chain control section.
抵抗群33−1.33−2.33−3の値について説明
する。まず応答信号32がLOレベルで入力されたとき
、信号34はデージ−チェイン制御部31−1内の負論
理アンドゲートによって、HlまたはLOに制御されな
ければならない。ここで負論理アンドゲートをTTLコ
ンパチブルのCMO3構造の回路と仮定すると、次段の
デージ−チェイン制御部31−2内の負論理アンドゲー
トの人力抵抗は非常に大きいので、デージ−チェイン制
御部31−1内の負論理アンドゲートの出力電圧(VO
H)=2.7Vにおける出力電流(10H)=0.4m
A、応答信号32のLOレベル=OVとすると、抵抗3
3−1の値は6.7にΩ以上となるが、耐ノイズ性の見
地から6.7にΩとする。また応答信号32のレベルが
LO、デージ−チェイン制御部31−1内の負論理アン
ドゲートの出力レベルがLOとなるとき、抵抗群33−
2を経て、これにつながる次段のデージ−チェイン制御
部31−2内の負論理アンドゲートの入力端子レベルは
言うまでもなくLOレベルとなる。The values of the resistance group 33-1.33-2.33-3 will be explained. First, when the response signal 32 is input at the LO level, the signal 34 must be controlled to Hl or LO by the negative logic AND gate in the daisy-chain control section 31-1. Here, assuming that the negative logic AND gate is a circuit with a TTL compatible CMO3 structure, the human resistance of the negative logic AND gate in the next stage daisy chain control section 31-2 is very large. The output voltage of the negative logic AND gate (VO
H) = Output current at 2.7V (10H) = 0.4m
A. If the LO level of the response signal 32 = OV, then the resistor 3
The value of 3-1 is 6.7Ω or more, but from the standpoint of noise resistance, it is set to 6.7Ω. Further, when the level of the response signal 32 becomes LO and the output level of the negative logic AND gate in the daisy-chain control section 31-1 becomes LO, the resistor group 33-
Needless to say, the input terminal level of the negative logic AND gate in the next-stage daisy-chain control unit 31-2 becomes the LO level.
次に応答信号32のレベルがHl、デージ−チェイン制
御部31−1内の負論理アンドゲートの出力レベル34
がHIになるとき、その電圧値35.36は抵抗33−
2.33−3の値を抵抗33−1と同じ<6.7にΩと
しておけば2.7V以上となることは言うまでもない。Next, the level of the response signal 32 is Hl, and the output level 34 of the negative logic AND gate in the daisy-chain control section 31-1.
When becomes HI, its voltage value 35.36 is the resistance 33-
Needless to say, if the value of 2.33-3 is set to <6.7 Ω, which is the same as that of the resistor 33-1, the voltage will be 2.7V or more.
以上述べた通り第4図のジャンパースイッチ群50−1
.50−2.50−3を第3図の様に固定抵抗群33−
1.33−2.33−3で置き換えてもデージ−チェイ
ン制御は矛盾なく行える。As mentioned above, the jumper switch group 50-1 in FIG.
.. 50-2. 50-3 is connected to the fixed resistor group 33- as shown in Figure 3.
Even if it is replaced with 1.33-2.33-3, daisy chain control can be performed without contradiction.
[発明の効果コ
本発明によるとジャンパースイッチをその都度操作する
必要がなく、一般ユーザが容易に操作できる。[Effects of the Invention] According to the present invention, there is no need to operate a jumper switch each time, and general users can easily operate the jumper switch.
第1図は本発明によるデージ−チェイン制御部の構成図
。
第2図は本発明を実施するための回路例を示す略図。
第3図は本発明によるデージ−チェイン制御部の構成図
。
第4図は従来のマザーボード上にデージ−チェイン制御
のための設定スイッチをもった複数基板で構成される電
子機器の構成図。
11:デージ−チェイン信号
12:デージ−アウト信号
13:リクエスト信号
以 上
第1図FIG. 1 is a block diagram of a daisy-chain control section according to the present invention. FIG. 2 is a schematic diagram showing an example of a circuit for implementing the present invention. FIG. 3 is a block diagram of a daisy-chain control section according to the present invention. FIG. 4 is a configuration diagram of a conventional electronic device composed of multiple boards having setting switches for daisy chain control on a motherboard. 11: Dage-chain signal 12: Dage-out signal 13: Request signal and above Figure 1
Claims (1)
を制御する中央制御装置、前記複数のユニットの使用環
境を自動的に認識するためのデージーチェイン制御部、
前記制御部の指令信号によって前記中央制御装置が作動
することを特徴とする電子機器。a central control unit that controls a plurality of electronically connected removable electronic circuit units; a daisy chain control unit that automatically recognizes the usage environment of the plurality of units;
An electronic device characterized in that the central control unit is operated by a command signal from the control unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9716689A JPH02275558A (en) | 1989-04-17 | 1989-04-17 | Electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9716689A JPH02275558A (en) | 1989-04-17 | 1989-04-17 | Electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02275558A true JPH02275558A (en) | 1990-11-09 |
Family
ID=14184989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9716689A Pending JPH02275558A (en) | 1989-04-17 | 1989-04-17 | Electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02275558A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013192102A (en) * | 2012-03-14 | 2013-09-26 | Panasonic Corp | Intercom device |
-
1989
- 1989-04-17 JP JP9716689A patent/JPH02275558A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013192102A (en) * | 2012-03-14 | 2013-09-26 | Panasonic Corp | Intercom device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546563A (en) | Single chip replacement upgradeable computer motherboard with enablement of inserted upgrade CPU chip | |
| US5115235A (en) | Flexible module interconnect system | |
| US5551012A (en) | Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip | |
| US5848250A (en) | Processor upgrade system for a personal computer | |
| KR960015205A (en) | Integrated processor including device for multiplexing external pin signals | |
| JPH02275558A (en) | Electronic apparatus | |
| JPH0728665A (en) | Emulation device for microcomputer | |
| US6680631B2 (en) | Setting the speed of clocked circuitry | |
| JP3430622B2 (en) | Multi-input circuit and circuit and control device using the same | |
| CA2392503A1 (en) | Computer module and motherboard | |
| JPS6339784Y2 (en) | ||
| US6499071B1 (en) | Interconnection system | |
| JPH01109459A (en) | Logical integrated circuit | |
| JPS61147362A (en) | Mode setting system of one-chip microcomputer | |
| JPH0241793B2 (en) | ||
| JP3768581B2 (en) | Plant control device | |
| KR20010016403A (en) | Master, slave selector with computer | |
| JPH10105287A (en) | Connection system for extension board | |
| JPH01116703A (en) | Number duplication detector for sequence controller | |
| JP2612636B2 (en) | Input/Output Terminal Unit | |
| US6239714B1 (en) | Controller for use in an interconnection system | |
| TW571198B (en) | Motherboard and its combination circuit | |
| KR950007107B1 (en) | Computer Device Including Separate Microprocessor | |
| JPH04120129U (en) | Control device | |
| JP2503463Y2 (en) | Peripheral device connection circuit of sequencer controller |