JPH02275558A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数の回路ユニットあるいは回路基板の使用
環境を認識する電子機器に関する。

［従来の技術］ 複数の基板とこれらを電気的に接続するためのマザーボ
ードと中央制御装置（以下ＣＰＵという）が実装された
回路基板によフて電子機器を構成することが一般に行な
われているが、これは単に実装上の問題から、基板を分
割するため以外にパーソナルコンピューターの様に多様
化した使用目的に応じて必要な機能のみを後から追加可
能とするための使い方がある。これらの追加する基板は
、オプションボードと一般に言われており、ユーザがパ
ーソナルコンピュータのスロットと言われる部分に装着
することでユーザーの求める機能を追加することができ
る。

一般的なパーソナルコンピュータの場合、４枚か６枚程
度のスロットを有しているものが多く、第４図は３枚の
スロットを持つ場合の構成を示している。この様な使用
環境について、複数の回路基板のいくつかは、自らの特
殊な機能動作、すなわち割り込み、あるいはＣＰＵに対
してバス獲得を行なおうとするとき、その開始に先だっ
てＣＰｔＪ４２に対してリクエスト信号４３を発生する
′機能を持ち、これらのリクエスト信号は論理的にオア
されてＣＰＵ４２にリクエストを行い、結果としてＣＰ
Ｕ４２がリクエストに応じてそれを許可する旨を示す応
答信号４８を発生した時、それが複数の回路基板４４−
１．４４−２．４４−３の何れに対するものなのかを各
回路基板が判断できるといった使用環境を認識する必要
がある。

便宜のため、デージ−チェイン制御部４５−１、。

４５−２．４５−３をそなえている。回路基板４４−Ｌ
　４４−２．４４−３上のデージ−チェイン制御部４５
−１．４５−２．４５−３どうしはマザーボード４６を
へて、デージ−信号４７−１．４７−２．４７−３で接
続されている。５０−１゜５０−２．５０−３はジャン
パースイッチで対応するスロットにオプション基板がコ
ネクタ４９−１．４９−２．４９−３に挿入されないと
きジャンパースイッチを閉じておき、基板を挿入すると
き開くようにする。

［発明が解決しようとする課題］ 以上述べたように複数の回路基板の中から唯−一枚の基
板のみが選択される為には、各々の基板内にあるデージ
−チェイン制御部のデージ−アウト信号は第４図で見た
場合、その右に置かれている回路基板内にあるデージ−
チェイン制御部のデージチエイン信号に接続される必要
がある。上記に述べた通りこれらの回路基板は使用目的
に応じて必要な時のみ後から追加してスロットに挿入す
ることになる。その場合、デージ−チェイン制御上から
、挿入するスロット位置が限定される。すなわち第４図
に於ては左側のスロットから順番に使用しなければなら
ない。しかしながら回路基板によっては仕様によってあ
らかじめ決まったスロットでしか使用できない事もあり
、常に左側のスロットが存在するとは限らない。この場
合の様に、デイジ−チエインが途中で切断されてしまわ
ないようにするため一般的には、マザーボード上でデイ
ジ−チエイン信号のインとアウトの間にジャンパースイ
ッチを配置して、基板を挿入するたびに切り替える必要
があるが専門的知識を必要とするうえ、ジャンパースイ
ッチの置かれている位置がパーソナルコンピュータ本体
内部でしかも実間った場所になることから一部ユーザが
ジャンパースイッチを操作する事は難しい。仮に操作が
可能としても面倒である。

本発明の目的は一部ユーザが操作することのできる安全
性の高い電子機器を提供することにある。

［課題を解決するための手段］ 本発明は、電子的に接続された複数の着脱可能な電子回
路ユニットを制御する中央制御装置、前記複数のユニッ
トの使用環境を自動的に認識するためのデージ−チェイ
ン制御部、前記制御部の指令信号によって前記中央制御
装置が作動することを特徴とする。

［実施例］ 第１図は本発明を実施するための回路の一部であって、
１６はリクエスト信号発生部で、自分の基板の認識が行
われるまでリクエスト信号のレベルを保持している回路
である。１４はインバータ、デージ−チェイン信号１１
がＨＩのときはデージ−アウト信号１２としてＨＩを出
力する。次にデージ−チェイン信号１１がＬＯのときで
、かつリクエスト信号１３がＬＯのときはデージ−アウ
ト信号１２としてＩＩを出力する。１５は負論理ＡＮＤ
回路で、デージ−チェイン信号１１がＬＯのとき、かつ
リクエスト信号Ｉ３がＨｒのときはデージ−アウト信号
１２としてＬＯを出力する。

かかる回路が第２図のデイジ−チエイン制御部２５−１
．２５−２．２５−３の内部に備えられている。回路基
板２４−１．２４−２．２４−３の何れかがＣＰＵ２２
にリクエスト信号２３をＬＯで出力し、結果としてＣＰ
Ｕ２２がリクエストに応じてそれを許可する旨を示す応
答信号２６をＬＯで発生した時、回路基板２４−１．２
４−２．２４−３はその応答信号２６が回路基板２４−
１．２４−２．２４−３の何れに対するものかは、自身
の回路基板内のデージ−チェイン制御部によって認識で
きる。すなわち第１図のデージ−チェイン制御部の入力
信号であるデージ−チェイン信号１１が、ＬＯかつデー
ジアウト信号１１がＨｌの時に、デージ−チェイン制御
部を含む回路基板が、ＣＰＵ２２の応答に答えるものと
して決めて置けばよい。

また、こうすることによって第２図の回路基板２４−１
．２４−２．２４−３のうち２つ以上の基板から同時に
ＣＰＵ２２にリクエスト信号２３を出力したとしても、
唯−一つの基板のみが第１図のデージ−チェイン制御部
の入力信号であるデージ−チェイン信号１１がＬＯかつ
デージアウト信号１２がＨＩとなる条件を満たすので競
合して応答する事はない。

第２図は第１図の回路にさらに付加させた本発明の一実
施例であり、固定抵抗群２７−１．２７−２．２７−３
を付加し、適切な抵抗値を設定することにより本発明の
目的を達成しているが、この実施例は特にコストアップ
にならないように極めて簡単な対策で実施しているが、
回路の安定した動作あるいは周囲の動作電圧条件により
さらに安定した回路、例えば抵抗体の代わりに能動素子
で置き換えて周囲の温度条件に耐えられる回路はいくら
でも考えられる。

次に、第３図は中央のスロットに回路基板が挿入されて
いない状態のマザーボード３７、抵抗群３３−１．３３
−２．３３−３とデージ−チェイン制御部３１−１．３
１−２を示している。ここでデージ−チェイン制御部３
１−１．３１−２は、デージ−チェイン制御部の内、負
論理アンドゲート部分のみを示している。

抵抗群３３−１．３３−２．３３−３の値について説明
する。まず応答信号３２がＬＯレベルで入力されたとき
、信号３４はデージ−チェイン制御部３１−１内の負論
理アンドゲートによって、ＨｌまたはＬＯに制御されな
ければならない。ここで負論理アンドゲートをＴＴＬコ
ンパチブルのＣＭＯ３構造の回路と仮定すると、次段の
デージ−チェイン制御部３１−２内の負論理アンドゲー
トの人力抵抗は非常に大きいので、デージ−チェイン制
御部３１−１内の負論理アンドゲートの出力電圧（ＶＯ
Ｈ）＝２．７Ｖにおける出力電流（１０Ｈ）＝０．４ｍ
Ａ、応答信号３２のＬＯレベル＝ＯＶとすると、抵抗３
３−１の値は６．７にΩ以上となるが、耐ノイズ性の見
地から６．７にΩとする。また応答信号３２のレベルが
ＬＯ、デージ−チェイン制御部３１−１内の負論理アン
ドゲートの出力レベルがＬＯとなるとき、抵抗群３３−
２を経て、これにつながる次段のデージ−チェイン制御
部３１−２内の負論理アンドゲートの入力端子レベルは
言うまでもなくＬＯレベルとなる。

次に応答信号３２のレベルがＨｌ、デージ−チェイン制
御部３１−１内の負論理アンドゲートの出力レベル３４
がＨＩになるとき、その電圧値３５．３６は抵抗３３−
２．３３−３の値を抵抗３３−１と同じ＜６．７にΩと
しておけば２．７Ｖ以上となることは言うまでもない。

以上述べた通り第４図のジャンパースイッチ群５０−１
．５０−２．５０−３を第３図の様に固定抵抗群３３−
１．３３−２．３３−３で置き換えてもデージ−チェイ
ン制御は矛盾なく行える。

［発明の効果コ 本発明によるとジャンパースイッチをその都度操作する
必要がなく、一般ユーザが容易に操作できる。

【図面の簡単な説明】

第１図は本発明によるデージ−チェイン制御部の構成図
。 第２図は本発明を実施するための回路例を示す略図。 第３図は本発明によるデージ−チェイン制御部の構成図
。 第４図は従来のマザーボード上にデージ−チェイン制御
のための設定スイッチをもった複数基板で構成される電
子機器の構成図。 １１：デージ−チェイン信号 １２：デージ−アウト信号 １３：リクエスト信号 以　　上 第１図

Claims (1)

【特許請求の範囲】
1. 電子的に接続された複数の着脱可能な電子回路ユニット
   を制御する中央制御装置、前記複数のユニットの使用環
   境を自動的に認識するためのデージーチェイン制御部、
   前記制御部の指令信号によって前記中央制御装置が作動
   することを特徴とする電子機器。