JPH02275650A - Mounting structure of semiconductor element - Google Patents
Mounting structure of semiconductor elementInfo
- Publication number
- JPH02275650A JPH02275650A JP1097171A JP9717189A JPH02275650A JP H02275650 A JPH02275650 A JP H02275650A JP 1097171 A JP1097171 A JP 1097171A JP 9717189 A JP9717189 A JP 9717189A JP H02275650 A JPH02275650 A JP H02275650A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film carrier
- mounting structure
- film
- medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子端子とフィルムキャリアのフィン
ガーリードとを電気的に接続する実装構造(以下、T
A B 4N造と称す)#こ関するものである。Detailed Description of the Invention [Industrial Application Field] The present invention provides a mounting structure (hereinafter referred to as T
This is related to A B 4N construction).
従来のTAB構造の半導体素子の実装構造は、半導体素
子の外周に1列もしくは千鳥配列に接続端子を形成し、
高さの均一な接続媒体により、 1個もしくは、特公昭
63−22461にあるように、2個のフィルムキャリ
アを接続するものであった。In the conventional TAB structure semiconductor device mounting structure, connection terminals are formed in a single row or in a staggered arrangement around the outer periphery of the semiconductor device.
A connecting medium of uniform height was used to connect one or two film carriers as described in Japanese Patent Publication No. 63-22461.
しかしながら、上記のような実装構造では、接続端子の
端子ピッチはフィルムキャリアのフィンガーリードの製
造能力により制限されてしまい、その端子ピッチは、7
0μm〜80μmが限界であった。この為、1個の半導
体素子内に形成できる端子数は、半導体素子の外周に制
約されてしまい多ビン実装が困難であった6 本発明の
目的は、従来の半導体素子で多ビン実装化を提供すると
ころにある。However, in the above-mentioned mounting structure, the terminal pitch of the connecting terminals is limited by the production capacity of the finger leads of the film carrier, and the terminal pitch is 7.
The limit was 0 μm to 80 μm. For this reason, the number of terminals that can be formed in one semiconductor element is limited by the outer periphery of the semiconductor element, making multi-bin mounting difficult. It's there to provide.
上記問題点を解決する為に、本発明は半導体素子端子と
フィルムキャリアのフィンガーリードとを電気的に接続
する実装+14造において、少なくとも該半導体素子か
該フィルムキャリアのフィンガーリードのどちらかに形
成される接続媒体の高さを半導体素子の外周部より内周
部に行くに従い高く形成し、1個の半導体素子に対し複
数個のフィルムキャリアが多層に接続された構造である
ことを特徴とする。In order to solve the above-mentioned problems, the present invention provides a mounting structure for electrically connecting a semiconductor element terminal and a finger lead of a film carrier, in which a terminal is formed on at least either the semiconductor element or the finger lead of the film carrier. The height of the connecting medium is increased toward the inner circumference of the semiconductor element from the outer circumference of the semiconductor element, and a plurality of film carriers are connected to one semiconductor element in multiple layers.
以下に、本発明に於ける実施例を図面に基づいて説明す
るが、本発明はこれに限定されるものではない。Embodiments of the present invention will be described below based on the drawings, but the present invention is not limited thereto.
第1図に本発明に於ける実装構造を示した。半導体素子
1とフィルムキャリア5〜7を接続媒体2〜4により電
気的に接続する。ここで、この接続媒体2〜4は、最外
周部の接続媒体2から内側の接続媒体4に行くに従い接
続媒体の高さが高くなるように形成する。FIG. 1 shows a mounting structure according to the present invention. Semiconductor element 1 and film carriers 5-7 are electrically connected by connection media 2-4. Here, the connecting media 2 to 4 are formed such that the height of the connecting medium increases from the outermost connecting medium 2 to the inner connecting medium 4.
ここで、この接続媒体2〜4の形成方法には、3通りの
方法が考えられるので各方式に付き工程を追って説明す
る。Here, since there are three possible methods for forming the connection media 2 to 4, each method will be explained step by step.
1、半導体素子に形成されたアルミパッドにメツキ法に
より接続媒体を形成する方法。1. A method of forming a connection medium on an aluminum pad formed on a semiconductor element by a plating method.
この方法は、第2図(a)に示すように全アルミパッド
に接続媒体2〜4をメツキにより形成し最外周部の接続
媒体2が所望の高さに成長した時点で、第2図(b)に
示すように接続媒体2の上部にレジスト8をスピンナー
やロールコータ−を使用して塗布する。これに再度メツ
キを行い接続媒体3.4を形成し接続媒体3が所望の高
さに成長した時点で、第2図(c)に示すように接続媒
体3の上部に上記の方式でレジスト9を塗布し再度メツ
キを行う。この工程を、複数回繰り返すことにより高さ
の異なる接続媒体を所望の数だけ得ることが出来る。こ
の方式により構成した半導体素子を第3図に示した。又
、この時の、接続媒体のネイ質としては、通常のTAB
で使用されるAu、半田等が考えられる。In this method, connecting media 2 to 4 are formed on all the aluminum pads by plating as shown in FIG. As shown in b), a resist 8 is applied onto the top of the connecting medium 2 using a spinner or a roll coater. This is then plated again to form a connecting medium 3.4. When the connecting medium 3 has grown to the desired height, a resist 9 is applied to the top of the connecting medium 3 using the above method as shown in FIG. 2(c). Apply and re-paste. By repeating this process multiple times, it is possible to obtain a desired number of connecting media with different heights. A semiconductor device constructed using this method is shown in FIG. Also, at this time, the natural quality of the connection medium is normal TAB.
Au, solder, etc. used in
2、フィルムキャリアのフィンガーリードに接続媒体を
転写する方法。2. A method of transferring a connecting medium to the finger leads of a film carrier.
この方法は、National テクニカルレボ−t
−Vol、31(1985年発行)で紹介されている方
法を用いて、複数枚のフィルムキャリアにそれぞれ高さ
の異なる接続媒体を転写する。This method is based on the National Technical Revo-t
- Using the method introduced in Vol. 31 (published in 1985), connecting media of different heights are transferred to a plurality of film carriers.
3、フィルムキャリアのフィンガーリードを半導体素子
のアルミパッドに接触する部分かたかくなるように、部
分的にエツチングする方法。3. A method in which the finger leads of the film carrier are partially etched so that the parts that contact the aluminum pads of the semiconductor element are hardened.
この方法は、第4図に示す様にフィルムキャリア11に
形成された導体パターン11の半導体素子のアルミパッ
ドに接触する部分にレジスト12を塗布しエツチングす
ることによりフィンガーリードに突起13を形成する。In this method, as shown in FIG. 4, projections 13 are formed on the finger leads by applying a resist 12 to the portions of the conductor pattern 11 formed on the film carrier 11 that contact the aluminum pads of the semiconductor element and etching them.
この1時の、導体パターンの厚みは、内周部に行くに従
い厚くし、又、この時のエツチング時間を半導体素子の
内周部に接続するフィルムキャリア稈長くする事により
高さの高い突起を形成する事が出来る。この時の、導体
パターンとしては、通常のFPCに使用されるCu等が
挙げられる。At this time, the thickness of the conductor pattern becomes thicker as it goes toward the inner periphery, and the etching time at this time is made longer for the film carrier culm connected to the inner periphery of the semiconductor element, so that tall protrusions can be formed. It can be formed. At this time, the conductive pattern may be made of Cu or the like used in ordinary FPCs.
次に、上記の様にして半導体チップ側或は、フィルムキ
ャリア側に形成した接続媒体を介して半導体素子とフィ
ルムキャリアのフィンガーリードとを電気的に接続する
。ここで、半導体素子側にメツキにより接続媒体を形成
した物に付いて工程を追って接続方法を説明する。Next, the semiconductor element and the finger leads of the film carrier are electrically connected via the connection medium formed on the semiconductor chip side or the film carrier side as described above. Here, a connection method will be explained step by step for a device in which a connection medium is formed by plating on the semiconductor element side.
まず、第5図(a)に於て、半導体素子1の最外周部の
端子2と1個目のフィルムキャリア5とを位置合わせを
した後にヒートツール14を用いて熱圧着する。この時
のヒートツール14は、内側の高く形成した接続媒体に
接触しない様に凹状構造にする必要がある。次に、第5
図(b)の様に2番目に低い接続媒体3で、半導体素子
と2個目のフィルムキャリア6を位置合わせした後にヒ
ートツール15を用いて熱圧着する。この時のヒートツ
ール15は、内側の高く形成した接続媒体4と第5図(
a)で接続したフィンガー5に接触しない様に凹状で外
形を小さくする必要がある。First, in FIG. 5(a), the outermost terminal 2 of the semiconductor element 1 and the first film carrier 5 are aligned and then thermocompression bonded using the heat tool 14. At this time, the heat tool 14 needs to have a concave structure so as not to come into contact with the connecting medium formed high inside. Next, the fifth
As shown in Figure (b), the semiconductor element and the second film carrier 6 are aligned using the second lowest connecting medium 3, and then thermocompression bonded using the heat tool 15. At this time, the heat tool 15 is connected to the connecting medium 4 formed high inside and as shown in FIG.
It is necessary to have a concave shape and a small external shape so as not to contact the fingers 5 connected in a).
次に、第5図(C)に示すように、3個目のフィルムキ
ャリア7を上記と同様の方法で接続する。Next, as shown in FIG. 5(C), a third film carrier 7 is connected in the same manner as described above.
この工程を複数回繰り返す事により、任意の数のフィル
ムキャリアを接続することが出来る。ここで、重なるフ
ィルムキャリアのフィンガーが電気的に接触するのを防
止するため第1図に示す様に、後から接続するフィルム
キャリアのフィンガーは、に方向にプレス等によりフォ
ーミングしておくことが望ましい。又、ヒートツールは
、常時、加熱し、ておくコンスタントヒートツールでも
、圧着する際に瞬間的に発熱させるパルスヒートツール
でも良いが、ツール内の温度分布を考慮すると、コンス
タントヒートツールの方が安定しているため望ましい。By repeating this process multiple times, any number of film carriers can be connected. Here, in order to prevent the fingers of the overlapping film carriers from electrically contacting each other, it is desirable to form the fingers of the film carrier that will be connected later by pressing, etc. in the direction as shown in Figure 1. . Also, the heat tool can be a constant heat tool that heats up all the time, or a pulse heat tool that instantaneously generates heat when crimping, but when considering the temperature distribution inside the tool, a constant heat tool is more stable. It is desirable because it is
次に、上記により接続したモジュールの接続強度のアッ
プと外気との遮断の為、第6図の様に接続部をエポキシ
樹脂17等により保護する。Next, in order to increase the connection strength of the modules connected as described above and to isolate them from the outside air, the connection portions are protected with epoxy resin 17 or the like as shown in FIG. 6.
この時の保護方法には、トランスファーモールド法や、
デイスペンサー等によるボッチインゲン去が考えられる
。Protection methods at this time include transfer molding,
A possible solution is to use a dispenser or the like to remove the green beans.
又、この実装構造は、半導体素子の4辺に対して半導体
チップの端子レイアウトに対応してどの方法にもフィル
ムキャリアのフィンガーを出すことが出来る。Furthermore, this mounting structure allows the fingers of the film carrier to be exposed in any manner corresponding to the terminal layout of the semiconductor chip with respect to the four sides of the semiconductor element.
本発明は、以上説明したように半導体素子がフィルムキ
ャリアのフィンガー1ノードのどちらかに半導体チップ
の外周の接続端子より内周に行くに従い高くなるような
接続媒体を形成し、1個の半導体チップに対し複数個の
フィルムキャリアを多層に接続することにより、接続端
子の端子ピッチをフィルムキャリアの製造能力や、半導
体素子の外周に制約される事なく実装出来る為、従来の
半導体素子で高密度実装化、多ビン実装化が出来るとい
う効果を有する。As explained above, in the present invention, a semiconductor element is connected to one semiconductor chip by forming a connection medium at one of the nodes of a finger of a film carrier such that the height increases from the connection terminal on the outer periphery of the semiconductor chip toward the inner periphery. However, by connecting multiple film carriers in multiple layers, the terminal pitch of the connecting terminals can be mounted without being restricted by the manufacturing capacity of the film carrier or the outer periphery of the semiconductor element, allowing high-density mounting with conventional semiconductor elements. This has the effect of enabling multi-bin packaging.
第1図は、本発明の半導体素子の実装fM造を示す断面
図。
第2図(a)〜(C)は、メツキ法で接続媒体を形成す
る工程を説明する断面図。
第3図(a)(b)は、メツキ法で接続媒体を形成した
半導体チップを示す図で、 (a)は断面を示す図で(
b)は上面図である。
第4図(a)〜(b)は、エツチング法により接続媒体
を形成する工程を説明する断面図。
第5図(a)〜(c)は、実装工程を説明する断面図。
第6図は、接合部の保護状態を示す断面図。
1・・・半導体素子
2〜4・・・接続媒体
5〜7・・・フィルムキャリアのフィンガー8.9・・
・レジスト
10・・・フィルムキャリア
11・・・導体パターン
12・・・レジスト
13・・・突起
14〜16・・・ヒートツール
17・・・保護膜
以 」二
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴木 喜三部 化1名第1図
(a)
(b)
(C)
第2図
第4図
(a)
第3図
第5図FIG. 1 is a sectional view showing a mounting fM structure of a semiconductor element of the present invention. FIGS. 2(a) to 2(C) are cross-sectional views illustrating the process of forming a connecting medium by a plating method. FIGS. 3(a) and 3(b) are diagrams showing a semiconductor chip with a connecting medium formed by the plating method, and (a) is a diagram showing a cross section (
b) is a top view. FIGS. 4(a) and 4(b) are cross-sectional views illustrating the process of forming a connecting medium by an etching method. FIGS. 5(a) to 5(c) are cross-sectional views illustrating the mounting process. FIG. 6 is a sectional view showing the protected state of the joint. 1... Semiconductor elements 2-4... Connection medium 5-7... Finger of film carrier 8.9...
・Resist 10...Film carrier 11...Conductor pattern 12...Resist 13...Protrusions 14 to 16...Heat tool 17...Protective film 2 Applicant: Seiko Epson Corporation Representative Patent attorney 1 (a) (b) (C) Figure 2 Figure 4 (a) Figure 3 Figure 5
Claims (1)
とを電気的に接続する半導体素子の実装構造において、
少なくとも該半導体素子か該フィルムキャリアのフィン
ガーリードのどちらかに形成される接続媒体の高さを半
導体素子の外周部より内周部に行くに従い高く形成され
た接続媒体を有し、1個の半導体素子に対し複数個のフ
ィルムキャリアが多層に接続された事を特徴とする半導
体素子の実装構造。In a semiconductor element mounting structure that electrically connects a semiconductor element terminal and a finger lead of a film carrier,
The height of the connecting medium formed on at least either the semiconductor element or the finger leads of the film carrier is increased from the outer periphery of the semiconductor element toward the inner periphery; A semiconductor device mounting structure characterized by a plurality of film carriers connected to the device in multiple layers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097171A JPH02275650A (en) | 1989-04-17 | 1989-04-17 | Mounting structure of semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097171A JPH02275650A (en) | 1989-04-17 | 1989-04-17 | Mounting structure of semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02275650A true JPH02275650A (en) | 1990-11-09 |
Family
ID=14185135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1097171A Pending JPH02275650A (en) | 1989-04-17 | 1989-04-17 | Mounting structure of semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02275650A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04114443A (en) * | 1990-09-04 | 1992-04-15 | Toshiba Corp | Tab tape |
| JPH04348048A (en) * | 1991-05-24 | 1992-12-03 | Nec Corp | Semiconductor device |
-
1989
- 1989-04-17 JP JP1097171A patent/JPH02275650A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04114443A (en) * | 1990-09-04 | 1992-04-15 | Toshiba Corp | Tab tape |
| JPH04348048A (en) * | 1991-05-24 | 1992-12-03 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087717A (en) | Semiconductor device and manufacturing method | |
| CA1229933A (en) | Plastic pin grid array chip carrier | |
| US6048753A (en) | Standardized bonding location process and apparatus | |
| US5399902A (en) | Semiconductor chip packaging structure including a ground plane | |
| EP0863548B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| KR100265616B1 (en) | Flip chip bonding method using electrically conductive polymer bumps | |
| JP4703980B2 (en) | Stacked ball grid array package and manufacturing method thereof | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| EP0233029A2 (en) | An improved interconnect tape for use in tape automated bonding | |
| EP0814510B1 (en) | TAB tape and semiconductor device using the TAB tape | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| US6410366B1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| US6808959B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| US6369331B1 (en) | Printed circuit board for semiconductor package and method of making same | |
| JPH01303730A (en) | Mounting structure of semiconductor element and manufacture thereof | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH02275650A (en) | Mounting structure of semiconductor element | |
| US4860443A (en) | Method for connecting leadless chip package | |
| KR100469543B1 (en) | Standardized bonding location process and apparatus | |
| JPS63289844A (en) | Bump electrode of semiconductor device | |
| JP2564297B2 (en) | Circuit board | |
| JPS59232432A (en) | Manufacture of hybrid integrated circuit | |
| JP3766103B6 (en) | Standardized bonding site methods and equipment | |
| JPS5940553A (en) | Semiconductor device |