JPH0227620Y2 - - Google Patents
Info
- Publication number
- JPH0227620Y2 JPH0227620Y2 JP9449683U JP9449683U JPH0227620Y2 JP H0227620 Y2 JPH0227620 Y2 JP H0227620Y2 JP 9449683 U JP9449683 U JP 9449683U JP 9449683 U JP9449683 U JP 9449683U JP H0227620 Y2 JPH0227620 Y2 JP H0227620Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- resistor
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案は例えば音声中間周波増幅回路（以
下、SIF回路と称する）に於いて、FM検波前に
音声信号を増幅し、増幅変化分を取り除くリミツ
タ回路に関する。
下、SIF回路と称する）に於いて、FM検波前に
音声信号を増幅し、増幅変化分を取り除くリミツ
タ回路に関する。
SIF回路に於けるリミツタ回路は、FM検波す
る前に音声信号を増幅し、振幅変化分を取り除く
役目を果している。
る前に音声信号を増幅し、振幅変化分を取り除く
役目を果している。
このようなリミツタ回路の従来例を第１図に示
す。図において、Q11〜Q18はトランジスタ、R11
〜R21は抵抗、C11はコンデンサである。また、
INは入力端子、OUTは出力端子、＋Ｂは電源で
ある。
す。図において、Q11〜Q18はトランジスタ、R11
〜R21は抵抗、C11はコンデンサである。また、
INは入力端子、OUTは出力端子、＋Ｂは電源で
ある。
図示のリミツタ回路は、トランジスタQ11，
Q12から成る初段リミツタアンプ、トランジスタ
Q14，Q15から成る２段リミツタアンプ、トラン
ジスタQ17，Q18から成る３段リミツタアンプの
２つのリミツタアンプから成る。各段のリミツタ
アンプは差動増幅回路構成となつている。
Q12から成る初段リミツタアンプ、トランジスタ
Q14，Q15から成る２段リミツタアンプ、トラン
ジスタQ17，Q18から成る３段リミツタアンプの
２つのリミツタアンプから成る。各段のリミツタ
アンプは差動増幅回路構成となつている。
初段リミツタアンプに於いては、差動入力間に
抵抗R11が挿入されている為、この抵抗R11の電
圧降下によつてオフセツトが生じる。この為、初
段出力電圧VAOが下がり、２段入力電圧VBIが下
がり、２段出力電圧VBOが下がる。ここで抵抗
R14により直流帰還がかかつているので、トラン
ジスタQ12，Q15のベースバイアス電圧Vbが下が
り、かつ初段入力電圧VAIが下がることになる。
これにより、初段及び２段目のリミツタアンプの
バイアス電圧がどんどん下がることになるが、バ
イアス電圧が下がると、リミツタアンプを流れる
電流が減り、ゲインが下がる為、初段及び２段出
力電圧VAO，VBOを上げようとする動作が生じ、
適当なところでつりあう。このとき、２段入力電
圧VBIとベースバイアス電圧Vbの下がる割合が一
致しない為、２段リミツタアンプにもオフセツト
が生じる。３段リミツタアンプに於いては、帰還
抵抗R14と抵抗R15との抵抗値の比を適当な値に
設定することにより、トランジスタQ17とQ18の
ベースバイアス電圧を合わせてオフセツトをなく
している。この場合、抵抗R14には、トランジス
タQ11，Q12，Q15，Q18の４つトランジスタのベ
ース電流が流れ、抵抗R15には、トランジスタ
Q171個分のベース電流しか流れない。したがつ
て、各ベース電流が等しいとすれば、抵抗R14と
R15との抵抗比を１：４にすればよい。
抵抗R11が挿入されている為、この抵抗R11の電
圧降下によつてオフセツトが生じる。この為、初
段出力電圧VAOが下がり、２段入力電圧VBIが下
がり、２段出力電圧VBOが下がる。ここで抵抗
R14により直流帰還がかかつているので、トラン
ジスタQ12，Q15のベースバイアス電圧Vbが下が
り、かつ初段入力電圧VAIが下がることになる。
これにより、初段及び２段目のリミツタアンプの
バイアス電圧がどんどん下がることになるが、バ
イアス電圧が下がると、リミツタアンプを流れる
電流が減り、ゲインが下がる為、初段及び２段出
力電圧VAO，VBOを上げようとする動作が生じ、
適当なところでつりあう。このとき、２段入力電
圧VBIとベースバイアス電圧Vbの下がる割合が一
致しない為、２段リミツタアンプにもオフセツト
が生じる。３段リミツタアンプに於いては、帰還
抵抗R14と抵抗R15との抵抗値の比を適当な値に
設定することにより、トランジスタQ17とQ18の
ベースバイアス電圧を合わせてオフセツトをなく
している。この場合、抵抗R14には、トランジス
タQ11，Q12，Q15，Q18の４つトランジスタのベ
ース電流が流れ、抵抗R15には、トランジスタ
Q171個分のベース電流しか流れない。したがつ
て、各ベース電流が等しいとすれば、抵抗R14と
R15との抵抗比を１：４にすればよい。
しかしながら上記構成の場合、２段リミツタア
ンプにオフセツトが生じる為、SIF回路に於ける
リミツタアンプには不適である。すなわち、FM
検波動作に於いては、入力信号の立ち上がり及び
立ち下がりの微妙な変化が出力に大きい影響を与
える。言い換えれば、SIF回路のAMRはリミツ
タ回路の出力波形に大きく左右される。上述した
ようなオフセツトのあるリミツタ回路では、第２
図に示すように、振幅制限を行なつた後の信号
（図中破線で示す）の立ち上がり及び立ち下がり
はオフセツトのないリミツタ回路に通した場合の
正規の立ち上がり及び立ち下がり（図中、実線で
示す信号の立ち上がり及び立ち下がり）とは異な
つてしまう。これにより、SIF回路のAMRが著
しく悪化してしまう。特に２段リミツタアンプは
今だ完全な振幅制限作用を受けていない信号、つ
まり矩形波状の信号ではなくまだ正弦波状の信号
が入力され、これを矩形波状にするものであるか
ら、この２段リミツタアンプのオフセツトはリミ
ツタ回路の出力波形の立ち上がり及び立ち下がり
に大きく影響する。なお、第２図に於いて、VOS
はオフセツト電圧である。
ンプにオフセツトが生じる為、SIF回路に於ける
リミツタアンプには不適である。すなわち、FM
検波動作に於いては、入力信号の立ち上がり及び
立ち下がりの微妙な変化が出力に大きい影響を与
える。言い換えれば、SIF回路のAMRはリミツ
タ回路の出力波形に大きく左右される。上述した
ようなオフセツトのあるリミツタ回路では、第２
図に示すように、振幅制限を行なつた後の信号
（図中破線で示す）の立ち上がり及び立ち下がり
はオフセツトのないリミツタ回路に通した場合の
正規の立ち上がり及び立ち下がり（図中、実線で
示す信号の立ち上がり及び立ち下がり）とは異な
つてしまう。これにより、SIF回路のAMRが著
しく悪化してしまう。特に２段リミツタアンプは
今だ完全な振幅制限作用を受けていない信号、つ
まり矩形波状の信号ではなくまだ正弦波状の信号
が入力され、これを矩形波状にするものであるか
ら、この２段リミツタアンプのオフセツトはリミ
ツタ回路の出力波形の立ち上がり及び立ち下がり
に大きく影響する。なお、第２図に於いて、VOS
はオフセツト電圧である。
この考案は上記の事情に対処すべくなされたも
ので、オフセツトのないリミツタ回路を提供する
ことを目的とする。
ので、オフセツトのないリミツタ回路を提供する
ことを目的とする。
この考案は、例えば第３図を用いて説明するな
らば、２段リミツタアンプを構成するトランジス
タQ34，Q35に於いて、電源＋B1から負荷抵抗R32
及びエミツタホロワを成すトランジスタQ33のベ
ース・エミツタ間電流路を介してトランジスタ
Q34のベースに到る経路の電圧降下分と、電源＋
B1から負荷抵抗R36及びエミツタホロワを成すト
ランジスタQ36のベース・エミツタ間電流路並び
に帰還抵抗R44を介してトランジスタQ35のベー
スに到る経路の電圧降下分とが等しくなるように
回路定数を設定したものである。
らば、２段リミツタアンプを構成するトランジス
タQ34，Q35に於いて、電源＋B1から負荷抵抗R32
及びエミツタホロワを成すトランジスタQ33のベ
ース・エミツタ間電流路を介してトランジスタ
Q34のベースに到る経路の電圧降下分と、電源＋
B1から負荷抵抗R36及びエミツタホロワを成すト
ランジスタQ36のベース・エミツタ間電流路並び
に帰還抵抗R44を介してトランジスタQ35のベー
スに到る経路の電圧降下分とが等しくなるように
回路定数を設定したものである。
以下、図面を参照してこの考案の一実施例を詳
細に説明する。図に於いて、入力端子INはトラ
ンジスタQ31のベースに接続され、このトランジ
スタQ31のコレクタは第１の電源＋B1に接続され
ている。トランジスタQ32はトランジスタQ31と
差動対をなし、そのエミツタの共通接続点は抵抗
R31とダイオードD11の直列回路を介して接地さ
れている。このトランジスタQ32のコレクタは負
荷抵抗R32を介して電源＋B1に接続されている。
さらに、このトランジスタQ32のコレクタはトラ
ンジスタQ33のベースに接続され、このトランジ
スタQ33のコレクタは第１の電源＋B1に接続さ
れ、エミツタはトランジスタQ34のベースに接続
されるとともに、抵抗R33を介して接地されてい
る。トランジスタQ34のコレクタは電源＋B1に接
続されている。トランジスタQ35はトランジスタ
Q34と差動対を成し、そのエミツタの共通接続点
は抵抗R35、ダイオードD32の直列回路を介して
接地されている。トランジスタQ35のコレクタ
は、トランジスタQ36のベースに接続されるとと
もに、負荷抵抗R36を介して電源＋B1に接続され
ている。トランジスタQ36のエミツタはトランジ
スタQ37のコレクタに接続されるとともに、バイ
アス抵抗R37を介してトランジスタQ38のベース
に接続されているので、このトランジスタQ38の
コレクタは第２の電源＋B2に接続されている。
トランジスタQ39はトランジスタQ38と差動対を
成し、そのエミツタの共通接続点はトランジスタ
Q40のコレクタに接続されている。トランジスタ
Q39のコレクタは出力端子OUTに接続されるとと
もに、負荷抵抗R38を介して第２の電源＋B2に接
続されている。トランジスタQ37とQ40のベース
は共通接続され、その接続中点は抵抗R39を介し
て第２の電源＋B2に接続されているとともに、
ダイオードD33と抵抗R40の直列回路を介して接
地されている。トランジスタQ37，Q40のエミツ
タはそれぞれ抵抗R41，R42を介して接地されて
いる。
細に説明する。図に於いて、入力端子INはトラ
ンジスタQ31のベースに接続され、このトランジ
スタQ31のコレクタは第１の電源＋B1に接続され
ている。トランジスタQ32はトランジスタQ31と
差動対をなし、そのエミツタの共通接続点は抵抗
R31とダイオードD11の直列回路を介して接地さ
れている。このトランジスタQ32のコレクタは負
荷抵抗R32を介して電源＋B1に接続されている。
さらに、このトランジスタQ32のコレクタはトラ
ンジスタQ33のベースに接続され、このトランジ
スタQ33のコレクタは第１の電源＋B1に接続さ
れ、エミツタはトランジスタQ34のベースに接続
されるとともに、抵抗R33を介して接地されてい
る。トランジスタQ34のコレクタは電源＋B1に接
続されている。トランジスタQ35はトランジスタ
Q34と差動対を成し、そのエミツタの共通接続点
は抵抗R35、ダイオードD32の直列回路を介して
接地されている。トランジスタQ35のコレクタ
は、トランジスタQ36のベースに接続されるとと
もに、負荷抵抗R36を介して電源＋B1に接続され
ている。トランジスタQ36のエミツタはトランジ
スタQ37のコレクタに接続されるとともに、バイ
アス抵抗R37を介してトランジスタQ38のベース
に接続されているので、このトランジスタQ38の
コレクタは第２の電源＋B2に接続されている。
トランジスタQ39はトランジスタQ38と差動対を
成し、そのエミツタの共通接続点はトランジスタ
Q40のコレクタに接続されている。トランジスタ
Q39のコレクタは出力端子OUTに接続されるとと
もに、負荷抵抗R38を介して第２の電源＋B2に接
続されている。トランジスタQ37とQ40のベース
は共通接続され、その接続中点は抵抗R39を介し
て第２の電源＋B2に接続されているとともに、
ダイオードD33と抵抗R40の直列回路を介して接
地されている。トランジスタQ37，Q40のエミツ
タはそれぞれ抵抗R41，R42を介して接地されて
いる。
前記トランジスタQ31のベースはバイアス抵抗
R43と交流成分パイパス用のコンデンサC31の直列
回路を介して接地されている。バイアス抵抗R34
とコンデンサC31との接続中点はトランジスタ
Q32，Q35，Q39のベースに接続されている。ま
た、前記トランジスタQ36のエミツタはさらに、
帰還抵抗R44を介してトランジスタQ35，Q32，
Q39、抵抗R43とコンデンサC31との接続中点に接
続されている。
R43と交流成分パイパス用のコンデンサC31の直列
回路を介して接地されている。バイアス抵抗R34
とコンデンサC31との接続中点はトランジスタ
Q32，Q35，Q39のベースに接続されている。ま
た、前記トランジスタQ36のエミツタはさらに、
帰還抵抗R44を介してトランジスタQ35，Q32，
Q39、抵抗R43とコンデンサC31との接続中点に接
続されている。
トランジスタQ31とQ32は初段リミツタアンプ
を成し、トランジスタQ34とQ35は２段リミツタ
アンプを成し、トランジスタQ38とQ39は３段リ
ミツタアンプを成す。抵抗R31とダイオードD31
は初段リミツタアンプの定電流源を成し、抵抗
R35とダイオードD32は２段リミツタアンプの定
電流源を成す。トランジスタQ37，Q40，ダイオ
ードD33，抵抗R40〜R42はカレントミラー回路を
成す。これにより、３段リミツタアンプの定電流
量は抵抗R37とR44の接続中点からトランジスタ
Q37に流れる込む電流量と同じ値に設定されてい
る。その結果、トランジスタQ36のエミツタ電位
の変動を抑えることができるため、動作の安定化
を図ることができる。トランジスタQ33，Q36は
それぞれ初段リミツタアンプ、２段リミツタアン
プの出力を後段に導びくエミツタホロワを成す出
力トランジスタである。
を成し、トランジスタQ34とQ35は２段リミツタ
アンプを成し、トランジスタQ38とQ39は３段リ
ミツタアンプを成す。抵抗R31とダイオードD31
は初段リミツタアンプの定電流源を成し、抵抗
R35とダイオードD32は２段リミツタアンプの定
電流源を成す。トランジスタQ37，Q40，ダイオ
ードD33，抵抗R40〜R42はカレントミラー回路を
成す。これにより、３段リミツタアンプの定電流
量は抵抗R37とR44の接続中点からトランジスタ
Q37に流れる込む電流量と同じ値に設定されてい
る。その結果、トランジスタQ36のエミツタ電位
の変動を抑えることができるため、動作の安定化
を図ることができる。トランジスタQ33，Q36は
それぞれ初段リミツタアンプ、２段リミツタアン
プの出力を後段に導びくエミツタホロワを成す出
力トランジスタである。
上述したリミツタ回路の動作は基本的には先の
第１図に示す回路と同じである。但し、第１の電
源＋B1から抵抗R32，トランジスタQ33のベー
ス・エミツタ間電流路を介してトランジスタQ34
のベースに到る経路の電圧降下分と、第１の電源
＋B1から抵抗R36，トランジスタQ36のベース・
エミツタ間電流路、抵抗R44を介してトランジス
タQ35のベースに到る経路の電圧降下分が等しく
なるように回路定数が設定されている。これによ
り、２段リミツタアンプのオフセツトがなくな
り、波形歪の少ないリミツタ出力を得ることがで
き、SIF回路のAMRを向上させることができる。
第１図に示す回路と同じである。但し、第１の電
源＋B1から抵抗R32，トランジスタQ33のベー
ス・エミツタ間電流路を介してトランジスタQ34
のベースに到る経路の電圧降下分と、第１の電源
＋B1から抵抗R36，トランジスタQ36のベース・
エミツタ間電流路、抵抗R44を介してトランジス
タQ35のベースに到る経路の電圧降下分が等しく
なるように回路定数が設定されている。これによ
り、２段リミツタアンプのオフセツトがなくな
り、波形歪の少ないリミツタ出力を得ることがで
き、SIF回路のAMRを向上させることができる。
第３図中に示す回路定数の具体値は上記目的を
達成するように設定された回路定数の一例を示す
ものである。なお、回路定数の決め方としては、
負荷抵抗R32を除く回路素子の値を設定し、この
設定された値に合わせて上記目的を達成するよう
に負荷抵抗R32の抵抗値を定めるようにすればよ
い。以下、この負荷抵抗R32の抵抗値を式を使つ
て求めてみる。抵抗R31，R35の抵抗値が等しい
ことにより、初段リミツタアンプと２段リミツタ
アンプの定電流の値は等しい。これをIOとおく
と、抵抗R32を流れる電流はIO／２となる。３段リ ミツタアンプの定電流もIOとすれば、抵抗R44を
流れる電流は１／β ４／２IOとなる。これは３段リミ ツタアンプのオフセツトを無くす為に、抵抗R44
とR37の抵抗比が約１：４に設定されているから
である。但し、βはトランジスタの直流電流増幅
率である。
達成するように設定された回路定数の一例を示す
ものである。なお、回路定数の決め方としては、
負荷抵抗R32を除く回路素子の値を設定し、この
設定された値に合わせて上記目的を達成するよう
に負荷抵抗R32の抵抗値を定めるようにすればよ
い。以下、この負荷抵抗R32の抵抗値を式を使つ
て求めてみる。抵抗R31，R35の抵抗値が等しい
ことにより、初段リミツタアンプと２段リミツタ
アンプの定電流の値は等しい。これをIOとおく
と、抵抗R32を流れる電流はIO／２となる。３段リ ミツタアンプの定電流もIOとすれば、抵抗R44を
流れる電流は１／β ４／２IOとなる。これは３段リミ ツタアンプのオフセツトを無くす為に、抵抗R44
とR37の抵抗比が約１：４に設定されているから
である。但し、βはトランジスタの直流電流増幅
率である。
第１の電源＋B1の電圧をVCC1とすると、
VCC1＝IO／２・Ra＋VF＋１／β ４／２IO・
Rb＋VF＋IO・Rc＋VF ……(1)
の関係が成つ立つから、
IO＝VCC1−3VF／Ra／２＋2R／βｂ＋Rc＝0.32〔mA〕
……(2) となる。但し、Ra，Rb，Rcはそれぞれ抵抗R36，
R44，R35の抵抗値である。VFはトランジスタの
ベース・エミツタ間順方向降下電圧やダイオード
の順方向降下電圧である。
……(2) となる。但し、Ra，Rb，Rcはそれぞれ抵抗R36，
R44，R35の抵抗値である。VFはトランジスタの
ベース・エミツタ間順方向降下電圧やダイオード
の順方向降下電圧である。
初段リミツタアンプのトランジスタQ31，Q32
のベース電流をそれぞれI1，I2とし、I1：I2＝
１：ｘとおくと、 １／１＋ｘ・IO・１／β・R1＝hlnｘ／１＋ｘ −hln１／１＋ｘ＝hlnx ……(3) となる。但し、RIはトランジスタQ31の入力抵抗
である。ここで、I2＝I1＋ΔIとおくと、 ｘ＝I1＋ΔI／I1＝１＋ΔI／I1 ……(4) となる。ΔI≪I1とすると、 hlnx＝hln（１＋ΔI／I1） ＝ｈΔI／I1 ＝ｈ・（ｘ−１） ……(5) となる。式(3)と(5)より、 １／１＋ｘ・IO・１／β・RI＝ｈ・（ｘ−１）……(6
) となる。式(6)より、 x2−１＝IO／ｈ・β・RI ……(7) となる式(7)より、 となる。この場合、ｈ，β，RIの値を適宜設定
することにより、ｘは1.06となる。
のベース電流をそれぞれI1，I2とし、I1：I2＝
１：ｘとおくと、 １／１＋ｘ・IO・１／β・R1＝hlnｘ／１＋ｘ −hln１／１＋ｘ＝hlnx ……(3) となる。但し、RIはトランジスタQ31の入力抵抗
である。ここで、I2＝I1＋ΔIとおくと、 ｘ＝I1＋ΔI／I1＝１＋ΔI／I1 ……(4) となる。ΔI≪I1とすると、 hlnx＝hln（１＋ΔI／I1） ＝ｈΔI／I1 ＝ｈ・（ｘ−１） ……(5) となる。式(3)と(5)より、 １／１＋ｘ・IO・１／β・RI＝ｈ・（ｘ−１）……(6
) となる。式(6)より、 x2−１＝IO／ｈ・β・RI ……(7) となる式(7)より、 となる。この場合、ｈ，β，RIの値を適宜設定
することにより、ｘは1.06となる。
２段リミツタアンプのオフセツトが０だから、
Rd・ｘ／１＋ｘ・IO＋VF1
＝Ra・IO／２＋VF2＋Rb・４／2β・IO ……(9)
が成り立つ。但し、Rdは抵抗R32の抵抗値、VF1．
VF2はそれぞれトランジスタQ33，Q36のVFであ
る。式(9)より、 Rd＝Ra／２＋Rb・２／β＋VF1−VF2／I0／ｘ／１＋ｘ
……(10) となる。トランジスタQ33，Q36のエミツタ電流
I11，I12は、 I11＝RC・IO＋2VF／Re＝0.18〔mA〕 ……(11) I12＝VCC2−VF／Rf＋Rg・Rg／Rh＝0.68［mA］……(12
) となる。但し、Re〜Rhはそれぞれ抵抗R33，R39，
R40，R41の抵抗値、VCC2は第２の電源＋B2の電
圧である。式(11)，(12)より、 VF1−VF2／IO＝ｈ・lnI12／I11／IO……（13） となる。よつて、 Rd＝5.5／２×103＋２／100×２×103＋0.11×103／1.0
6／１＋1.06 ＝5.64×103〔Ω〕 となる。
VF2はそれぞれトランジスタQ33，Q36のVFであ
る。式(9)より、 Rd＝Ra／２＋Rb・２／β＋VF1−VF2／I0／ｘ／１＋ｘ
……(10) となる。トランジスタQ33，Q36のエミツタ電流
I11，I12は、 I11＝RC・IO＋2VF／Re＝0.18〔mA〕 ……(11) I12＝VCC2−VF／Rf＋Rg・Rg／Rh＝0.68［mA］……(12
) となる。但し、Re〜Rhはそれぞれ抵抗R33，R39，
R40，R41の抵抗値、VCC2は第２の電源＋B2の電
圧である。式(11)，(12)より、 VF1−VF2／IO＝ｈ・lnI12／I11／IO……（13） となる。よつて、 Rd＝5.5／２×103＋２／100×２×103＋0.11×103／1.0
6／１＋1.06 ＝5.64×103〔Ω〕 となる。
なお、上記の値は計算を容易にする為に数々の
近似をして求められたものである。これに対し、
第３図に示す値は計算機のシミユレーシヨンから
求めた値である。
近似をして求められたものである。これに対し、
第３図に示す値は計算機のシミユレーシヨンから
求めた値である。
このようにこの考案によれば、オフセツトのな
いリミツタ回路を提供することができる。
いリミツタ回路を提供することができる。
第１図は従来のリミツタ回路を示す回路図、第
２図はオフセツトによる影響を説明する為の信号
波形図、第３図はこの考案に係るリミツタ回路の
一実施例を示す回路図である。 IN……入力端子、OUT……出力端子、＋B1…
…第１の電源、＋B2……第２の電源、Q31〜Q40…
…トランジスタ、R31〜R44……抵抗、D31〜D33
……ダイオード、C31……コンデンサ。
２図はオフセツトによる影響を説明する為の信号
波形図、第３図はこの考案に係るリミツタ回路の
一実施例を示す回路図である。 IN……入力端子、OUT……出力端子、＋B1…
…第１の電源、＋B2……第２の電源、Q31〜Q40…
…トランジスタ、R31〜R44……抵抗、D31〜D33
……ダイオード、C31……コンデンサ。
Claims (1)
- 【実用新案登録請求の範囲】 ベースが入力端子に接続される第１のトランジ
スタ及びこの第１のトランジスタと差動対を成
し、コレクタが第１の負荷抵抗を介して電源に接
続される第２のトランジスタを有する第１の差動
増幅回路と、 ベースが前記第２のトランジスタのコレクタに
接続され、エミツタフオロアを成す第３のトラン
ジスタと、 ベースがこの第３のトランジスタのエミツタに
接続される第４のトランジスタ及びこの第４のト
ランジスタと差動対を成し、コレクタが第２の負
荷抵抗を介して電源に接続される第５のトランジ
スタを有する第２の差動増幅回路と、 ベースが前記第５のトランジスタのコレクタに
接続され、エミツタフオロアを成す第６のトラン
ジスタと、 ベースがこの第６のトランジスタのエミツタに
第１のバイアス抵抗を介して接続される第７のト
ランジスタ及びこの第７のトランジスタと差動対
を成し、コレクタが出力端子に接続されるととも
に、第３の負荷抵抗を介して電源に接続される第
８のトランジスタを有する第３の差動増幅回路
と、 前記第１のトランジスタのベースと前記第２，
第５，第８のトランジスタのベースとの間に挿入
される第２のバイアス抵抗と、 前記第６のトランジスタのエミツタと前記第
２，第５，第８のトランジスタのベースとの間に
挿入された帰還抵抗と、 前記第２，第５，第８のトランジスタのベース
と基準電位端間に挿入されたコンデンサと、 コレクタが前記第７，第８のトランジスタのエ
ミツタの共通接続点に接続され、この第７，第８
のトランジスタの定電流源を成す第９のトランジ
スタと、 コレクタが前記第６のトランジスタのエミツタ
に接続されるとともに、前記第９のトランジスタ
とカレントミラー接続された第10のトランジスタ
とを具備したリミツタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9449683U JPS604016U (ja) | 1983-06-20 | 1983-06-20 | リミツタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9449683U JPS604016U (ja) | 1983-06-20 | 1983-06-20 | リミツタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604016U JPS604016U (ja) | 1985-01-12 |
| JPH0227620Y2 true JPH0227620Y2 (ja) | 1990-07-25 |
Family
ID=30226171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9449683U Granted JPS604016U (ja) | 1983-06-20 | 1983-06-20 | リミツタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604016U (ja) |
-
1983
- 1983-06-20 JP JP9449683U patent/JPS604016U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS604016U (ja) | 1985-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586000A (en) | Transformerless current balanced amplifier | |
| US4970470A (en) | DC-coupled transimpedance amplifier | |
| JP2001223546A (ja) | 多段信号増幅回路 | |
| JP2795753B2 (ja) | 集積回路用フィルタ回路 | |
| US5880639A (en) | Amplification circuit | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JPH0227620Y2 (ja) | ||
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JPS6378612A (ja) | レベルシフト回路 | |
| EP0220486A2 (en) | Broad-band integrator | |
| JPS60239108A (ja) | 改良形相互コンダクタンス増幅器 | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JPH0527282B2 (ja) | ||
| JPH0620168B2 (ja) | 差動増幅器 | |
| US3439285A (en) | Stabilized direct-coupled amplifier | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH0376603B2 (ja) | ||
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JP3237793B2 (ja) | 電流源回路 | |
| JP2816343B2 (ja) | 容量マルチプライヤ回路 | |
| JPH0543532Y2 (ja) | ||
| JPH04343506A (ja) | 増幅回路 | |
| JPS6020641A (ja) | 信号圧縮回路装置 |