JPH02276237A - Lamination of charged beam resist - Google Patents

Lamination of charged beam resist

Info

Publication number
JPH02276237A
JPH02276237A JP1096247A JP9624789A JPH02276237A JP H02276237 A JPH02276237 A JP H02276237A JP 1096247 A JP1096247 A JP 1096247A JP 9624789 A JP9624789 A JP 9624789A JP H02276237 A JPH02276237 A JP H02276237A
Authority
JP
Japan
Prior art keywords
thin film
conductive
semiconductor substrate
film
charged beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1096247A
Other languages
Japanese (ja)
Inventor
Kohei Sogo
十河 光平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1096247A priority Critical patent/JPH02276237A/en
Publication of JPH02276237A publication Critical patent/JPH02276237A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分舒) この発明は、荷電ビーム露光における試料の蓄積電荷を
確実に放電できるようにした荷電ビームレジストの積層
方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application) The present invention relates to a method for laminating a charged beam resist that enables reliable discharge of charges accumulated in a sample during charged beam exposure.

(従来の技術) 従来から荷電ビーム、特に電子ビームを用いて感応性樹
脂(以下荷電ビームレジストと呼ぶ)にパターンを描画
する方法が研究開発され、半導体製造用ホトマスクの製
作に広く使用されている。
(Prior art) A method of drawing patterns on sensitive resin (hereinafter referred to as charged beam resist) using a charged beam, especially an electron beam, has been researched and developed and is widely used in the production of photomasks for semiconductor manufacturing. .

さらに、半導体ウェハ上の荷電ビームレジストに直接電
子ビームを照射し、パターンを描画する所請電子ビーム
直接描画方法も実用化へ向け、開発が進んでいる。
Furthermore, development is progressing toward practical application of a direct electron beam writing method in which a charged beam resist on a semiconductor wafer is directly irradiated with an electron beam to draw a pattern.

ところで、荷電ビームを絶縁膜に照射すると、絶縁膜中
に電荷の蓄積(チャージアップ)が起こる。この蓄積電
荷により、描画用の荷電ビームの飛程が曲げられ、所望
のパターンを精度良く描画できないという問題が起こる
。この問題を解決するために、特開昭57−10603
4号公報、特開昭58−106831号公報、特開昭6
0−53023号公報、特開昭60−74521号公報
等に開示される方法が試みられている。これらはいずれ
もレジスト上に導電性の薄膜を形成するか、もしくはレ
ジスト表面を導電性の膜に改質する方法である。
By the way, when an insulating film is irradiated with a charged beam, charges are accumulated (charge-up) in the insulating film. This accumulated charge distorts the range of the charged beam for drawing, causing a problem that a desired pattern cannot be drawn with high precision. In order to solve this problem, Japanese Patent Application Laid-Open No. 57-10603
Publication No. 4, JP-A-58-106831, JP-A-6
Methods disclosed in JP-A No. 0-53023, JP-A-60-74521, etc. have been attempted. All of these methods are methods of forming a conductive thin film on the resist or modifying the resist surface into a conductive film.

上記各公報のうち、特開昭58−106831号公報の
第2図(a)には、上面に酸化シリコン膜の開口を有す
るシリコン基板上に被加工物としてのアルミ膜を堆積す
ることが記載されている。
Among the above-mentioned publications, FIG. 2(a) of JP-A No. 58-106831 describes that an aluminum film as a workpiece is deposited on a silicon substrate having a silicon oxide film opening on the upper surface. has been done.

このアルミ膜は被加工物としてのアルミ膜であり、した
がって、開口部は半導体装置の形成されない四角に設け
らろものではない。
This aluminum film is an aluminum film to be processed, and therefore, the openings cannot be provided in squares where semiconductor devices are not formed.

ここで、電荷を放電する具体的な経路について考えてみ
る。試料を通常カセットと呼ばれる治具に挿入し、この
カセットに装着されている導通ピンと、試料上の導電性
薄膜とを接触させることにより、電荷は導通ピンを経由
して外部へ放電される。
Here, let's consider a specific path for discharging charges. A sample is usually inserted into a jig called a cassette, and a conductive pin attached to the cassette is brought into contact with a conductive thin film on the sample, whereby charges are discharged to the outside via the conductive pin.

したがって、導通ピンと導電性薄膜との接触の程度、す
なわち、電気的接続程度が、前述した電荷の蓄積を防止
する上で重要なポイントとなる。
Therefore, the degree of contact between the conductive pin and the conductive thin film, that is, the degree of electrical connection, is an important point in preventing the above-mentioned charge accumulation.

しかしながら、前記各公報に示される方法は、荷電ビー
ムレジストもしくはホトレジストなど有機膜上に導電性
薄膜を形成している。
However, the methods disclosed in the above-mentioned publications form a conductive thin film on an organic film such as a charged beam resist or a photoresist.

このため、試料をカセットに挿入し、導通ピンと導電性
薄膜を接触させようとするとき、この導電性薄膜下の有
機膜の脆弱性のため、導通ピンを接触させたとき、ある
いは導通ピンを接触させた後の試料の移動などにより、
前記有機膜とともに導電性薄膜も崩れてしまう。
For this reason, when inserting a sample into a cassette and trying to bring the conductive pin into contact with the conductive thin film, due to the fragility of the organic film under this conductive thin film, when the conductive pin is brought into contact with Due to the movement of the sample after
The conductive thin film also collapses together with the organic film.

この結果、導電性薄膜と導通ピンとの接触が不完全とな
り、電気的接続が断たれるため、蓄積電荷を放電しない
という問題点があった。
As a result, the contact between the conductive thin film and the conductive pin becomes incomplete, and the electrical connection is broken, resulting in the problem that the accumulated charge is not discharged.

ここで、上記各公報のうち、特開昭57−106034
号公報に開示される方法を例にとり、上記問題点を第2
図で説明する。
Here, among the above publications, JP-A-57-106034
Taking the method disclosed in the above publication as an example, the above problems can be solved in the second
This will be explained with a diagram.

この公報によれば、第2図(A)に示すように、まず、
パターンを形成すべき所望の基板11を用意する。
According to this publication, as shown in Figure 2 (A), first,
A desired substrate 11 on which a pattern is to be formed is prepared.

次に、第2図(B)に示すように、基板11上にホトレ
ジスト層12、導電性層13、および荷電粒子線レジス
ト14をそれらの順に積層し、積層Uを形成するる 次に、第2図(C)に示すように、荷電粒子線ビーム1
5を荷電粒子線レジスト14の照射領域16に照射する
旨が説明されている。
Next, as shown in FIG. 2(B), a photoresist layer 12, a conductive layer 13, and a charged particle beam resist 14 are laminated in this order on the substrate 11 to form a laminated layer U. As shown in Figure 2 (C), charged particle beam 1
5 to the irradiation area 16 of the charged particle beam resist 14.

この公報に記載されているこれ以降の工程は、いま指摘
しようとする問題点には、関係しないので省略する。
The subsequent steps described in this publication are not related to the problem that will be pointed out now, and will therefore be omitted.

(発明が解決しようとする課題) しかしながら、この特開昭57−106034号公報の
問題点は上記第2図(C)の工程にある。
(Problems to be Solved by the Invention) However, the problem of this Japanese Patent Application Laid-Open No. 57-106034 lies in the process shown in FIG. 2(C).

すなわち、荷電粒子線ビーム15を照射しようとすると
き、具体的には、前記基板11はカセットに挿入され、
第2図(D)に示すごとく、導通ピン17は荷電粒子線
レジスト14、導電性層13およびホトレジストN12
を貫通してセットされろ。
That is, when attempting to irradiate the charged particle beam 15, specifically, the substrate 11 is inserted into a cassette,
As shown in FIG. 2(D), the conductive pin 17 is connected to the charged particle beam resist 14, the conductive layer 13 and the photoresist N12.
Be set through the.

このとき、導電性層13は導通ピン17と接触部分18
において電気的に接続される。
At this time, the conductive layer 13 contacts the conductive pin 17 and the contact portion 18.
electrically connected.

しかし、ホトレジスト層12は一般に脆弱な性質であろ
tこめ、導通ピン17を貫通させたとき、あるいは貫通
させた後の前記基板11の期待せぬ移動などにより、崩
れることがある。
However, the photoresist layer 12 is generally fragile and may collapse when the conductive pin 17 is penetrated or by unexpected movement of the substrate 11 after the conductive pin 17 is penetrated.

このため、第2図(E)に示すように、ホトレジスト層
12上に形成された導電性層13も崩れてしまい、導通
ピン17との接触部分が形成できないか、あるいは不完
全な状態となる。
For this reason, as shown in FIG. 2(E), the conductive layer 13 formed on the photoresist layer 12 also collapses, and the contact portion with the conductive pin 17 cannot be formed or becomes incomplete. .

しt二がって、電気的接続が維持されず、蓄積電荷を外
部へ放電し得ないことになってしまう。
Therefore, the electrical connection is not maintained and the accumulated charge cannot be discharged to the outside.

このように、上記いずれの公報に開示されろ方法も、導
通ピンが接触する部分の導電性薄膜が脆弱な有機物の上
に形成されているということが本質的問題点である。
As described above, the essential problem with the methods disclosed in any of the above-mentioned publications is that the conductive thin film in the portion in contact with the conductive pin is formed on a fragile organic material.

この発明は、前記従来技術が持っている問題点のうち、
導電性薄膜下の有機物の脆弱性に起因する導電性薄膜と
導通ピンとの接触の不完全、不確実であるといった問題
点について解決した電荷ビームレジストの積層方法を提
供するものである。
This invention solves the problems of the above-mentioned prior art.
The present invention provides a charge beam resist stacking method that solves problems such as incomplete and uncertain contact between the conductive thin film and the conductive pins due to the fragility of the organic material under the conductive thin film.

(課題を解決するための手段) この発明は、荷電ビームレジストの積層方法において、
半導体基板上に積層した薄膜およびスペーサの導通ピン
が半導体基板に接触する部分を除去して、この半導体基
板を露出させた後に全面に導電性薄膜を被着させる工程
を導入したものである。
(Means for Solving the Problems) The present invention provides a method for laminating a charged beam resist.
A process is introduced in which the thin film laminated on the semiconductor substrate and the portion where the conductive pin of the spacer contacts the semiconductor substrate are removed to expose the semiconductor substrate, and then a conductive thin film is deposited on the entire surface.

(作  用) この発明によれば、以上のように、荷電ビームレジスト
の積層方法において、導通ピンが接触する位置の導電性
薄膜は直接半導体基板表面と接触する。このため、半導
体基板に導通ピンを強く接触させて導電性薄膜がたとえ
崩れても、導電性薄膜は他の部分で半導体基板と接触し
ており、導通ピンは半導体基板と導通を維持することが
できろ。
(Function) According to the present invention, as described above, in the charged beam resist stacking method, the conductive thin film at the position where the conductive pin contacts directly contacts the surface of the semiconductor substrate. Therefore, even if the conductive thin film collapses due to strong contact of the conductive pin with the semiconductor substrate, the conductive thin film is in contact with the semiconductor substrate in other parts, and the conductive pin will not be able to maintain conduction with the semiconductor substrate. You can do it.

したがって、前記問題点を除去できる。Therefore, the above problem can be eliminated.

(実施例) 以下、この発明の荷電ビームレジストの積層方法を図面
に基づき説明する。第1図(A)ないし第1図(F)は
その一実施例の工程断面図である。
(Example) Hereinafter, a method for laminating a charged beam resist according to the present invention will be explained based on the drawings. FIG. 1(A) to FIG. 1(F) are process cross-sectional views of one embodiment.

まず、第1図(A)に示すように、半導体基板21に薄
膜として酸化シリコン膜22が形成された試料を準備す
る。
First, as shown in FIG. 1A, a sample in which a silicon oxide film 22 is formed as a thin film on a semiconductor substrate 21 is prepared.

次に、第1図(B)に示すように、酸化シリコン膜22
の表面にスペーサとしてホトレジスト膜23 (OFP
R:東京応化社製)を塗布する。
Next, as shown in FIG. 1(B), the silicon oxide film 22
A photoresist film 23 (OFP
R: manufactured by Tokyo Ohka Co., Ltd.) is applied.

その後、第1図(C1に示すように、半導体基板21の
半導体装置が形成されない四角などの導通ピンが接触す
べき位置のホトレジスト膜23および酸化シリコン膜2
2をレーザ照射のような手段により除去し、半導体基板
21を露出する開口部24を形成する。
Thereafter, as shown in FIG. 1 (C1), the photoresist film 23 and the silicon oxide film 2 are placed in the positions where the conductive pins, such as the squares where the semiconductor device is not formed, of the semiconductor substrate 21 should contact.
2 is removed by means such as laser irradiation to form an opening 24 exposing the semiconductor substrate 21.

この開口部24の大きさは導通ピンの太さや半導体基板
21をカセット(図示していない)に挿入する際の位置
精度を勘案して決定する。
The size of this opening 24 is determined in consideration of the thickness of the conductive pin and the positional accuracy when inserting the semiconductor substrate 21 into a cassette (not shown).

次に、第1図(D)に示すように、導電性薄膜25を前
記基板表面全体に被着させろ。
Next, as shown in FIG. 1(D), a conductive thin film 25 is deposited on the entire surface of the substrate.

次に、第1図(E)に示すように、荷電ビームレジスト
膜26 (SAL601: シラプレー社製ネガ型レジ
スト)を前記基板表面全体に塗布し、荷電ビーム露光後
の準備を終える。
Next, as shown in FIG. 1(E), a charged beam resist film 26 (SAL601: negative type resist manufactured by Silaplay Co., Ltd.) is applied to the entire surface of the substrate, completing preparations for the charged beam exposure.

上記のように準備した半導体基板をカセットに挿入し、
導通ピン27を接触させると、第1図(F)に示すよう
になり、導通ピン27は半導体基板21に直接被着して
いる導電性薄膜25と接触することになる。
Insert the semiconductor substrate prepared as above into the cassette,
When the conductive pin 27 is brought into contact, as shown in FIG. 1(F), the conductive pin 27 comes into contact with the conductive thin film 25 directly adhered to the semiconductor substrate 21.

これにより、半導体基板に蓄積された電荷が導通ピン2
7を通して、アースに放電されろ。
As a result, the charge accumulated in the semiconductor substrate is transferred to the conductive pin 2.
7 and be discharged to ground.

なお、上述の実施例では半導体基板21上の薄膜として
、酸化シリコン膜22を例に説明したが、酸化シリコン
膜22に限定されることはな(、窒化シリコンなどの半
導体製造に使用される物質であれば良い。
In the above embodiment, the silicon oxide film 22 was used as an example of the thin film on the semiconductor substrate 21, but the silicon oxide film 22 is not limited to the silicon oxide film 22 (materials used in semiconductor manufacturing, such as silicon nitride). That's fine.

また、導電性薄膜25の下の物質としてホトレジスト膜
23を例にとり説明したが、他の公知の物質であっても
、この発明の意図するところを逸脱するものではない。
Further, although the photoresist film 23 has been described as an example of the material under the conductive thin film 25, other known materials may be used without departing from the spirit of the present invention.

また、上記実施例において、開口部24は、レーザ照射
により形成すれば良(、容易に形成することができろ。
Further, in the above embodiment, the opening 24 may be formed by laser irradiation (and can be formed easily).

さらに、導電性薄膜25はホトレジスト膜23の下層に
形成してもよい。
Furthermore, the conductive thin film 25 may be formed under the photoresist film 23.

(発明の効果) 以上、詳細に説明したように、この発明によれば、導電
性薄膜を導通ピンの接触する位置で半導体基板と直接接
触するようにしたので、剛性を有する半導体基板に導通
ピンを強く接触させても、導電性薄膜は崩れることはな
く、導通ピンとの確実な電気的接続が達成できる。
(Effects of the Invention) As described above in detail, according to the present invention, the conductive thin film is brought into direct contact with the semiconductor substrate at the position where the conductive pin contacts, so that the conductive pin can be attached to the rigid semiconductor substrate. The conductive thin film does not collapse even if it is brought into strong contact with the conductive pin, and a reliable electrical connection with the conductive pin can be achieved.

また、万一導電性薄膜が崩れたとしても、この導電性薄
膜は開口部の他の部分で半導体基板と接触しているため
、導通ピンとは半導体基板を通して電気的接続を維持す
ることができる。
Further, even if the conductive thin film were to collapse, since the conductive thin film is in contact with the semiconductor substrate at other parts of the opening, electrical connection with the conductive pins can be maintained through the semiconductor substrate.

したがって、導通ピンとの電気的接続が確実になり、蓄
積電荷を確実に放電することができる。
Therefore, electrical connection with the conduction pin is ensured, and accumulated charges can be reliably discharged.

これにともない、精度の良いパターン描画が可能となる
Accordingly, highly accurate pattern drawing becomes possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(A)ないし第1図(F)はこの発明の荷電ビー
ムレジストの積層方法の一実施例の工程断面図、第2図
(A)ないし第2図(E)は従来のパターン化法の工程
断面図である。 21・・・半導体基板、22・・・酸化シリコン膜、2
3・・・ホトレジスト膜、24・・・開口部、25・・
導電性薄膜、26・・・荷電ビームレジスト膜、27導
通ピン。 本発明カニ程断面図 第1図 イ坩束pバクーノ化 第′2 逸
1(A) to 1(F) are process cross-sectional views of an embodiment of the charged beam resist lamination method of the present invention, and FIG. 2(A) to 2(E) are process sectional views of a conventional patterning method. It is a process cross-sectional view of the method. 21... Semiconductor substrate, 22... Silicon oxide film, 2
3... Photoresist film, 24... Opening, 25...
Conductive thin film, 26...Charged beam resist film, 27 Conductive pin. Cross-sectional view of the present invention Fig. 1 Crucible bundle p

Claims (1)

【特許請求の範囲】 (a)半導体基板上に形成した薄膜を介してスペーサを
形成する工程と、 (b)上記スペーサおよび上記薄膜の上記導通ピンが接
触する部分を除去し、上記半導体基板を部分的に露出さ
せる工程と、 (c)上記スペーサの下面あるいは上面において半導体
基板表面全面に導電性薄膜を被着する工程と、よりなる
荷電ビームレジストの積層方法。
[Claims] (a) forming a spacer through a thin film formed on a semiconductor substrate; (b) removing a portion of the spacer and the thin film where the conductive pin contacts; A method for laminating a charged beam resist comprising the steps of: partially exposing the spacer; and (c) depositing a conductive thin film over the entire surface of the semiconductor substrate on the lower or upper surface of the spacer.
JP1096247A 1989-04-18 1989-04-18 Lamination of charged beam resist Pending JPH02276237A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1096247A JPH02276237A (en) 1989-04-18 1989-04-18 Lamination of charged beam resist

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1096247A JPH02276237A (en) 1989-04-18 1989-04-18 Lamination of charged beam resist

Publications (1)

Publication Number Publication Date
JPH02276237A true JPH02276237A (en) 1990-11-13

Family

ID=14159891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1096247A Pending JPH02276237A (en) 1989-04-18 1989-04-18 Lamination of charged beam resist

Country Status (1)

Country Link
JP (1) JPH02276237A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6068964A (en) * 1997-11-13 2000-05-30 Nec Corporation Method for patterning an insulator film and installing a grounding pin through electron beam irradiation
US6886239B2 (en) 2002-01-23 2005-05-03 Tdk Corporation Method of making a thin-film magnetic head having a magnetoresistive device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6068964A (en) * 1997-11-13 2000-05-30 Nec Corporation Method for patterning an insulator film and installing a grounding pin through electron beam irradiation
US6886239B2 (en) 2002-01-23 2005-05-03 Tdk Corporation Method of making a thin-film magnetic head having a magnetoresistive device

Similar Documents

Publication Publication Date Title
KR100380546B1 (en) Semiconductor ic device fabricating method
US3957552A (en) Method for making multilayer devices using only a single critical masking step
US10658575B2 (en) Method for magnetic device alignment on an integrated circuit
US5485495A (en) X-ray mask, and exposure apparatus and device production using the mask
JPH02276237A (en) Lamination of charged beam resist
JP3358609B2 (en) Electron beam mask, manufacturing method and exposure method
JP2003140366A (en) Preparing method of alignment mark
JP2874683B2 (en) Mask for electronic beam apparatus and method of manufacturing the same
US6118128A (en) Alignment mark for electron beam lithography
JPS588129B2 (en) How to expose the radiation-sensitive layer to X-rays
JP3386218B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH03209711A (en) Manufacture of semiconductor device
JPH0414212A (en) Resist pattern formation
JPS6210009B2 (en)
JP2822938B2 (en) How to measure overlay accuracy
JPS62241338A (en) Pattern formation
JPH11145046A (en) Method for manufacturing semiconductor device
WO1988003703A1 (en) Multilayer resist structure
JP3197297B2 (en) Manufacturing method of high sensitivity Hall element
WO1988003703A2 (en) Multilayer resist structure
JPS6015920A (en) Manufacture of semiconductor device
JPH01117026A (en) Semiconductor substrate
JPH07130611A (en) Method for manufacturing semiconductor device
JPS5811511B2 (en) Ion etching method
JPS63166224A (en) Method for manufacturing an X-ray exposure mask