JPH02276332A - Data communication system - Google Patents

Data communication system

Info

Publication number
JPH02276332A
JPH02276332A JP1096364A JP9636489A JPH02276332A JP H02276332 A JPH02276332 A JP H02276332A JP 1096364 A JP1096364 A JP 1096364A JP 9636489 A JP9636489 A JP 9636489A JP H02276332 A JPH02276332 A JP H02276332A
Authority
JP
Japan
Prior art keywords
data
clock
data line
terminating device
line termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1096364A
Other languages
Japanese (ja)
Inventor
Noritoshi Doumori
堂森 式年
Yoshikatsu Takaku
高久 祥克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP1096364A priority Critical patent/JPH02276332A/en
Publication of JPH02276332A publication Critical patent/JPH02276332A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To enable data terminal equipment to be connected to another data line terminating device in tandem by comprising a data communication system of the data terminal equipment and a data line terminating device incorporating a bit buffer being operated synchronizing with a clock from the data terminal equipment positioned at an intermediate part. CONSTITUTION:The data line terminating device 1, after absorbing the jitter of a transmission clock ST1 from the data terminal equipment 2 by a built-in bit buffer, sends it to a data line. The data line terminating device 4 sends the clock RT extracted from reception data to the data terminating device 5 as the clock ST1 of a data terminal. The data terminating device 5, after absorbing the jitter of the clock ST1 of the data terminal by the built-in bit buffer, sends it to an opposite data line terminating device 3. Meanwhile, as for a data flow from the data terminal equipment 6 to the data terminal equipment 2, data is sent to the data line terminating device 5 synchronizing with a clock ST2 extracted from the reception data that is equivalent to the reception clock RT.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期式のデータ伝送に係り、特にデータ回線終
端装置の多段接綬を実現するためのデータ通信システム
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to synchronous data transmission, and particularly to a data communication system for realizing multi-stage interconnection of data line termination devices.

〔従来の技術〕[Conventional technology]

従来の同期式データ通信方式の一例を第2図に示し説明
する。
An example of a conventional synchronous data communication system is shown in FIG. 2 and will be described.

図において、11はデータ端末装置、12はこのデータ
端末装置11の送信クロツク5TIK同期してデータ送
信を行うデータ回線終端装置、13はデータ回線の受信
データから抽出したクロックST2に同期してデータ通
信を行うデータ回線終端装置、14はデータ端末装置で
ある。RTは受信クロックを示す。
In the figure, 11 is a data terminal device, 12 is a data line termination device that performs data transmission in synchronization with the transmission clock 5TIK of this data terminal device 11, and 13 is data communication in synchronization with clock ST2 extracted from the received data of the data line. 14 is a data terminal device. RT indicates a reception clock.

このように構成されたデータ通信方式において、データ
端末装置14からデータ端末装置11方向へのデータの
流れKついては、データ回線終端装置13が受信データ
から抽出したクロックに同期して動作しているため、デ
ータ回線終端装置13からの送信データは受信クロック
RTと同一であるクロックST2に同期してデータ回線
終端装置12へ送出される。
In the data communication system configured in this way, the data flow K from the data terminal device 14 to the data terminal device 11 is because the data line termination device 13 operates in synchronization with the clock extracted from the received data. , the transmission data from the data line termination device 13 is sent to the data line termination device 12 in synchronization with the clock ST2, which is the same as the reception clock RT.

そして、データ回線終端装置12は受信データから抽出
したクロックに同期してデータ端末装置11とのデータ
の授受を行う。
The data line termination device 12 then sends and receives data to and from the data terminal device 11 in synchronization with the clock extracted from the received data.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の同期式データ通信方式においては、一方
のデータ回線終端装置がデータ端末装置から供給される
クロックを送信クロックとして用いた場合、対向状態に
あるデータ回線終端装置は受信データから抽出したクロ
ックに同期して動作せぜるを得なかった。
In the conventional synchronous data communication system described above, when one data line terminating device uses the clock supplied from the data terminal device as the transmission clock, the opposing data line terminating device uses the clock extracted from the received data. There was no reason for it to work in sync.

その結果、受信データから抽出したクロックに同期して
動作しているデータ回線終端装置のデータ端末装置側で
タンデムに他のデータ回線終端装置に接続することは不
可能であるという課題があった。
As a result, there has been a problem in that it is impossible to connect tandemly to other data line terminating devices on the data terminal device side of a data line terminating device that operates in synchronization with a clock extracted from received data.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のデータ通信システムは、ビットバッファーを内
蔵し、データ端末装置より供給されるクロックを送信ク
ロックとしてデータ伝送を行う第1の同期式データ回線
終端装置と、データ回線の受信データからクロックを抽
出し、抽出したクロックに同期してデータ伝送を行う第
2の同期式データ回線終端装置と、上記第1および第2
の同期式データ回線終端装置の中間に位置しておシ、ピ
ットハラファーを内蔵し、互いにデータ端末装置からの
クロックに同期してデータ伝送を行うタンデム接続され
た2n付(n a自然数)のデータ回線終端装置によ多
構成されるものである。
The data communication system of the present invention includes a first synchronous data line termination device that includes a built-in bit buffer and transmits data using a clock supplied from a data terminal device as a transmission clock, and a first synchronous data line termination device that extracts a clock from received data on the data line. and a second synchronous data line termination device that performs data transmission in synchronization with the extracted clock, and the first and second
A tandem-connected 2n (n a natural number) system with a built-in pit halafah located in the middle of the synchronous data line terminal equipment, which transmits data in synchronization with the clock from the data terminal equipment. It consists of multiple data line termination devices.

〔作用〕[Effect]

本発明においては、データ回線終端装置は受信したデー
タから抽出したクロックに同期してデータ端末装置との
データの授受を行う。
In the present invention, the data line termination device sends and receives data to and from the data terminal device in synchronization with the clock extracted from the received data.

〔実施例〕〔Example〕

以下、図面に基づき本発明の実施例を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第1図は本発明によるデータ通信システムの一実施例を
示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a data communication system according to the present invention.

図において、1はビットバッファーを内蔵し、データ端
末装置2より供給されるクロックを送信クロック8T、
としてデータ伝送を行う同期式データ回線終端装置、3
はデータ回線の受信データからクロックを抽出し、抽出
し九クロックに同期してデータ伝送を行う同期式データ
回線終端装置、4.5は上記2種類の同期式データ回線
終端装置1.3の中間に位置しており、ビツトバツフア
ーを内蔵し、互いにデータ端末装置からのクロックに同
期してデータ伝送を行うタンデム接続された2n付(n
:自然数)のデータ回線終端装置である。
In the figure, 1 has a built-in bit buffer and transmits the clock supplied from the data terminal device 2 as a transmission clock 8T.
3. Synchronous data line termination device that performs data transmission as
4.5 is a synchronous data line termination device that extracts a clock from received data on a data line and transmits data in synchronization with the nine clocks; 4.5 is an intermediate between the above two types of synchronous data line termination devices 1.3. It has a built-in bit buffer and is equipped with a tandem-connected 2n (n
: natural number) is a data line terminal device.

6はデータ端末装置である。6 is a data terminal device.

つぎにこの第1図に示す実施例の動作を説明する。Next, the operation of the embodiment shown in FIG. 1 will be explained.

まず、データ回線終端装置1はデータ端末装置2の送信
クロツク8T11C同期してデータ送信を行う。つぎに
、データ回線終端装置3はデータ回線の受信データから
抽出したり四ツクsT2に同期してデータ通信を行う。
First, the data line termination device 1 performs data transmission in synchronization with the transmission clock 8T11C of the data terminal device 2. Next, the data line terminating device 3 extracts data from the received data on the data line and performs data communication in synchronization with sT2.

さらに1デ一タ回線終端装置4,5はデータ端末装置か
らのクロックに同期してデータ伝送を行う。そして、こ
のデータ回線終端装置4と5はデータ端末インク7エー
ス側にて互いにタンデム接続されている。
Furthermore, the 1-data line termination devices 4 and 5 perform data transmission in synchronization with the clock from the data terminal device. The data line termination devices 4 and 5 are tandemly connected to each other on the data terminal ink 7ace side.

一方、データ回線終端装*1.Sは端末側インタフェー
スから供給されるクロックのジッタを吸収するためのビ
ットバッファーを内蔵している。
On the other hand, data line termination equipment*1. S has a built-in bit buffer for absorbing clock jitter supplied from the terminal side interface.

いま、データ端末装置2が送出したデータはこのデータ
端末装置2の送信クロックST、に同期している。そし
て、データ回線終端装置1では内蔵のビットバッファー
によりデータ端末装置2からの送信クロックST1のジ
ッターを吸収した後、データ回線に送出する。
Now, the data sent out by the data terminal device 2 is synchronized with the transmission clock ST of the data terminal device 2. Then, the data line termination device 1 absorbs the jitter of the transmission clock ST1 from the data terminal device 2 using a built-in bit buffer, and then transmits it to the data line.

そして、データ回線終端装置1と対向状態にあるデータ
回線終端装置4は、受信データより抽出したクロックR
Tをデータ端末のクロックST、としてデータ回線終端
装置5へ送出する。このデータ回線終端装置5は、内蔵
のビットバッファーでデータ端末のクロックST!のジ
ッター金吸収した後、対向するデータ回線終端装置3へ
送出する。
Then, the data line terminating device 4, which is opposite to the data line terminating device 1, receives the clock R extracted from the received data.
T is sent to the data line termination device 5 as the data terminal clock ST. This data line termination device 5 uses a built-in bit buffer to provide the data terminal clock signal ST! After absorbing the jitter, the signal is sent to the opposing data line termination device 3.

一方、データ端末装置6からデータ端末装置2方向への
データの流れKついては、データ回線終端装置3が受信
データから抽出したクロックに同期して動作しているた
め、データ回線終端装置3からの送信データは受信クロ
ックRTと同一である受信データから抽出したクロツク
8TzK同期してデータ回線終端装置5へ送出される。
On the other hand, regarding the data flow K from the data terminal device 6 to the data terminal device 2, since the data line terminating device 3 operates in synchronization with the clock extracted from the received data, the transmission from the data line terminating device 3 is The data is sent to the data line termination device 5 in synchronization with a clock 8TzK extracted from the received data, which is the same as the received clock RT.

そして、このデータ回線終端装置5では、受信データか
ら抽出したクロック(受信クロック)RTをデータ回線
終端装置4へ供給する。このデータ回線終端装置4はデ
ータ回線終端装置5からの受信クロックRTを送信クロ
ックとして使用し、データ回線終端装置1ヘデータを送
出する。
The data line terminating device 5 then supplies the clock (receiving clock) RT extracted from the received data to the data line terminating device 4. This data line termination device 4 uses the reception clock RT from the data line termination device 5 as a transmission clock, and sends data to the data line termination device 1.

そして、最後にデータ回線終端装置1は受信データから
抽出したクロックに同期してデータ端末装置2とのデー
タの授受を行う。
Finally, the data line termination device 1 sends and receives data to and from the data terminal device 2 in synchronization with the clock extracted from the received data.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、データ端末装置のりpツ
クに同期して動作するビットバッファーを内蔵したデー
タ回線終端装置と受信データから抽出し九クロックに同
期して動作するデータ回線終端装置とその中間に位置し
データ端末装置からのクロックに同期して動作するビッ
トバッファーを内蔵したデータ回線終端装置とでデータ
通信システムを構成するととKより、タンデムに他のデ
ータ回線終端装置に接続することができる効果がある。
As explained above, the present invention provides a data line terminating device with a built-in bit buffer that operates in synchronization with a data terminal equipment clock, a data line terminating device that extracts received data and operates in synchronization with nine clocks, and the data line terminating device that operates in synchronization with nine clocks extracted from received data. If a data communication system is configured with a data line termination device located in the middle that has a built-in bit buffer that operates in synchronization with the clock from the data terminal device, it will be possible to connect to other data line termination devices in tandem. There is an effect that can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるデータ通信システムの一実施例を
示すブロック図、第2図は従来の同期式データ通信方式
の一例を示すブロック図である。 1・・・・データ回線終端装置、2・・・−データ端末
装置、3〜5・・・・データ回線終端装置、6・・・・
データ端末装置。
FIG. 1 is a block diagram showing an embodiment of a data communication system according to the present invention, and FIG. 2 is a block diagram showing an example of a conventional synchronous data communication system. 1...Data line termination device, 2...-data terminal device, 3-5...Data line termination device, 6...
Data terminal equipment.

Claims (1)

【特許請求の範囲】[Claims] ビットバッファーを内蔵し、データ端末装置より供給さ
れるクロックを送信クロツクとしてデータ伝送を行う第
1の同期式データ回線終端装置と、データ回線の受信デ
ータからクロックを抽出し、抽出したクロックに同期し
てデータ伝送を行う第2の同期式データ回線終端装置と
、前記第1および第2の同期式データ回線終端装置の中
間に位置しており、ビツトバツフアーを内蔵し、互いに
データ端末装置からのクロックに同期してデータ伝送を
行うタンデム接続された2n付(n:自然数)のデータ
回線終端装置により構成されることを特徴とするデータ
通信システム。
A first synchronous data line termination device that has a built-in bit buffer and performs data transmission using the clock supplied from the data terminal device as a transmission clock; It is located between a second synchronous data line terminating device that performs data transmission, and the first and second synchronous data line terminating devices, and has a built-in bit buffer and is connected to the clock from the data terminal device. 1. A data communication system comprising tandem-connected data line termination devices with 2n (n: natural number) that perform data transmission synchronously.
JP1096364A 1989-04-18 1989-04-18 Data communication system Pending JPH02276332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1096364A JPH02276332A (en) 1989-04-18 1989-04-18 Data communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1096364A JPH02276332A (en) 1989-04-18 1989-04-18 Data communication system

Publications (1)

Publication Number Publication Date
JPH02276332A true JPH02276332A (en) 1990-11-13

Family

ID=14162930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1096364A Pending JPH02276332A (en) 1989-04-18 1989-04-18 Data communication system

Country Status (1)

Country Link
JP (1) JPH02276332A (en)

Similar Documents

Publication Publication Date Title
CA1280217C (en) Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks
US5651033A (en) Inter-system data communication channel comprised of parallel electrical conductors that simulates the performance of a bit serial optical communications link
US6275549B1 (en) Methods and apparatus for synchronizing a clock
US4720828A (en) I/o handler
JPH02276332A (en) Data communication system
JPH03258132A (en) Communication terminal equipment
JPH06232854A (en) Communication system and communication station therefor
JPS62131641A (en) Simultaneous communication system
JP2776606B2 (en) Frame synchronizer
JPS61280145A (en) Data exchange and connection system
JPH0393331A (en) Frame phase matching system for multi-input signal
JPH05199212A (en) Clock switching system
JPS63110838A (en) Synchronizing signal transfer system
JPS59210789A (en) Synchronizing system
JPS6010843A (en) Communication speed variable line terminator
JPH01162028A (en) Alarm signal transmission system
JPH0282834A (en) Loop back control system
JPH0438026A (en) Reception data synchronizing circuit
JPH0815275B2 (en) Data transmission system and data transmission method between a plurality of devices
JPH02305247A (en) Communication control equipment
JPS63294051A (en) Isdn dummy call device
JP2001007804A (en) Communication terminal and communication method between communication terminals
JPH01260941A (en) Multiplexer
JPH07123489A (en) Clock extracting system
JPH04186941A (en) Synchronous half-duplex communication method