JPH02276356A - Frequency detecting circuit - Google Patents

Frequency detecting circuit

Info

Publication number
JPH02276356A
JPH02276356A JP1024866A JP2486689A JPH02276356A JP H02276356 A JPH02276356 A JP H02276356A JP 1024866 A JP1024866 A JP 1024866A JP 2486689 A JP2486689 A JP 2486689A JP H02276356 A JPH02276356 A JP H02276356A
Authority
JP
Japan
Prior art keywords
frequency
circuit
detection circuit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1024866A
Other languages
Japanese (ja)
Inventor
Yasushi Sasaki
笹木 靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1024866A priority Critical patent/JPH02276356A/en
Publication of JPH02276356A publication Critical patent/JPH02276356A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Transmission Control (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

PURPOSE:To detect a frequency independently of the frequency of a reception signal by providing a means which analyzes the frequency of a reception signal in accordance with the time of one period of the reception signal to discriminate whether the pertinent frequency is detected or not as well as a means which uses a band pass filter to detect whether the frequency is detected or nor in accordance with the power of a desired frequency component. CONSTITUTION:When a control signal 102 is in the low level, a PCM signal is inputted to a frequency analyzing detection circuit 3 and is stored in a register and is inputted to a counter. Then, the desired frequency is detected in accordance with the time of one period. When the control signal 102 is in the high level, the PCM signal is inputted to a power analyzing detection circuit 4 to detect a synthesized frequency. A synthesizing circuit 5 outputs the result of frequency undetection when the frequency is not detected as results of both circuits, and the circuit 5 outputs the result of frequency detection when the frequency is detected as results of the circuit 3 and/or the circuit 4.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周波数検出回路に関し、特に、ファクシミリ装
置におけるデジタル信号処理による周波数検出回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frequency detection circuit, and more particularly to a frequency detection circuit using digital signal processing in a facsimile machine.

〔従来の技術〕[Conventional technology]

一般交換電話網におけるファクシミリ伝送のための手順
は、CCIT’r(THE rNTERNA’rlON
AL T E L EGRAPHAND 置EPHON
E C0N5IJLTATIVE Co)4)41TT
EE)T、30において勧告されている。このT、30
には、トーナル手順とバイナリ手順とがあり、前者のト
ーナル手順は、アナログ・ファクシミリを対象と+−て
おり、制御機能に単一周波数を割り当てて授受する簡歌
な手順である。ファクシミリ装置は、受信信号から、割
り当てられている周波数がいずれの単一周波数であるか
を検出し、その信号の機能に従って制御される。このた
め前記周波数の検出回路における検出時間およびその確
実性は、ファクシミリ装置全体の機能を決定づける重要
な要素となっている。
The procedure for facsimile transmission in the general switched telephone network is
AL T E L EGRAPHAND EPHON
E C0N5IJLTATIVE Co)4)41TT
EE) T, 30. This T, 30
There are a tonal procedure and a binary procedure.The former tonal procedure is aimed at analog facsimiles and is a simple procedure in which a single frequency is assigned to a control function for transmission and reception. The facsimile machine detects from the received signal which single frequency is assigned, and is controlled according to the function of that signal. Therefore, the detection time and reliability of the frequency detection circuit are important factors that determine the overall functionality of the facsimile machine.

従来、デジタル信号処理により周波数fの検出を行う場
合には、電話回線からのアナログ受信信号をA/D変換
によりデジタル信号に変換し、周波数fの成分のみを通
過させろデジタル・バンドパスフィルタに入力して、そ
の出力信号のパワーを測定し、その出力パワー・レベル
を参照することにより、前記周波数の検出あるいは未検
出を識別している。 第3図に示されるのは、従来の単
一周波数検出回路の構成を示すブロック図で、デジタル
信号としてはPCM信号の場合を例にとっている、 第3図において、本従来例は、A 、−′D変換器12
と、バンドパスフィルタ14、パワー検出回路15およ
び識別回路16を含むパワー解析検出回路13と、を備
えて構成されている。
Conventionally, when detecting frequency f by digital signal processing, the analog reception signal from the telephone line is converted into a digital signal by A/D conversion, and then input to a digital bandpass filter that passes only the frequency f component. Detection or non-detection of the frequency is identified by measuring the power of the output signal and referring to the output power level. What is shown in FIG. 3 is a block diagram showing the configuration of a conventional single frequency detection circuit, taking as an example the case of a PCM signal as a digital signal. 'D converter 12
and a power analysis and detection circuit 13 including a bandpass filter 14, a power detection circuit 15, and an identification circuit 16.

第2図において、所定の電話回線から入力されるアナロ
グ受信信号は、A /’ D変換器12に入力され、ナ
ノ19フフ周波数F3のPCM信号に変換される。A、
、/D変換器12から出力されるP CM信号は、特定
の周波数fのみを通過させるバンドパスフィルタ171
に入力され、周波数fの成分のみが選択されて出力され
る。バンドパスフィルタ14の出力信号はパワー検出回
路15に入力され、そのパワーが測定されて出力される
。識別回路16においては、パワー検出回路15のパワ
ー出力を入力とし、そのパワー出力が所定の適正値によ
りも大きい場合には検出として識別し、kよりも小さい
場合には未検出として識別して、周波数fの成分の検出
あるいは未検出を識別し、その識別結果を出力している
。
In FIG. 2, an analog reception signal inputted from a predetermined telephone line is inputted to an A/'D converter 12 and converted into a PCM signal of a nano-19f frequency F3. A,
, the PCM signal output from the /D converter 12 is passed through a bandpass filter 171 that passes only a specific frequency f.
, and only the component of frequency f is selected and output. The output signal of the bandpass filter 14 is input to a power detection circuit 15, and its power is measured and output. In the identification circuit 16, the power output of the power detection circuit 15 is input, and when the power output is larger than a predetermined appropriate value, it is identified as detected, and when it is smaller than k, it is identified as not detected, Detection or non-detection of the frequency f component is identified and the identification result is output.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の周波数検出回路においては、周波数fの
成分のみを通過させるバンドパスフィルタを用いて1周
波Qfの成分のパワーを測定し、そのパワーより単一周
波数の検出あるいは未検出を識別している。
In the conventional frequency detection circuit described above, the power of one frequency Qf component is measured using a bandpass filter that passes only the frequency f component, and based on the power, it is determined whether a single frequency is detected or not. There is.

上述のように、周波数fの成分の検出においてはバンド
パスフィルタを用いているため、信号入力から適当な出
力を得るまでには、成る程度の応答時間を必要とする。
As described above, since a bandpass filter is used to detect the frequency f component, a certain amount of response time is required to obtain a suitable output from a signal input.

この応答時間は、バンドパスフィルタの時定数により定
まり、−iに検出したい周波数が低い場合には、1周期
の入力に、より多・くの時間がかかるため、周波数が高
い場合よりも多くの時間を必要とする。
This response time is determined by the time constant of the band-pass filter, and if the frequency you want to detect is low, it takes more time to input one cycle, so it takes more time to input one cycle than when the frequency is high. It takes time.

第41”4(a>および(b)に示されるのは、検出す
る1M波数の相違による応答時間の差異を示す図で、そ
れぞれ、検出したい周波数の高い場合および低い場合に
おけるパワー出力の立上りを示している。明らかに、周
波数が高い場きには、所定の時間り以内において、パワ
ー出力は基準値kを越えるレベルに達するが、周波数の
低い場合には、所定の時間りを越えても、なお基準値k
には至す達しない。すなわち、周波数の低い場合には、
所定時1m内に周波数の検出を行うことができない。
41"4 (a> and (b)) are diagrams showing the difference in response time due to the difference in the number of 1M waves to be detected, and the rise of the power output when the frequency to be detected is high and low, respectively. Obviously, when the frequency is high, the power output reaches a level exceeding the reference value k within a predetermined time, but when the frequency is low, the power output reaches a level exceeding the reference value k within a predetermined time. , and the reference value k
I can't reach it. In other words, for low frequencies,
Frequency cannot be detected within 1 m at a given time.

一方、CCITT勧告’r、30によれば、ファクシミ
リ装置においては、46211zの低い周波数まで検出
することが必要である。第5図に示されるのは、従来の
周波数検出回路における受信タイミングの例で、受信信
号100の内より、限られた時間5〜6ms以内におい
て周波t462Hzを検出しようとしても、その時間内
において十分なパワーの立上りが得られず、462t(
zの周波数の検出を行うことができない9すなわち、従
来の周波数検出回路は、前記CCITT勧告T、30に
適合し得ないという欠点がある。
On the other hand, according to CCITT Recommendation 'r.30, it is necessary for facsimile machines to detect frequencies as low as 46211z. What is shown in FIG. 5 is an example of the reception timing in a conventional frequency detection circuit. Even if an attempt is made to detect the frequency t462Hz within a limited time of 5 to 6 ms from among the received signals 100, it will not be possible to detect the frequency t462Hz within a limited time of 5 to 6 ms. I couldn't get a good power rise, and 462t (
In other words, the conventional frequency detection circuit has the disadvantage that it cannot detect the frequency of z9, that is, it cannot comply with the CCITT Recommendation T.30.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の周波数検出回路は、電話回線から入力されるア
ナログ受信信号を入力して所定のデジタル信号に変換す
るA 、−’ D変換器と、所゛定の制御信号を介して
前記デジタル信号を選択し、第1および第2の出力とし
て切替えて出力する選択回路と、萌記憶1の出力を入力
として前記受信信号の一周期の時間から周波数解析を行
い、所定の周波数の検出、/未検出を識別する周波数解
析検出回路と、萌記憶2の出力を入力としてデジタルフ
ィルタによる周波数成分のパワー解析を介して、所定の
周波数の検出/′未検出を識別するパワー解析検出回路
と、前記周波数解析検出回路の出力と前記パワー解析検
出回路の出力とを入力して合成する合成回路と、を備え
て構成される。
The frequency detection circuit of the present invention includes an A, -'D converter that inputs an analog reception signal input from a telephone line and converts it into a predetermined digital signal, and converts the digital signal via a predetermined control signal. A selection circuit that selects and outputs the first and second outputs by switching, and the output of Moe memory 1 are input, and frequency analysis is performed from the time of one cycle of the received signal, and a predetermined frequency is detected/undetected. a frequency analysis and detection circuit that identifies whether a predetermined frequency is detected or not detected through power analysis of frequency components by a digital filter using the output of the Moe memory 2 as input; A synthesis circuit inputs and synthesizes the output of the detection circuit and the output of the power analysis detection circuit.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。第1図
は、本発明の第1の実施例のブロック図である。第1図
に示されるように、本実施例は、A・′D変換器1、選
択回路20周波数解析回路3、パワー解析検出回路4お
よび合成回路5を(mえて構成される。
Next, the present invention will be explained with reference to the drawings. FIG. 1 is a block diagram of a first embodiment of the invention. As shown in FIG. 1, this embodiment includes an A/'D converter 1, a selection circuit 20, a frequency analysis circuit 3, a power analysis detection circuit 4, and a synthesis circuit 5.

第1図において、所定の電話回線からのアナログ受信信
号1(]■は、A 、、−” D変換器1においてサン
プリング周波数FsのPC〜1信号に変換されて出力さ
れ、選択回路2に入力される9選択回路2においては、
外部から入力される制御信号102により制御されて、
制御信号102がLOWの時には、前記P CM信号は
周波数解析検出回路3に出力され、制御信号102が旧
G11の時には、前記PCM信号はパワー解析検出回路
4に出力される。
In FIG. 1, an analog received signal 1(]■ from a predetermined telephone line is converted into a PC~1 signal with a sampling frequency Fs by a D converter 1, and is outputted and input to a selection circuit 2. In the 9 selection circuit 2,
Controlled by a control signal 102 input from the outside,
When the control signal 102 is LOW, the PCM signal is output to the frequency analysis and detection circuit 3, and when the control signal 102 is old G11, the PCM signal is output to the power analysis and detection circuit 4.

制御信号102がLOIIIで、前記PCM信号が周波
数解析検出回路3に入力される。周波数解析検出回路3
は、直列に接続されるレジスタ、カウンタおよび周波数
識別回路より構成されており(図示されない)、前記P
CM信号はレジスタに格納された陵カウンタに入力され
る。カウンタおよび周波数識別回路においては、PCM
信号のサイン・ビットを入力として、受信信号のサイン
・ビ・・/1〜の変化点が検出され、その−周期の時間
から所望の周波数が検出される。
The control signal 102 is LOIII, and the PCM signal is input to the frequency analysis detection circuit 3. Frequency analysis detection circuit 3
is composed of a register, a counter, and a frequency identification circuit (not shown) connected in series, and the P
The CM signal is input to a counter stored in a register. In counter and frequency identification circuits, PCM
Using the sign bit of the signal as an input, the change point of the received signal's sign bi.../1 is detected, and a desired frequency is detected from the time of the -period.

他方、制御信号102が旧GHで、前記PCM信号がパ
ワー解析検出回路4に入力されると、パワー解析検出回
路4においては、前述の従来例におけるパワー解析検出
回路13(第3図を谷照)と同様に動1ヤシて、周波数
検出が行われる。
On the other hand, when the control signal 102 is the old GH and the PCM signal is input to the power analysis and detection circuit 4, the power analysis and detection circuit 4 uses the power analysis and detection circuit 13 in the conventional example described above (see FIG. ) Frequency detection is performed in the same manner as in the case of 1.

数検出が行われる9゜ 上述の周波数解析検出回路3の周波数検出結果(受信デ
ジタル信号が入力されない場合には、未検出として出力
)およびパワー解析検出回路4の周波数検出結果(受信
デジタル信号が入力されない場合には、未検出として出
力)は、共に合成回路5に入力される1合成回路5にお
いては、両行の周波数検出結果が未検出の場合には1周
波数未検出として出力し、両者いずれが−Hの検出結果
か検出の場合には、周波数検出として出力する。
The frequency detection result of the frequency analysis detection circuit 3 described above (if the received digital signal is not input, it is output as undetected) and the frequency detection result of the power analysis detection circuit 4 (when the received digital signal is input) If the frequency detection results of both rows are not detected, output as undetected) is input to the combining circuit 5. In the combining circuit 5, if the frequency detection results of both rows are undetected, it is output as undetected. -H detection result is output as frequency detection.

従って、ファクシミリ装置の手1:10上、次の受信信
号が2100[(zまたは1800Hz等の高い周波数
の場合には、制御信号102を旧GHとし、選択回路2
の選択作用含分1てPCM信号をパワー解析検出回路3
に送り、パワー解析検出回路3において周波数を検出す
る。また、次の受信信号が462Hzのように低い周波
数の場合には、制御信号102をLOIIIとし、PC
M信号を周波数解析検出回路3に送って周波数を検出す
る。従って、本実施例においては、受信信号が低い周波
数の場合においても、十分対応することができる。
Therefore, if the next received signal is at a high frequency such as 2100[(z or 1800Hz), the control signal 102 is set to the old GH, and the selection circuit 2
The power analysis detection circuit 3 converts the PCM signal into a selection action including 1
The frequency is detected by the power analysis detection circuit 3. In addition, if the next received signal has a low frequency such as 462Hz, the control signal 102 is set to LOIII, and the PC
The M signal is sent to the frequency analysis and detection circuit 3 to detect the frequency. Therefore, in this embodiment, even when the received signal has a low frequency, it can be adequately handled.

次に、本発明の第2の実施例について説明する。第2図
は、第2の実施例のブロック図で、第2図に示されるよ
うに、A、/D変換器6、制御回路7、選択回路8、周
波数解析検出回路9、パワー解析検出回路10および合
成回路llを備えて構成される。
Next, a second embodiment of the present invention will be described. FIG. 2 is a block diagram of the second embodiment. As shown in FIG. 2, an A/D converter 6, a control circuit 7, a selection circuit 8, a frequency analysis detection circuit 9, a power analysis detection circuit 10 and a synthesis circuit ll.

第2図における第2の実施例については、制御回路7の
動作を除いては、前述の第1の実施例の場合の動作と同
様である。制御回路7は、A /’ D変換器6から出
力されるPCM信号を入力して、!(IGHまたはLO
Wの制御信号103を出力し、選択回路8に送る。この
場合、制御回路7においては、A、・′D変換器6から
入力される前記PCM信号の周波数が所定の周波数を越
える場合には、制御信号103を旧GHとして出力し、
PCM信号の周波数が所定の周波数以下である場合には
、LO!’lとして出力する。この第2の実施例の場合
には、制御信号103を外部から入力することなく、受
信信号の[4波数を自前でチエ・lりして出力するため
、選択回路8においては、前記PCM信号が、外部の制
御信号に依存することなしに自動的にIX択され、周波
数解析検出回路9またはパワー解析検出回路11)に送
られて、所定の周波数検出が行われるという利点がある
。
The operation of the second embodiment shown in FIG. 2 is the same as that of the first embodiment described above, except for the operation of the control circuit 7. The control circuit 7 inputs the PCM signal output from the A/'D converter 6 and receives the ! (IGH or LO
A W control signal 103 is output and sent to the selection circuit 8. In this case, in the control circuit 7, if the frequency of the PCM signal input from the A, .D converter 6 exceeds a predetermined frequency, the control circuit 7 outputs the control signal 103 as the old GH,
If the frequency of the PCM signal is below the predetermined frequency, LO! Output as 'l. In the case of this second embodiment, since the control signal 103 is not input from the outside and the four wave numbers of the received signal are checked and output by itself, the selection circuit 8 selects the PCM signal. is automatically selected as IX without depending on an external control signal, and is sent to the frequency analysis and detection circuit 9 or the power analysis and detection circuit 11) to perform predetermined frequency detection.

(発明の効果〕(Effect of the invention〕

Claims (1)

【特許請求の範囲】[Claims] 電話回線から入力されるアナログ受信信号を入力して所
定のデジタル信号に変換するA/D変換器と、所定の制
御信号を介して前記デジタル信号を選択し、第1および
第2の出力として切替えて出力する選択回路と、前記第
1の出力を入力として前記受信信号の一周期の時間から
周波数解析を行い、所定の周波数の検出/未検出を識別
する周波数解析検出回路と、前記第2の出力を入力とし
てデジタルフィルタによる周波数成分のパワー解析を介
して、所定の周波数の検出/未検出を識別するパワー解
析検出回路と、前記周波数解析検出回路の出力と前記パ
ワー解析検出回路の出力とを入力して合成する合成回路
と、を備えることを特徴とする周波数検出回路。
An A/D converter inputs an analog reception signal input from a telephone line and converts it into a predetermined digital signal, and selects the digital signal via a predetermined control signal and switches it as a first and second output. a frequency analysis and detection circuit that uses the first output as an input to perform frequency analysis from the time of one cycle of the received signal and identifies whether a predetermined frequency is detected or not; a power analysis detection circuit that uses the output as an input and identifies detection/undetection of a predetermined frequency through power analysis of frequency components by a digital filter; and an output of the frequency analysis detection circuit and an output of the power analysis detection circuit. A frequency detection circuit comprising: a synthesis circuit that receives input and synthesizes the input.
JP1024866A 1988-12-01 1989-02-03 Frequency detecting circuit Pending JPH02276356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1024866A JPH02276356A (en) 1988-12-01 1989-02-03 Frequency detecting circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30521388 1988-12-01
JP63-305213 1988-12-01
JP1024866A JPH02276356A (en) 1988-12-01 1989-02-03 Frequency detecting circuit

Publications (1)

Publication Number Publication Date
JPH02276356A true JPH02276356A (en) 1990-11-13

Family

ID=26362436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1024866A Pending JPH02276356A (en) 1988-12-01 1989-02-03 Frequency detecting circuit

Country Status (1)

Country Link
JP (1) JPH02276356A (en)

Similar Documents

Publication Publication Date Title
CA1056505A (en) Receiver for voice response system
JPH0232828B2 (en)
KR900019399A (en) Digital signal processing equipment
KR900019352A (en) Digital Volume Deterioration Prevention Circuit
US3934097A (en) Multifrequency tone detection
JPH10276266A (en) Exchange test equipment
JP2923979B2 (en) Frequency detection circuit
JP2613299B2 (en) Communication device
KR0136452B1 (en) Frequency discrimination method
US5265097A (en) Data processor
KR0136593B1 (en) Data processing device
JP2738156B2 (en) FSK modulation / demodulation circuit
JP3068034B2 (en) Frequency detector
JPS61252737A (en) Busy tone detector
KR100261031B1 (en) DVC run-amp selector
KR910003303B1 (en) Channel data detecting system in digital exchange
JP2877357B2 (en) Communication device
KR930006546B1 (en) Method of multichannel r2mfc/dtmt/cct combinations in use of digital signals processor
SU1005064A1 (en) Digital object checking device
JPS5474617A (en) Receiver
KR100235652B1 (en) DTMF Detection Method in VMS System
JPH02245921A (en) A/d converting circuit for ultrasonic wave signal
JPH05206956A (en) PCM signal / SB-ADPCM signal discrimination circuit
JPS61270963A (en) Meeting circuit test system
JPS6013591B2 (en) Multi-point scanning method