JPH02276468A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPH02276468A JPH02276468A JP471090A JP471090A JPH02276468A JP H02276468 A JPH02276468 A JP H02276468A JP 471090 A JP471090 A JP 471090A JP 471090 A JP471090 A JP 471090A JP H02276468 A JPH02276468 A JP H02276468A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- diode
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 230000010355 oscillation Effects 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 8
- 208000017227 ADan amyloidosis Diseases 0.000 description 4
- 201000000194 ITM2B-related cerebral amyloid angiopathy 2 Diseases 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本、発明は、昇圧回路に関し、特にＮ型電界効果トラン
ジスタ４個で構成されたＨブリッジ回路を出力段に持ち
、さらにコントロール系電源と、モーター系電源が異な
るＦＤＤ、ＨＤＤ （フロッピィディスク装置、ハード
ディスク装置）内に使用されるモータドライブ用半導体
集積回路内に用いられる昇圧回路に関する。
ジスタ４個で構成されたＨブリッジ回路を出力段に持ち
、さらにコントロール系電源と、モーター系電源が異な
るＦＤＤ、ＨＤＤ （フロッピィディスク装置、ハード
ディスク装置）内に使用されるモータドライブ用半導体
集積回路内に用いられる昇圧回路に関する。
従来、この種の回路には、ダイオードとコンデンサと発
振回路を組み合わせた昇圧回路があった。
振回路を組み合わせた昇圧回路があった。
すなわち、第５図に示す様に、電源９で駆動される発振
回路ｌＯの出力をインバータ３とダイオード７．８．１
８とを直列に介して出力回路１２ＯＮチヤンネルトラン
ジスタのゲートに接続するとともに、コンデンサ６を介
して接地し、インバータ３の入力側とダイオード７と８
との接続点との間にコンデンサ４を接続し、さらにイン
バータ３の出力側とダイオード８と１８との接続点との
間にコンデンサ５を接続して、ダ・イオード１８とコン
デンサ６との接続点に昇圧された電圧を得ていた。発振
回路１０は具体的には、第６図に示される様にインバー
タ１９，２０．２１が直列に接続されインバータ１９の
入力と出力の間に抵抗２３が接続され、さらにインバー
タ２０の出力とインバータ１９の入力との間にコンデン
サ２２が接続される回路が用いられる。次に従来回路の
動作について説明する。発振回路１０からは方形波が出
力されそれをインバータ３を通す事により逆相の方形波
を作っている。ダイオード７．８．１８は電流が逆流す
るのを防止する働きをしている。初めダイオード７と８
の接点（ａ）が電源ライン９の電位（通常５Ｖ）になり
コンデンサ４．５には５Ｖの電荷が蓄えられているため
、発振回路の出力が５ｖの場合接点（ａ）の電位はＩＯ
Ｖに持ち上げられる。よってダイオード８と１８の接点
（ｂ）は１０Ｖまで昇圧される。インバータの出力が５
ｖになった時は、前記と同様の働きで接点（ｂ）は１５
Ｖになりダイオード１８の出力点（Ｃ）は１５Ｖまで昇
圧される。この従来回路で問題になる点として、発振回
路が動きだしてからコンデンサに電荷を蓄え始めるため
その時間がかかり昇圧スピードが遅い事及び昇圧電圧と
して電源電圧の３倍の高い電圧がかかるため、出力トラ
ンジスタがＭＯＳ型であるので信号切り換え時にスパイ
クノイズが発生し出力トランジスタのゲート電極が破壊
してしまう事があった。
回路ｌＯの出力をインバータ３とダイオード７．８．１
８とを直列に介して出力回路１２ＯＮチヤンネルトラン
ジスタのゲートに接続するとともに、コンデンサ６を介
して接地し、インバータ３の入力側とダイオード７と８
との接続点との間にコンデンサ４を接続し、さらにイン
バータ３の出力側とダイオード８と１８との接続点との
間にコンデンサ５を接続して、ダ・イオード１８とコン
デンサ６との接続点に昇圧された電圧を得ていた。発振
回路１０は具体的には、第６図に示される様にインバー
タ１９，２０．２１が直列に接続されインバータ１９の
入力と出力の間に抵抗２３が接続され、さらにインバー
タ２０の出力とインバータ１９の入力との間にコンデン
サ２２が接続される回路が用いられる。次に従来回路の
動作について説明する。発振回路１０からは方形波が出
力されそれをインバータ３を通す事により逆相の方形波
を作っている。ダイオード７．８．１８は電流が逆流す
るのを防止する働きをしている。初めダイオード７と８
の接点（ａ）が電源ライン９の電位（通常５Ｖ）になり
コンデンサ４．５には５Ｖの電荷が蓄えられているため
、発振回路の出力が５ｖの場合接点（ａ）の電位はＩＯ
Ｖに持ち上げられる。よってダイオード８と１８の接点
（ｂ）は１０Ｖまで昇圧される。インバータの出力が５
ｖになった時は、前記と同様の働きで接点（ｂ）は１５
Ｖになりダイオード１８の出力点（Ｃ）は１５Ｖまで昇
圧される。この従来回路で問題になる点として、発振回
路が動きだしてからコンデンサに電荷を蓄え始めるため
その時間がかかり昇圧スピードが遅い事及び昇圧電圧と
して電源電圧の３倍の高い電圧がかかるため、出力トラ
ンジスタがＭＯＳ型であるので信号切り換え時にスパイ
クノイズが発生し出力トランジスタのゲート電極が破壊
してしまう事があった。
、前述した従来技術の昇圧回路は、第１に電源を投入し
てから出力トランジスタを駆動するのに必要な電圧まで
昇圧する時間が長い事、及び昇圧電圧として電源の３倍
まで持ち上げる為電源電圧の変動及びサージ等による過
電圧が出力トランジスタのゲートに印加された場合、出
力トランジスタが破壊に至る欠点がある。又第２に従来
技術の昇圧回路は、発振回路ｌＯの電源電圧ＶＣの３倍
まで昇圧していたが、これはＮ型電界効果トランジスタ
のオン抵抗を下げるため、出力回路の電源電圧ｖ、（よ
り昇圧する必要があるからである。具体的には、ｖｏと
ＶＭが５ｖの場合昇圧電圧は、１５Ｖになり出力回路を
駆動するのに十分な電圧を得るがしかし、ｖｏよりｖｈ
ｔが高い場合例えばＦＤＤ、ＨＤＤ等で用いられる様に
コントロール電源と出力回路電源が５ｖと１２Ｖとそれ
ぞれ異なる場合Ｖ。が５ｖでｖｈｔが１２Ｖになりこの
場合ｖＮ＜からの昇圧電圧が３Ｖ程度になりオン抵抗が
増加してしまう欠点がある。
てから出力トランジスタを駆動するのに必要な電圧まで
昇圧する時間が長い事、及び昇圧電圧として電源の３倍
まで持ち上げる為電源電圧の変動及びサージ等による過
電圧が出力トランジスタのゲートに印加された場合、出
力トランジスタが破壊に至る欠点がある。又第２に従来
技術の昇圧回路は、発振回路ｌＯの電源電圧ＶＣの３倍
まで昇圧していたが、これはＮ型電界効果トランジスタ
のオン抵抗を下げるため、出力回路の電源電圧ｖ、（よ
り昇圧する必要があるからである。具体的には、ｖｏと
ＶＭが５ｖの場合昇圧電圧は、１５Ｖになり出力回路を
駆動するのに十分な電圧を得るがしかし、ｖｏよりｖｈ
ｔが高い場合例えばＦＤＤ、ＨＤＤ等で用いられる様に
コントロール電源と出力回路電源が５ｖと１２Ｖとそれ
ぞれ異なる場合Ｖ。が５ｖでｖｈｔが１２Ｖになりこの
場合ｖＮ＜からの昇圧電圧が３Ｖ程度になりオン抵抗が
増加してしまう欠点がある。
本発明の昇圧回路は、第１の問題点を解決するために電
源端子と、電源端子に接続された発振回路と、この発振
回路の出力を受けるインバータと、このインバータの出
力を受ける第１のコンデンサと、第１及び第２のダイオ
ードとの直列接続回路と、この直列接続回路の出力に接
続された出力回路及び第２のコンデンサと、前記インバ
ータの入力側と、前記第１と第２のダイオードの接続点
との間に接続された第３のコンデンサと、前記第１のコ
ンデンサと前記第１のダイオードとの接続点と前記電源
端子との間に接続された第１のツェナーダイオードと、
前記電源端子と、前記第１および第２のダイオードの接
続点との間に接続された第２のツェナーダイオードとを
含んで構成されている。すなわち、本発明の昇圧回路は
、従来、電源とコンデンサを直接結んでいなかったもの
をダイオードを用いて接続し、電源電圧までコンデンサ
の電位を高くしておく事で昇圧時間を従来のものに比べ
て短くし、さらにこのダイオードをツェナーダイオード
にする事で昇圧回路自体に過電圧保護機能を持たせ、出
力回路として構成される出力トランジスタのゲート電極
の過電圧破壊を防止できる。さらに第２の問題も合わせ
て解決するため前記した昇圧回路をさらに発展させた昇
圧回路として、第１．の電源端子Ｖｃに接続された発振
回路と、この発振回路の出力を受けるインバータと、こ
のインバータの出力を受ける第１のコンデンサと、第１
及び第２のダイオードとの直列接続回路と、この直列接
続回路の出力に接続された出力回路及び第２のコンデン
サと、インバータの入力側と第１と第２のダイオードの
接続点との間に接続された第３のコンデンサと、第１の
コンデンサと第１のダイオードとの接続点と第２の電源
端子との間に接続された第１のツェナーダイオードと、
第２の電源端子と前記第１及び第２のダイオードの接続
点との間に接続された第２のツェナーダイオードを含み
さらに第１の電源端子ｖ０と前記第２の電源端子の間に
接続された第３のツェナーダイオードと前記第２の電源
端子と第３の電源端子ＶＭの間に接続された第４のツェ
ナーダイオードで構成されている。すなわち、本発明の
昇圧回路は、従来、電源とコンデンサを直接結んでいな
かったものをダイオードを用いて接続し、さらにこの電
源ラインと発振回路等のコントロール電源ｖ０と出力回
路の電源ＶＭをダイオードを用いて接続し、昇圧電圧Ｖ
ｃがＶＭより高い時はＶ。
源端子と、電源端子に接続された発振回路と、この発振
回路の出力を受けるインバータと、このインバータの出
力を受ける第１のコンデンサと、第１及び第２のダイオ
ードとの直列接続回路と、この直列接続回路の出力に接
続された出力回路及び第２のコンデンサと、前記インバ
ータの入力側と、前記第１と第２のダイオードの接続点
との間に接続された第３のコンデンサと、前記第１のコ
ンデンサと前記第１のダイオードとの接続点と前記電源
端子との間に接続された第１のツェナーダイオードと、
前記電源端子と、前記第１および第２のダイオードの接
続点との間に接続された第２のツェナーダイオードとを
含んで構成されている。すなわち、本発明の昇圧回路は
、従来、電源とコンデンサを直接結んでいなかったもの
をダイオードを用いて接続し、電源電圧までコンデンサ
の電位を高くしておく事で昇圧時間を従来のものに比べ
て短くし、さらにこのダイオードをツェナーダイオード
にする事で昇圧回路自体に過電圧保護機能を持たせ、出
力回路として構成される出力トランジスタのゲート電極
の過電圧破壊を防止できる。さらに第２の問題も合わせ
て解決するため前記した昇圧回路をさらに発展させた昇
圧回路として、第１．の電源端子Ｖｃに接続された発振
回路と、この発振回路の出力を受けるインバータと、こ
のインバータの出力を受ける第１のコンデンサと、第１
及び第２のダイオードとの直列接続回路と、この直列接
続回路の出力に接続された出力回路及び第２のコンデン
サと、インバータの入力側と第１と第２のダイオードの
接続点との間に接続された第３のコンデンサと、第１の
コンデンサと第１のダイオードとの接続点と第２の電源
端子との間に接続された第１のツェナーダイオードと、
第２の電源端子と前記第１及び第２のダイオードの接続
点との間に接続された第２のツェナーダイオードを含み
さらに第１の電源端子ｖ０と前記第２の電源端子の間に
接続された第３のツェナーダイオードと前記第２の電源
端子と第３の電源端子ＶＭの間に接続された第４のツェ
ナーダイオードで構成されている。すなわち、本発明の
昇圧回路は、従来、電源とコンデンサを直接結んでいな
かったものをダイオードを用いて接続し、さらにこの電
源ラインと発振回路等のコントロール電源ｖ０と出力回
路の電源ＶＭをダイオードを用いて接続し、昇圧電圧Ｖ
ｃがＶＭより高い時はＶ。
の３倍まで又、ｖｏがｖｈ＋より低い時Ｖ、＋２倍のｖ
ｏにする事で常に出力回路の電源よりＩＯＶ程度高くな
る様にして、出力回路電圧がフントロール電源より高く
ても出力回路の低オン抵抗化を可能にしている。この本
発明の回路では、従来回路の第１及び第２の問題点を解
決する事ができる。
ｏにする事で常に出力回路の電源よりＩＯＶ程度高くな
る様にして、出力回路電圧がフントロール電源より高く
ても出力回路の低オン抵抗化を可能にしている。この本
発明の回路では、従来回路の第１及び第２の問題点を解
決する事ができる。
次に本発明について図面を参照して説明する第１図は本
発明の一実施例を示す昇圧回路の回路図である。発振回
路１０は電源ライン９で駆動されている。発振回路１０
の出力はインバータ３、コンデンサ４．ダイオード７お
よびダイオード８の直列回路を介して出力回路１２内の
出力トランジスタのゲートに接続されるとともにコンデ
ンサ６に接続されている。コンデンサ５は、インバータ
３の入力端とダイオード７と８との接続点との間に接続
されている。ダイオード７０両端は、それぞれツェナー
ダイオード１，２を介して電源ライン９に接続されてい
る。すなわち、ツェナーダイオード２によってダイオー
ド８を介してコンデンサ６は予め電源電圧まで充電され
ているので、昇圧時間を短くする事を可能としている。
発明の一実施例を示す昇圧回路の回路図である。発振回
路１０は電源ライン９で駆動されている。発振回路１０
の出力はインバータ３、コンデンサ４．ダイオード７お
よびダイオード８の直列回路を介して出力回路１２内の
出力トランジスタのゲートに接続されるとともにコンデ
ンサ６に接続されている。コンデンサ５は、インバータ
３の入力端とダイオード７と８との接続点との間に接続
されている。ダイオード７０両端は、それぞれツェナー
ダイオード１，２を介して電源ライン９に接続されてい
る。すなわち、ツェナーダイオード２によってダイオー
ド８を介してコンデンサ６は予め電源電圧まで充電され
ているので、昇圧時間を短くする事を可能としている。
ダイオード７．８、ツェナーダイオード１，２は電流の
逆流防止であり回路動作としては従来回路と同じである
。又ツェナー電圧を所定の電圧に選ぶ事で昇圧電圧が一
定以上に上がらない過電圧防止回路の機能も持ち合わせ
ている。よって新たに過電圧防止回路を付は加える必要
がないため必要最小限の素子で高速でなおかつ過電圧防
止回路の機能も持ち合わせた昇圧回路を実現できる。第
２図は第１図の回路をさらに発展させた本発明の一実旅
例を示す昇圧回路の回路図である。発振回路ｌＯは、電
源ライン９で駆動されている。発振回路１０の出力は、
インバータ３．コンデンサ４．ダイオード７、およびダ
イオード８の直列回路を介して出力回路１２に接続され
るとともに、コンデンサ６に接続されている。コンデン
サ５はインバータ３の入力端とダ・イオード７と８との
接続点との間に接続されている。ダイオード７の両端は
、それぞれツェナーダイオード１，２を介して電源ライ
ン１５に接続されている。電源ライン１５はダイオード
１３．１４を介してそれぞれ電源ライン９及び電源ライ
ン１１に接続されている。よって電源ライン１５は、電
源ライン９および１１のうち電圧の高い電位になるため
、第１図の場合と同様にこの電圧を基準にさらに電源ラ
イン９の電圧の２倍までの昇圧可能になる。ＦＤＤ、Ｈ
ＤＤシステムでは電源ライン９が５Ｖ、電源ライン１１
が１２Ｖが一般的に用いられる。
逆流防止であり回路動作としては従来回路と同じである
。又ツェナー電圧を所定の電圧に選ぶ事で昇圧電圧が一
定以上に上がらない過電圧防止回路の機能も持ち合わせ
ている。よって新たに過電圧防止回路を付は加える必要
がないため必要最小限の素子で高速でなおかつ過電圧防
止回路の機能も持ち合わせた昇圧回路を実現できる。第
２図は第１図の回路をさらに発展させた本発明の一実旅
例を示す昇圧回路の回路図である。発振回路ｌＯは、電
源ライン９で駆動されている。発振回路１０の出力は、
インバータ３．コンデンサ４．ダイオード７、およびダ
イオード８の直列回路を介して出力回路１２に接続され
るとともに、コンデンサ６に接続されている。コンデン
サ５はインバータ３の入力端とダ・イオード７と８との
接続点との間に接続されている。ダイオード７の両端は
、それぞれツェナーダイオード１，２を介して電源ライ
ン１５に接続されている。電源ライン１５はダイオード
１３．１４を介してそれぞれ電源ライン９及び電源ライ
ン１１に接続されている。よって電源ライン１５は、電
源ライン９および１１のうち電圧の高い電位になるため
、第１図の場合と同様にこの電圧を基準にさらに電源ラ
イン９の電圧の２倍までの昇圧可能になる。ＦＤＤ、Ｈ
ＤＤシステムでは電源ライン９が５Ｖ、電源ライン１１
が１２Ｖが一般的に用いられる。
第３図は、本発明の他の実施例の回路である。
基本動作は、第２図の場合と同じであり、特に、コンデ
ンサー６が短絡破壊した時の電源保護の為にツェナーダ
イオード１，２と電源ライン１５との間にそれぞれ抵抗
１６．１７を入れている。この様にすると動作は、第２
図の実施例と変わりなくさらに゛電源保護機能を含んだ
昇圧回路を構成できる。
ンサー６が短絡破壊した時の電源保護の為にツェナーダ
イオード１，２と電源ライン１５との間にそれぞれ抵抗
１６．１７を入れている。この様にすると動作は、第２
図の実施例と変わりなくさらに゛電源保護機能を含んだ
昇圧回路を構成できる。
第１図〜第３図に示した本発明の回路は全て２段構成の
昇圧回路例を示しである。これはＦＤＤ、ＨＤＤ内で用
いられる５Ｖ／１２Ｖ系電源の場合この回路構成が用い
られるためである。第４図に第３図の場合の１段構成の
昇圧回路を示す。
昇圧回路例を示しである。これはＦＤＤ、ＨＤＤ内で用
いられる５Ｖ／１２Ｖ系電源の場合この回路構成が用い
られるためである。第４図に第３図の場合の１段構成の
昇圧回路を示す。
この様に昇圧回路の段数を必要に応じて可変するのが可
能である。
能である。
出力回路１２として具体的には、第７図で示されるＮチ
ャンネルトランジスタ３０，３１，３２゜３３で構成さ
れるＨブリッジ構造の場合と第８図及び第９図で示され
る様な電源側にＮチャンネルトランジスタ３０を構成す
る場合及び接地端子側にＮチャンネルトランジスタ３０
を構成する場合等が用いられる。３つの回路とも昇圧電
圧入力端子２４で昇圧電圧を受は出力トランジスタのゲ
ートへ印加して入力信号端子２５．２６の信号によりゲ
ートを切り換えるようになっている。第７図のＨブリッ
ジの場合はモータ負荷を駆動する場合又、第８．第９図
はソレノイド負荷を駆動する場合にそれぞれ用いられる
。
ャンネルトランジスタ３０，３１，３２゜３３で構成さ
れるＨブリッジ構造の場合と第８図及び第９図で示され
る様な電源側にＮチャンネルトランジスタ３０を構成す
る場合及び接地端子側にＮチャンネルトランジスタ３０
を構成する場合等が用いられる。３つの回路とも昇圧電
圧入力端子２４で昇圧電圧を受は出力トランジスタのゲ
ートへ印加して入力信号端子２５．２６の信号によりゲ
ートを切り換えるようになっている。第７図のＨブリッ
ジの場合はモータ負荷を駆動する場合又、第８．第９図
はソレノイド負荷を駆動する場合にそれぞれ用いられる
。
以上説明した様に、本発明は、昇圧回路に新たにツェナ
ーダイオードを用いて電源とコンデンサーを接続する事
により、昇圧時間を第１０図に示すように従来回路に比
べて１１５程度に短くする効果がある。又、一定電圧以
上に電圧が昇圧するのを防止する過電圧防止機能を持っ
た昇圧回路を実現できる。又、さらにコントロール電源
と、出力回路の電源が異なるシステムにおいては、発振
回路のフントロール電源と出力回路の電源と昇圧回路を
新たにツェナーダイオ−Ｆを用いて接続することにより
、第１１図に示すように出力回路の電源ＶＭを基準にさ
らにコントロール電源Ｖ。の２倍まで昇圧する事が可能
になる。これにより例えば出力回路にＮ型電界効果トラ
ンジスタ４個で構成されたＨブリッジ回路を用いた時、
第１２図に示すように従来の回路では出力回路の電源電
圧が高くなると出力回路のオン抵抗が急激に高くなるが
本発明の回路は、出力回路の電源電圧が高くなってもほ
ぼ一定のオン抵抗にする事が可能になる。
ーダイオードを用いて電源とコンデンサーを接続する事
により、昇圧時間を第１０図に示すように従来回路に比
べて１１５程度に短くする効果がある。又、一定電圧以
上に電圧が昇圧するのを防止する過電圧防止機能を持っ
た昇圧回路を実現できる。又、さらにコントロール電源
と、出力回路の電源が異なるシステムにおいては、発振
回路のフントロール電源と出力回路の電源と昇圧回路を
新たにツェナーダイオ−Ｆを用いて接続することにより
、第１１図に示すように出力回路の電源ＶＭを基準にさ
らにコントロール電源Ｖ。の２倍まで昇圧する事が可能
になる。これにより例えば出力回路にＮ型電界効果トラ
ンジスタ４個で構成されたＨブリッジ回路を用いた時、
第１２図に示すように従来の回路では出力回路の電源電
圧が高くなると出力回路のオン抵抗が急激に高くなるが
本発明の回路は、出力回路の電源電圧が高くなってもほ
ぼ一定のオン抵抗にする事が可能になる。
第１．２，３．４図は、それぞれ本発明の実施例による
昇圧回路の回路図であり、第５図は、従来技術の昇圧回
路の回路図である。第６図は本発明で用いられる発振回
路の具体的な回路図であり、第７．８．９図は、それぞ
れ出力回路の具体的な構成例を示す図である。第１０．
１１図はそれぞれ昇圧時間と、昇圧電圧との関係を示す
図、第１２図は出力回路の電源電圧と出力回路のオン抵
抗との関係を示す図である。 １・・・・・・ツェナーダイオード、２・・・・・・ツ
ェナーダイオード、３・・・・・・インバータ、４・・
・・・・コンデンサー ５・・・・・・コンデンサー
６・・・・・・コンデンサー７・・・・・・ダイオード
、８・・・・・・ダイオード、９・旧・・電源ライン、
１０・・・・・・発振回路、１１・・・・・・電源ライ
ン、１２・・・・・・出力回路、１３・・・・・・ツェ
ナーダイオード、１４・・・・・・ツェナーダイオード
、１５・・印・電源ライン、１６・・・・・・抵抗、１
７・・・・・・抵抗、１８・・・・・・ダイオード、１
９・・・・・・インバータ、２０・・・・・・インバー
タ、２１・・・・・・インバータ、２２・・・・・・コ
ンデンサ、２３・・・・・・抵抗、２４・・・・・・昇
圧電圧入力端子、２５・・・・・・入力信号端子１．２
６・・・・・・入力信号端子２．２７・・・・・・レベ
ルシフト回路、２８・・・・・・出力端子、２９・・・
・・・出力端子、３０・・・・・・出力トランジスタ、
３１・・・・・・出力トランジスタ、３２・・・・・・
出力トランジスタ、３３・・・・・・出力トランジスタ
。 代理人 弁理士 内 原 晋 箒 ／ｌ！１ 弗 ２ 回 茅 面 茅 閃 第 図 茶 回 ９；電漕ンイ〉 ７／ｉ電肴シＡン 序 閉 芽 図 茅 ｌθ 閏
昇圧回路の回路図であり、第５図は、従来技術の昇圧回
路の回路図である。第６図は本発明で用いられる発振回
路の具体的な回路図であり、第７．８．９図は、それぞ
れ出力回路の具体的な構成例を示す図である。第１０．
１１図はそれぞれ昇圧時間と、昇圧電圧との関係を示す
図、第１２図は出力回路の電源電圧と出力回路のオン抵
抗との関係を示す図である。 １・・・・・・ツェナーダイオード、２・・・・・・ツ
ェナーダイオード、３・・・・・・インバータ、４・・
・・・・コンデンサー ５・・・・・・コンデンサー
６・・・・・・コンデンサー７・・・・・・ダイオード
、８・・・・・・ダイオード、９・旧・・電源ライン、
１０・・・・・・発振回路、１１・・・・・・電源ライ
ン、１２・・・・・・出力回路、１３・・・・・・ツェ
ナーダイオード、１４・・・・・・ツェナーダイオード
、１５・・印・電源ライン、１６・・・・・・抵抗、１
７・・・・・・抵抗、１８・・・・・・ダイオード、１
９・・・・・・インバータ、２０・・・・・・インバー
タ、２１・・・・・・インバータ、２２・・・・・・コ
ンデンサ、２３・・・・・・抵抗、２４・・・・・・昇
圧電圧入力端子、２５・・・・・・入力信号端子１．２
６・・・・・・入力信号端子２．２７・・・・・・レベ
ルシフト回路、２８・・・・・・出力端子、２９・・・
・・・出力端子、３０・・・・・・出力トランジスタ、
３１・・・・・・出力トランジスタ、３２・・・・・・
出力トランジスタ、３３・・・・・・出力トランジスタ
。 代理人 弁理士 内 原 晋 箒 ／ｌ！１ 弗 ２ 回 茅 面 茅 閃 第 図 茶 回 ９；電漕ンイ〉 ７／ｉ電肴シＡン 序 閉 芽 図 茅 ｌθ 閏
Claims (6)
- （１）第１の電源端子と、該第１の電源端子に接続され
た発振回路と、該発振回路の出力を受けるインバータと
このインバータの出力を受ける第１のコンデンサと第１
及び第２のダイオードとの直列接続回路と、この直列接
続回路の出力に接続された出力回路及び第２のコンデン
サと、前記インバータの入力側と前記第１と第２のダイ
オードの接続点との間に接続された第３のコンデンサと
、前記第１のコンデンサと前記第１のダイオードとの接
続点と第２の電源端子との間に接続された第１のツェナ
ーダイオードと、前記第２の電源端子と前記第１及び第
２のダイオードの接続点との間に接続された第２のツェ
ナーダイオードと、前記第１の電源端子と前記第２の電
源端子との間に接続された第３のツェナーダイオードと
前記第２の電源端子と第３の電源端子の間に接続された
第４のツェナーダイオードとを含む事を特徴とする昇圧
回路 - （２）前記第１及び第２のツェナーダイオードにそれぞ
れ直列に抵抗が接続されている事を特徴とする請求項１
記載の昇圧回路 - （３）第１の電源ラインと、第２の電源ラインと、第３
の電源ラインと、前記第２の電源ラインと前記第３の電
源ラインとの間に接続された第４の電源ラインと、前記
第１の電源ラインと前記第２の電源ラインとの間に接続
された発振回路と、前記第３の電源ラインと前記第１の
電源ラインとの間に接続された出力回路と、前記発振回
路の出力端子に接続されたインバータと、前記インバー
タの出力端子に一方の電極が接続された第１のコンデン
サと、前記第１のコンデンサの他方の電極に一方の端子
が接続された第１のダイオードと、前記第１のダイオー
ドの他方の端子と前記出力回路の入力端子との間に接続
された第２のダイオードと、前記第２のダイオードと前
記出力回路の前記入力端子との接続点と前記第１の電源
ラインとの間に接続された第２のコンデンサと、前記発
振回路と前記インバータとの接続点と前記第１のダイオ
ードと前記第２のダイオードとの接続点との間に接続さ
れた第３のコンデンサと、前記第１のコンデンサと前記
第１のダイオードとの接続点と前記第４の電源ラインと
の間に接続された第１のツェナーダイオードと、前記第
２の電源ラインと前記第４の電源ラインとの間に接続さ
れた第３のツェナーダイオードと、前記第３の電源ライ
ンと前記第４の電源ラインとの間に接続された第４のツ
ェナーダイオードとを有することを特徴とする昇圧回路
。 - （４）請求項３の昇圧回路に加えてさらに前記第１のツ
ェナーダイオードと前記第４の電源ラインとの間に接続
された第１の抵抗と前記第２のツェナーダイオードと前
記第４の電源ラインとの間に接続された第２の抵抗とを
有することを特徴とする昇圧回路 - （５）第１の電源ラインと、第２の電源ラインと、第３
の電源ラインと、前記第２の電源ラインと前記第３の電
源ラインとの間に接続された第４の電源ラインと、前記
第１の電源ラインと前記第２の電源ラインとの間に接続
された発振回路と、前記第１の電源ラインと前記第３の
電源ラインとの間に接続された出力回路と、前記発振回
路の出力端子にその一方の電極が接続された第１のコン
デンサと、前記第１のコンデンサの他方の電極と前記第
４の電源ラインとの間に接続された第１のツェナーダイ
オードと、前記第１のコンデンサの前記他方の電極と前
記第１のツェナーダイオードとに、その一端が接続され
、前記出力回路の入力端子にその他端が接続されたダイ
オードと、前記ダイオードの前記他端及び前記出力回路
の前記入力端子と前記第１の電源ラインとの間に接続さ
れた第２のコンデンサと、前記第２の電源ラインと前記
第４の電源ラインとの間に接続された第２のツェナーダ
イオードと、前記第３の電源ラインと前記第４の電源ラ
インとの間に接続された第３のツェナーダイオードとを
有することを特徴とする昇圧回路 - （６）請求項５記載の昇圧回路に加えてさらに前記ツェ
ナーダイオードと前記第４の電源ラインとの間に接続さ
れた抵抗とを有することを特徴とする昇圧回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP471090A JP2611465B2 (ja) | 1989-01-11 | 1990-01-11 | 昇圧回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-5101 | 1989-01-11 | ||
| JP510189 | 1989-01-11 | ||
| JP471090A JP2611465B2 (ja) | 1989-01-11 | 1990-01-11 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02276468A true JPH02276468A (ja) | 1990-11-13 |
| JP2611465B2 JP2611465B2 (ja) | 1997-05-21 |
Family
ID=26338526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP471090A Expired - Lifetime JP2611465B2 (ja) | 1989-01-11 | 1990-01-11 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611465B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09163766A (ja) * | 1995-12-07 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 超音波モータの駆動方法およびその駆動回路 |
| JP2006081291A (ja) * | 2004-09-09 | 2006-03-23 | Sanyo Electric Co Ltd | 電源回路とモータ駆動回路 |
| JP2017116936A (ja) * | 2015-12-22 | 2017-06-29 | ジョンソン・アンド・ジョンソン・ビジョン・ケア・インコーポレイテッドＪｏｈｎｓｏｎ ＆ Ｊｏｈｎｓｏｎ Ｖｉｓｉｏｎ Ｃａｒｅ， Ｉｎｃ． | 電子眼科用レンズのレンズ駆動機構用の高電圧ｈブリッジ制御回路 |
-
1990
- 1990-01-11 JP JP471090A patent/JP2611465B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09163766A (ja) * | 1995-12-07 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 超音波モータの駆動方法およびその駆動回路 |
| JP2006081291A (ja) * | 2004-09-09 | 2006-03-23 | Sanyo Electric Co Ltd | 電源回路とモータ駆動回路 |
| JP2017116936A (ja) * | 2015-12-22 | 2017-06-29 | ジョンソン・アンド・ジョンソン・ビジョン・ケア・インコーポレイテッドＪｏｈｎｓｏｎ ＆ Ｊｏｈｎｓｏｎ Ｖｉｓｉｏｎ Ｃａｒｅ， Ｉｎｃ． | 電子眼科用レンズのレンズ駆動機構用の高電圧ｈブリッジ制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2611465B2 (ja) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5499183A (en) | Constant voltage generating circuit having step-up circuit | |
| EP2164155B1 (en) | Electronic element driving circuit | |
| JPH0883486A (ja) | ブートストラップ回路 | |
| KR20040075024A (ko) | 하프-브릿지 구동기 및 그러한 구동기를 갖는 파워 변환시스템 | |
| US6025705A (en) | DC-to-DC converter | |
| JP3937354B2 (ja) | ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ | |
| US5034875A (en) | Voltage multiplier circuit | |
| US6388855B1 (en) | Transistor protecting circuit with enhancing circuit for H bridge circuit | |
| JP2969346B2 (ja) | 高出力電圧生成用半導体回路 | |
| JPH02276468A (ja) | 昇圧回路 | |
| JPH10215166A (ja) | 高出力電圧生成用半導体回路 | |
| JP2001177388A (ja) | ドライブ回路 | |
| JPH0756613B2 (ja) | 基準電圧発生回路 | |
| JPH11285239A (ja) | スイッチング素子を駆動する回路 | |
| JP3120303B2 (ja) | パワーｍｏｓ制御回路 | |
| JP2003198277A (ja) | Ｍｏｓトランジスタ出力回路 | |
| JP2522054B2 (ja) | 半導体装置 | |
| JP4362973B2 (ja) | 電圧レベル変換回路 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JP3263145B2 (ja) | 半導体集積回路における出力バッファ回路 | |
| JP4133563B2 (ja) | 電圧駆動素子の駆動回路 | |
| JPH09232929A (ja) | レベルシフト回路 | |
| JP2677045B2 (ja) | 貫通電流防止回路 | |
| JP2852122B2 (ja) | モノマルチバイブレータ | |
| JP2000196433A (ja) | 入力回路 |