JPH10285187A - Ａｔｍスイッチ用の分散形バッファリング・システム - Google Patents

Ａｔｍスイッチ用の分散形バッファリング・システム

Info

Publication number
JPH10285187A
JPH10285187A JP35966997A JP35966997A JPH10285187A JP H10285187 A JPH10285187 A JP H10285187A JP 35966997 A JP35966997 A JP 35966997A JP 35966997 A JP35966997 A JP 35966997A JP H10285187 A JPH10285187 A JP H10285187A
Authority
JP
Japan
Prior art keywords
output
input
buffer
cells
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP35966997A
Other languages
English (en)
Inventor
Jeffrey Merlin Wills
マーリン ウィールズ ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix America Inc
Original Assignee
Hyundai Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics America Inc filed Critical Hyundai Electronics America Inc
Publication of JPH10285187A publication Critical patent/JPH10285187A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1569—Clos switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 より高い性能のために分散されたバッファリ
ングを有し、より大きな設計のモジュール化を可能とす
るＡＴＭスイッチを提供する。 【解決手段】 ＡＴＭスイッチは、各々が入力、出力チ
ャネルに接続した複数の入力、出力ポート２３，２４
と、その間に接続したスイッチ・ブロック２５と、バッ
クプレッシャ信号回路とを有する。入力ポートは、入力
ポートが伝送できるよりも早く入力チャネルから到達し
たセルを保持する入力バッファ２１を有し、出力ポート
は、出力ポートが伝達できるよりも早くスイッチ・ブロ
ックからセルが到達したときにセルを保持する出力バッ
ファ２２を有する。バックプレッシャ信号回路は、混雑
している出力バッファから信号を送り、入力ポートのバ
ッファに伝送を停止させ、出力バッファに予定されるセ
ルを入力ポート・バッファに記憶する。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】本発明は、通信ネットワーク、特に、非
同期転送モード（ＡＴＭ）ネットワークのスイッチに関
する。通信ネットワークでは、データ単位はスイッチを
経由してネットワークの異なったポイント間でルーティ
ングされなければならない。ＡＴＭネットワークでは、
混合タイプの情報のトラフィック・ストリームが「帯域
幅オンデマンド」の概念に従って搬送される。データ単
位、すなわちＡＴＭセルは各ＡＴＭセルの種々の要件に
従って転送される。タイム・クリティカルであるデータ
単位はネットワーク・ルーティングにおいて優先権を与
えられる。情報クリティカルであるデータ単位はセル伝
送損失に抗する優先権を与えられる。ビデオ、音声、コ
ンピュータ・データその他の情報を取り扱うこの能力に
より、将来のネットワーク基準としてＡＴＭが広く受け
入れられることになった。
【０００２】ＡＴＭネットワーク・スイッチは最小限の
遅延、伝送損失で確実に情報をルーティングしなければ
ならないが、ＡＴＭネットワークにおける要件が広範囲
にわたって変化する場合にはＡＴＭスイッチへの需要が
激しくなる。特に、従来の設計は、バッファをＡＴＭス
イッチの各出力ポートに置き、出力ポートが伝達するよ
りも早く出力チャネルへ到達したセルを格納している。
バッファはＡＴＭスイッチへの種々の需要に対する作動
上の許容差を生じさせ、セルの伝送損失を回避してい
る。この概念の変形例としては、ＡＴＭスイッチのすべ
ての出力ポートによって普通に使用される記憶バッファ
を設置するようになっているものがある。これら種々の
設計は、複雑さ、高コスト、構成変更への障害を含む種
々の欠点を有する。別の欠点としては、出力ポートでの
簡単なバッファリングが出力ポートに利用できるバッフ
ァリング量に制限を与えるということがある。しかしな
がら、出力ポートでの混雑の蓋然性は出力ポートに通じ
る入力ポートの数に直接関係している。入力ポートがよ
り多くＡＴＭスイッチへ加えられるにつれて、出力バッ
ファを圧倒することの蓋然性が高まる。すべての出力ポ
ートの共有する共有バッファを持つ設計の場合、性能が
しばしば低下する。充分なデータが或る出力ポートに到
達したならば、共有バッファの大きな領分が出力ポート
に予約されたセルで占有され、他の出力ポートが利用で
きない。これは、特に複数のサーバを有するネットワー
クで問題を生じる可能性がある。
【０００３】本発明は、より高い性能のために分散され
たバッファリングを有し、より大きな設計のモジュール
化を可能とするＡＴＭスイッチで上記の問題を解決ある
いは実質的に軽減する。
【０００４】
【発明の概要】本発明は、複数の入力チャネルから複数
の出力チャネルへＡＴＭセルを転送するためのＡＴＭス
イッチを提供する。このスイッチは、各々が入力、出力
チャネルのそれぞれに接続した複数の入力、出力ポート
と、入力ポートの各々と出力ポートの各々の間に接続し
たスイッチ・ブロックと、バックプレッシャ信号回路と
を有する。各入力ポートは、入力ポートが伝送できるよ
りも早く入力チャネルから到達したセルを保持する入力
バッファを有し、各出力ポートは、出力ポートが伝達で
きるよりも早くスイッチ・ブロックからセルが到達した
ときにセルを保持する出力バッファを有する。スイッチ
・ブロックはセルを入力ポートから出力ポートへ搬送す
る。バックプレッシャ信号回路は、（混雑中に）出力ポ
ートへセルを送った入力ポートのバッファへ混雑してい
る出力バッファから信号を送り、その入力ポートのバッ
ファに伝送を停止させる。次いで、出力バッファに予定
されているセルを入力ポート・バッファに記憶する。
【０００５】添付図面に関連した以下の詳細な説明から
本発明はより一層良く理解できよう。
【０００６】
【特別な実施例の詳細な説明】本発明の一実施例による
ＡＴＭスイッチの全体的な構成およびその分散形バッフ
ァリング・システムが図１に示してある。各入力チャネ
ルは入力ポート２３を介して入力バッファ２１と接続し
てあり、各出力チャネルは出力ポート２４を介して出力
バッファ２２に接続してある。入力バッファ２１、出力
バッファ２２はスイッチ・ブロック２５に接続してあ
り、このスイッチ・ブロックによって、入ＡＴＭセルが
入力バッファ２１から適正な出力バッファ２２（および
出力ポート）へルーティングされる。セルは入力ポート
２３の１つを通してＡＴＭスイッチへ入る。もしスイッ
チ・ブロック２５が混雑していなければ、セルはスイッ
チ・ブロック２５を通して１つまたはそれ以上の出力ポ
ート２４へ転送される。もし出力ポート２４が既にセル
を伝送しているならば、到達セルは出力ポート２４を通
して接続した出力チャネルへ直接進む。さもなければ、
セルは、出力ポート２４がセルを出力チャネルへ伝送す
る準備を整えるまで出力バッファ２２内に保持される。
【０００７】複数の入力ポート２３からのセルが同じ宛
先出力ポート２４に集中してその出力バッファ２２を混
雑させ、あふれさせる可能性がある。バックプレッシャ
信号回路（この図には示さない）がこの時点で作動す
る。入力バッファ２１がセルを混雑した出力バッファ２
２へ伝送した場合、バックプレッシャ信号回路が停止信
号をその入力バッファ２１へ送り、ポート２３がセルを
送るのを停止させる。そのポート２３の入力チャネルか
ら到達したセルはそのポート２３の入力バッファ２１内
に記憶される。混雑した出力バッファ２２が所定限度よ
り低い程度に空になると、すなわち、バッファ２２がも
はや混雑状態でなくなると、バックプレッシャ信号回路
は先に停止させられた入力バッファ２１への停止信号を
取り除き、スイッチ・ブロック２５への伝送を再開させ
る。
【０００８】この分散形バッファリング・システムの場
合、入力バッファ２１は混雑した出力バッファ２２と一
緒に協働して共有出力ポート２４に予定されたセルを記
憶することができる。これにより、各出力ポート２４に
利用できるバッファリング量が混雑の原因である入力ポ
ート２２の数と共に増大する。本発明によるＡＴＭスイ
ッチの或る特別な実施例の詳細が図２に示してある。入
力ポート２３および出力ポート２４はライン・インター
フェイス・モジュール２０に統合される。各ライン・イ
ンターフェイス・モジュールはいくつかの入力、出力チ
ャネルに接続している。時分割多重化バスもスイッチ・
ブロック２５について使用できるので、複数の切換え要
素を有するスイッチ構造１０は以下に説明するＡＴＭス
イッチに対して非常に適したものであると考えられる。
【０００９】ＡＴＭネットワークを通って移動するＡＴ
Ｍセルは、ライン・インターフェイス・モジュール２０
を通って入り、スイッチ構造１０と通してルーティング
され、別のモジュール２０を通ってネットワークへ出
る。スイッチは、また、コントローラ装置１６を有し、
このコントローラ装置は制御バス１５を通してモジュー
ル２０およびスイッチ構造１０と連絡している。コント
ローラ装置１６はライン・インターフェイス・モジュー
ル２０およびスイッチ構造１０を配列し、モニタする。
コントローラ装置１６は、呼び出しセットアップ、メイ
ンテナンスおよびティアダウンを含むあらゆる呼び出し
アクセス制御機能を提供し、ライン・インターフェイス
・モジュール２０によって判断された情報を処理してネ
ットワーク管理のためのコネクション、リンク統計値を
維持する。稼働中、通信セルおよび管理セルがコントロ
ーラ装置１６へ、そして、そこから伝送される。これら
のセルは、コントローラ装置１６が受信する前に、スイ
ッチ構造１９を通って出力モジュール２０へ行く。通信
セル、管理セルは出力モジュール２０から取り出され、
制御バス１５を通してコントローラ装置１６に送られ
る。コントローラ装置１６は、バス１５を通して入力モ
ジュール２０に送ることによって、通信セル、管理セル
をネットワークへ伝送する。セルはスイッチ構造１０を
通して出力モジュール２０へルーティングされ、ネット
ワークへ伝送される。
【００１０】コントローラ装置１６のためのこのような
制御情報を、まずコントローラ装置１６に到達する前、
あるいは、コントローラ装置１６の生成した情報がスイ
ッチを出る前にスイッチ構造１０に通すことによって、
スイッチ・アーキテクチャがより多い数のポートまで拡
張されたときに、複数のコントローラ装置１６が、各
々、一定数のライン・インターフェイス・モジュール２
０をモニタすることができ、呼び出し制御・ネットワー
ク管理メッセージが中央処理装置を通される。制御・ネ
ットワーク管理デザインのこのモジュール化により、Ａ
ＴＭスイッチの拡張が容易となる。制御・管理処理キャ
パシティ、すなわち、制御装置１６は、より大きい切換
えキャパシティ、すなわち、ライン・インターフェイス
・モジュール２０と共に追加される。
【００１１】ライン・インターフェイス・モジュール２
０は、物理層リンク・ターミネイション、スイッチ構造
１０で使用するためのルーティング・タグへのＡＴＭセ
ル・ヘッダ情報の翻訳、トラフィック整理、セル・レー
ト・デカップリング（未割当てセルの挿入、削除を含
む）を含むすべてのバイライン、バイコネクション機能
をサポートする。各モジュール２０は、また、セル伝送
損失、タグ付け済みのセル、通過セルおよび各コネクシ
ョンに対してドロップされたセルの数も判断する。一
方、モジュール２０から１つまたはそれ以上のモジュー
ル２０へ送られたセルをルーティングするスイッチ構造
１０は、バックプレッシャ（後述する）が付与されるセ
ル数の判断およびセル伝送損失量によって混雑時のキュ
ーレベル統計値を維持する。
【００１２】各ライン・インターフェイス・モジュール
２０はＡＴＭスイッチの４つの入力ポート２３と４つの
出力ポート２４を形成し、各入力バッファ２１はＡＴＭ
セルを受け取る通信回線に接続してある。出力ポート２
４の各出力バッファ２２はセルを伝送する通信回線に接
続してある。ＡＴＭスイッチの大量のバッファリング・
キャパシティは入力モジュール、出力モジュールとして
作動するライン・インターフェイス・モジュール２０の
間に分散され、若干量のバッファリングはスイッチ構造
１０に分配される。図１に示すように、各入力バッファ
２１は７０００個のセルに対するキャパシティを有し、
各出力バッファ２２はここに記載した特別なＡＴＭスイ
ッチについて２０００個のセルを保持するキャパシティ
を有する。バッファリングは時間クリティカル・データ
を避けながらバースト性トラフィックに対するセル伝送
損失を最小化する。スイッチは、セル優先レベルという
よりもむしろ予接続基準に基づいてセルをドロップす
る。ＡＴＭスイッチの他のユーザというよりもむしろ混
雑原因データのセンダにペナルティが科せられる。
【００１３】入力、出力バッファよりもかなり小さいけ
れども、スイッチ構造１０のバッファリングにより、同
じ出力ポートについてセル間に競争がある場合、スイッ
チ構造１０を通してセルを移動させ続けることができ
る。モジュール２０におけるバッファリングは、同じ宛
先（ポート）に向けられた種々のコネクションからのセ
ルのバーストによって生じた混雑がある場合に作動す
る。スイッチ構造１０が図3に詳細に示してある。スイ
ッチ構造１０は４×４スイッチ・ルーティング要素１１
を有する１６ポート・バッファードBenes相互接続ネッ
トワークである。すなわち、各スイッチ・ルーティング
要素１１は４つの入力ポートと４つの出力ポートとを有
する。図３に示すように、最左方縦列の要素１１は、各
々、１つのライン・インターフェイス・モジュール２０
の１つの出力ポートに接続している。これらの要素１１
の各々の４つの出力ポートは中間縦列の要素１１の入力
ポートに接続してある。中間縦列の要素１１の出力ポー
トは最右方縦列のスイッチ・ルーティング要素１１の入
力ポートに接続している。これらの要素の出力ポートは
ライン・インターフェイス・モジュール２０の出力ポー
トに接続している。
【００１４】１つの要素１１はその入力ポートの１つか
らの各個々のＡＴＭセルをそのセルのルーティング・タ
グ内のビット数に応じて適正な出力ポートへルーティン
グする。制御バス１５に直結する構造制御バス１７が、
コントローラ装置１６が要素１１をプログラムし、それ
の状況を読み出すのを可能としている。構造ベース・ク
ロック（ＦＢＣＬＫ）信号が、スイッチ構造１０を通じ
ての要素１１から要素１１への転送のためにセルが要素
１１の作用を受けるレートを設定する。各スイッチ・ル
ーティング要素１１（全４×４無閉塞要素）の構成要素
が図４に示してある。各要素１１は４つの同期バッファ
１２を有し、各同期バッファはライン・インターフェイ
ス・モジュール２０または別のスイッチ・ルーティング
要素１１の出力ポートへ接続してある。同期バッファ１
２はスイッチ・バス１３に接続しており、このスイッチ
・バスは４つの出力選択ブロック１８に接続している。
各出力選択ブロック１８は３２個のセルを保持すること
ができ、同期バッファは２個のセルを保持することがで
きる。それ故、各スイッチ・ルーティング要素１１は一
度に１３６個のセルまで保持することができる。混雑問
題を取り扱うために、スイッチ・ルーティング要素１４
はバックプレッシャ制御ブロック１４を有し、このバッ
クプレッシャ制御ブロックは出力選択ブロック１８の各
々からバックプレッシャ信号を受信し、これを同期バッ
ファ１２の各々に送ることができる。これについては以
下に説明する。制御インターフェイス・ブロック１９は
制御構造バス１７に接続した制御ポートを通して要素１
１のための制御、通信機能を取り扱う。
【００１５】セルは、要素１１へ伝送されるレートで同
期バッファ１２にクロックされる。４つの同期バッファ
１２からのセルはスイッチ・バス１３を通して多重化さ
れる。出力選択ブロック１８は各セルについてのルーテ
ィング・タグを読み取り、セルをそれぞれの出力ポート
へルーティングする。各出力選択ブロック１８は、セル
・ヘッダにあるマルチキャスト・ルーティング・フィー
ルド（「Ｍ」フィールド）かユニキャスト・ルーティン
グ・フィールド（「Ｓ」フィールド）のいずれかを読み
出す。スイッチ・ルーティング要素のルーティング・タ
グ・フィールドへのマッピングが図５に示してある。ス
イッチ構造１０におけるスイッチ・ルーティング要素１
１の第１ステージは、すべて、Ｓフィールドを読み出す
ようにプログラムされている。これらのスイッチ・ルー
ティング要素１１は、それらを通過するセルがすべて異
なったソースから来るときには同じルーティング・タグ
・フィールドを使用し得る。さらに、Ｓフィールドの値
は、唯一、セルがどの第２ステージ・スイッチ・ルーテ
ィング要素１１に行くことになるかを決定する。セル
は、次の表に記載するように切換え要素出力にルーティ
ングされる。
【００１６】 ───────────────────────Ｓフィールド値 出力ポート ０ ０ １ １ ２ ２３ ３ Ｓフィールドの値「１」を持つセルは第１ステージのス
イッチ・ルーティング要素１１によってポート１へルー
ティングされる。このセルはどのスイッチ・ルーティン
グ要素がこの方向でセルをルーティングしたかには無関
係にスイッチ・ルーティング要素「２１」へ移動する。
【００１７】第２ステージのスイッチ・ルーティング要
素１１も同じフィールドを使用する。しかしながら、こ
れらのスイッチ・ルーティング要素１１は第３ステージ
の複数のスイッチ・ルーティング要素１１へセルをルー
ティングし、ルーティング・タグ内のＭ（すなわちマル
チキャスト）フィールド、すなわち、図４に示すルーテ
ィング・タグのフィールドＭ１を読み出すようにこれら
のスイッチ・ルーティング要素をプログラムすることが
できなければならない。Ｍフィールドにおいて、その各
個々のビットにおける「１」の値は、出力選択ブロック
１８に対して、その出力ポートにセルが予定されている
ことを示す。このマッピングを以下に示す。 こうして、Ｍ１フィールドのビット・パターン「１０１
１」を持つセルがスイッチ構造１０の第２ステージのス
イッチ・ルーティング要素１１に到達したならば、ポー
ト「０」、「１」、「３」についての出力選択ブロック
１８が切換えバスからのセルを出力選択ブロック１８内
のバッファへコピーする。セルのコピーは、最終的に、
出力ポート「０」、「１」、「３」を通して、スイッチ
構造１０の第３ステージおよび最終ステージのスイッチ
・ルーティング要素「３０」、「３１」、「３３」へ伝
送される。
【００１８】スイッチ構造１０の第３ステージのスイッ
チ・ルーティング要素１１はスイッチ構造１０それ自体
の出力部へ直接セルをルーティングする。マルチキャス
ティング能力のために、これらのスイッチ・ルーティン
グ要素１１はセル・ヘッダのルーティング・タグ内の
「Ｍ」（マルチキャスト）フィールドを使用するように
プログラムされている。さらに、セルを出力ポートの任
意の組合せにルーティングすることができることが望ま
しい。最終ステージのスイッチ・ルーティング要素１１
の各々がスイッチ構造出力ポートの４つにのみ接続され
ているので、第３ステージのスイッチ・ルーティング要
素１１の各々はルーティング・ステージで個別の「Ｍ」
フィールドを持たなければならない。したがって、スイ
ッチ・ルーティング要素「３０」、「３１」、「３
２」、「３３」は、それぞれ、フィールド「Ｍ２」、
「Ｍ３」、「Ｍ４」、「Ｍ５」を読み出すようにプログ
ラムされる。これらのフィールドの動作は「Ｍ１」フィ
ールドとまったく同じである。
【００１９】図６Ａ、６Ｂ図は、それぞれ、例示したル
ーティング・タグに対してユニキャスト・コネクショ
ン、マルチキャスト・コネクションを行うためのスイッ
チ構造１０を通るルーティング経路を示している。種々
のステージのスイッチ・ルーティング要素１１間の実線
はセルのルーティングを示している。セルの宛先バッフ
ァがあふれていてもはやセルを格納できない場合にはセ
ルが伝送で失われる。これを抑えるために、ＡＴＭスイ
ッチのバッファはバックプレッシャ信号回路を介して協
働する。バックプレッシャ信号、すなわち、あふれ信号
は、混雑状態になった、すなわち、所定限度を超えて充
満した任意のソース、すなわち、ライン・インターフェ
イス・モジュール２０あるいはスイッチ・ルーティング
要素１１のいずれかに宛先バッファによって与えられ
る。
【００２０】図７は、入力チャネルからスイッチ構造１
０の３つのステージのスイッチ・ルーティング要素１１
を通しての入力バッファ２３へ、そして、出力チャネル
に接続した出力バッファ２４への入セルの経路を示して
いる。セル・データ経路は実線で示してある。ＡＴＭス
イッチを通してセルを転送するためのデータ・コネクシ
ョンに並列に、あふれ信号をセル・ソースへ送り戻す各
バッファ用のバックプレッシャ信号コネクションが設け
てある。各出力バッファ２４はスイッチ構造１０の第３
ステージの４つの接続したスイッチ・ルーティング要素
１１へあふれ信号を発行し得る。第３ステージの要素１
１の各々は、第２ステージの４つの接続したスイッチ・
ルーティング要素１１へあふれ信号を発行することがで
き、各第２ステージの要素１１は第１ステージの４つの
接続したスイッチ・ルーティング要素１１へあふれ信号
を発行することができる。各第１ステージの要素１１は
４つの接続した入力ポート２３の出力バッファ２３へあ
ふれ信号を発行することができる。あふれ信号は混雑し
ている宛先バッファによってセルを送った特定のソース
へ送り返される。あふれ信号はソースの伝送キャパシテ
ィを停止させ、宛先バッファがその混雑セルを伝送し終
わったときに伝送が再開され、使用禁止のソースの伝送
キャパシティを使用可能とする。
【００２１】スイッチ構造１０のスイッチ・ルーティン
グ要素１１において、出力選択ブロック１８は、そのバ
ッファが限界を超えてあふれている場合には、あふれ信
号をバックプレッシャ制御ブロック１４へ送る。バック
プレッシャ信号を受け取ると、バックプレッシャ制御ブ
ロック１４は混雑した出力選択ブロック１８へセルを送
ろうとしている１つ（またはそれ以上）の同期バッファ
１２へ信号をルーティングする。セルはこの同期バッフ
ァ１２から読み出されず、入力ポートが選ばれる次の機
会まで同期バッファ１２内のセルはそこに留まる。出力
選択ブロック１８のバッファの状況がふたたびチェック
される。このプロセスは、バッファがセルのための余裕
を持つまで繰り返される。ここで、バックプレッシャ信
号回路がスイッチ構造１０を介して出力ポート２４のバ
ッファ２２を入力ポート２３のバッファ２１につなげて
いるが、バッファ２２、２４を直結するバックプレッシ
ャ信号回路を設けてもよいことは了解されたい。これ
は、バッファ２２、２４間のスイッチ・ブロック２５が
バッファリング能力をまったく持っていない場合、たと
えば、時分割多重化バスである場合にも当てはまる。も
ちろん、入力バッファ２２と出力バッファ２４の間での
セルの移動時の時間遅延を、通常のレートより低い限界
を設定することによってバックプレッシャ信号回路で考
慮する。
【００２２】たいていの用途において、同じ出力ポート
への途中で複数のコネクションの瞬間帯域幅が出力ライ
ン・レートを超えた場合、ライン・インターフェイス・
モジュール２０の出力バッファ２２がいっぱいになり始
めるという点で、ＡＴＭスイッチは効果的に出力待ちさ
せられる。バッファ２２がいっぱいなると、バックプレ
ッシャ信号がスイッチ構造１０の先行のスイッチ・ルー
ティング要素１１へ送られる。スイッチ・ルーティング
要素１１は、それらのバッファがいっぱいの場合には、
バックプレッシャ信号をソースに戻す。最後に、モジュ
ール２０の入力バッファ２１がバックプレッシャ信号を
受け取り、いっぱいになり始める。バッファ２１、２２
の現行のサイズでは、スイッチは５ミリ秒（６２２Ｍｂ
ｐｓで）までのデータのバーストを取り扱うことができ
る。これは、ファイル・サーバとクライアントの間、あ
るいは、分散形演算環境でのノード間でデータ・トラフ
ィックを搬送する際に非常に有用である。
【００２３】本発明の好ましい実施例を完全に説明した
が、種々の代替物、変更物、均等物も使用し得る。ここ
で、本発明が上述した実施例に適切な修正を施すことに
よっても同等に適用できることは明らかであろう。した
がって、上記の説明は添付の特許請求の範囲で定義され
る発明の範囲を限定するものとして考えてはならない。
【図面の簡単な説明】
【図１】本発明によるＡＴＭスイッチの分散形バッファ
リングを示す図である。
【図２】本発明の一実施例によるＡＴＭスイッチの全体
的な構成のブロック図である。
【図３】図２のＡＴＭスイッチのスイッチ構造のブロッ
ク図である。
【図４】図３のスイッチ構造のスイッチ・ルーティング
要素の構成要素のブロック図である。
【図５】図３のスイッチ構造におけるスイッチ・ルーテ
ィング要素へのルーティング・タグ・フィールドのマッ
ピングを示す図である。
【図６】図６Ａは、ルーティング・タグ・フィールドに
おける例示値についてのスイッチ構造におけるユニキャ
スト・コネクションのセル経路を示す図であり、図６Ｂ
は、ルーティング・タグ・フィールドにおける例示値に
ついてのスイッチ構造におけるマルチキャスト・コネク
ションのセル経路を示す図である。
【図７】図５のスイッチ・ルーティング要素のバックプ
レッシャ信号回路の図である。
【符号の説明】
１０・・・スイッチ構造 １１・・・スイッチ・ルーティング要素 １２・・・同期バッファ １３・・・スイッチ・バス １４・・・スイッチ・ルーティング要素 １５・・・制御バス １６・・・コントローラ装置 １８・・・出力選択ブロック １９・・・スイッチ構造 ２０・・・ライン・インターフェイス・モジュール ２１・・・入力バッファ ２２・・・出力バッファ ２３・・・入力ポート ２４・・・出力ポート

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数の入力チャネルから複数の出力チャ
    ネルへセルを転送するためのＡＴＭスイッチであって、
    各々が前記入力チャネルの１つに接続してあり、この入
    力チャネルからセルを受け取る複数の入力ポートであ
    り、前記入力ポートが伝送するよりも早く前記セルが前
    記入力チャネルから到達したときにセルを保持する入力
    バッファを有する複数の入力ポートと、各々が前記出力
    チャネルの１つに接続してあり、この出力チャネルへセ
    ルを伝送する複数の出力ポートであり、前記出力ポート
    が伝送するよりも早く前記入力ポートから前記セルが到
    達したときにセルを保持する出力バッファを有する複数
    の出力ポートと、前記入力ポートの各々と前記出力ポー
    トの各々との間に接続してあり、前記入力ポートから前
    記出力ポートへセルを搬送するスイッチ・ブロックと、
    各出力ポートの各出力バッファと各入力ポートの各入力
    バッファの間に接続してあるバックプレッシャ信号回路
    であり、前記出力バッファへセルを伝送したばかりの入
    力ポートへ混雑した出力バッファから信号を送り、前記
    入力ポート・バッファの伝送を停止させ、前記出力バッ
    ファに予定されたセルを前記入力ポート・バッファに格
    納するようにしたバックプレッシャ信号回路とを包含す
    ることを特徴とするＡＴＭスイッチ。
  2. 【請求項２】 請求項１記載のＡＴＭスイッチにおい
    て、前記バックプレッシャ信号回路が前記スイッチ・ブ
    ロックを通じて各出力バッファ、各入力バッファに接続
    してあることを特徴とするＡＴＭスイッチ。
  3. 【請求項３】 請求項１記載のＡＴＭスイッチにおい
    て、前記スイッチ・ブロックが時分割多重化バスを包含
    することを特徴とするＡＴＭスイッチ。
  4. 【請求項４】 請求項１記載のＡＴＭスイッチにおい
    て、前記スイッチ・ブロックが多段相互接続ネットワー
    クを包含することを特徴とするＡＴＭスイッチ。
  5. 【請求項５】 請求項４記載のＡＴＭスイッチにおい
    て、前記多段相互接続ネットワークがスイッチ構造を包
    含することを特徴とするＡＴＭスイッチ。
  6. 【請求項６】 請求項７記載のＡＴＭスイッチにおい
    て、前記スイッチ構造が複数のバッファを有し、前記入
    力、出力バッファが少なくとも大きさの順序で前記スイ
    ッチ構造のバッファのキャパシティを超えるキャパシテ
    ィを有することを特徴とするＡＴＭスイッチ。
  7. 【請求項７】 請求項１記載のＡＴＭスイッチにおい
    て、各入力バッファが出力バッファのキャパシティの２
    倍よりも大きいキャパシティを有することを特徴とする
    ＡＴＭスイッチ。
  8. 【請求項８】 請求項７記載のＡＴＭスイッチにおい
    て、各入力バッファが約７０００個のセルのキャパシテ
    ィを有することを特徴とするＡＴＭスイッチ。
  9. 【請求項９】 請求項８記載のＡＴＭスイッチにおい
    て、各出力バッファが約２０００個のセルのキャパシテ
    ィを有することを特徴とするＡＴＭスイッチ。
JP35966997A 1996-12-30 1997-12-26 Ａｔｍスイッチ用の分散形バッファリング・システム Abandoned JPH10285187A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/774536 1996-12-30
US08/774,536 US6052376A (en) 1996-12-30 1996-12-30 Distributed buffering system for ATM switches

Publications (1)

Publication Number Publication Date
JPH10285187A true JPH10285187A (ja) 1998-10-23

Family

ID=25101545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35966997A Abandoned JPH10285187A (ja) 1996-12-30 1997-12-26 Ａｔｍスイッチ用の分散形バッファリング・システム

Country Status (6)

Country Link
US (1) US6052376A (ja)
JP (1) JPH10285187A (ja)
KR (1) KR19980064825A (ja)
CA (1) CA2224606C (ja)
DE (1) DE19757965A1 (ja)
FR (1) FR2758035A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503131A (ja) * 2000-06-30 2004-01-29 マルコーニ　コミュニケーションズ，インコーポレイテッド １つの送信先から複数の送信元への非同期バックプレッシャの同期化

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188690B1 (en) * 1996-12-12 2001-02-13 Pmc-Sierra, Inc. Method and apparatus for high speed, scalable communication system
SE510170C2 (sv) * 1997-05-16 1999-04-26 Ericsson Telefon Ab L M Metod och anordning för styrning av datapaketflöde medelst baktrycksmeddelande
US6295281B1 (en) * 1997-05-16 2001-09-25 3Com Corporation Symmetric flow control for ethernet full duplex buffered repeater
US6285679B1 (en) * 1997-08-22 2001-09-04 Avici Systems, Inc. Methods and apparatus for event-driven routing
US6118761A (en) * 1997-12-18 2000-09-12 Advanced Micro Devices, Inc. Apparatus and method for generating rate control frames in a workgroup switch based on traffic contribution from a network switch port
US6115356A (en) * 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Apparatus and method for generating flow control frames in a workgroup switch based on traffic contribution from a network switch port
US6865154B1 (en) 1998-01-12 2005-03-08 Enterasys Networks, Inc. Method and apparatus for providing bandwidth and delay guarantees in combined input-output buffered crossbar switches that implement work-conserving arbitration algorithms
US6563837B2 (en) * 1998-02-10 2003-05-13 Enterasys Networks, Inc. Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size
US6246690B1 (en) * 1998-03-19 2001-06-12 3Com Corporation Method and device for controlling data flow in a computer data network
JP3141850B2 (ja) * 1998-07-10 2001-03-07 日本電気株式会社 時分割スイッチング装置および時分割スイッチング方法、並びに記録媒体
US6614757B1 (en) * 1998-11-23 2003-09-02 3Com Corporation Method of local flow control in an asynchronous transfer mode network utilizing PNNI routing protocol
US6760332B1 (en) * 1999-06-03 2004-07-06 Fujitsu Network Communications, Inc. ATM multicasting system and method
US6697330B1 (en) * 1999-11-26 2004-02-24 Hewlett-Packard Development Company L.P. Method and system for output flow control in network multiplexers
US6781984B1 (en) * 2000-08-30 2004-08-24 Ciena Corporation Techniques and architectures for implementing a data skew equalizer for data alignment in a distributed system
JP2002111716A (ja) * 2000-10-04 2002-04-12 Nec Corp パケットスイッチ及びそれに用いるマルチキャスト制御方式
US7417986B1 (en) * 2001-09-04 2008-08-26 Cisco Technology, Inc. Shared buffer switch interface
US7139293B1 (en) * 2001-10-23 2006-11-21 Redbacks Network Inc. Method and apparatus for changing the data rate of a data signal
CA2365688A1 (en) * 2001-12-19 2003-06-19 Alcatel Canada Inc. System and method for providing gaps at ingress to a network element
ATE389997T1 (de) * 2002-12-16 2008-04-15 Alcatel Lucent Mehrkanaliges netzknoten und verfahren zur vermittlung/leitweglenkung den daten
US20040120335A1 (en) * 2002-12-23 2004-06-24 Alcatel Canada Inc. Efficient per-queue backpressure signaling
US7633861B2 (en) * 2003-04-25 2009-12-15 Alcatel-Lucent Usa Inc. Fabric access integrated circuit configured to bound cell reorder depth
US7355975B2 (en) * 2004-04-30 2008-04-08 International Business Machines Corporation Method and apparatus for group communication with end-to-end reliability
JP2006115315A (ja) * 2004-10-15 2006-04-27 Fujitsu Ltd データ転送方法及びデータ転送装置
US8045454B2 (en) * 2005-09-12 2011-10-25 Cisco Technology, Inc. Multimedia data flow dropping
US20070140232A1 (en) * 2005-12-16 2007-06-21 Carson Mark B Self-steering Clos switch
TWI308838B (en) * 2006-03-06 2009-04-11 Sunplus Technology Co Ltd Method for outputting digital video broadcast data and digital video broadcast receiving box

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU87975A1 (de) * 1991-03-14 1992-04-15 Siemens Ag Zweistufige,zumindest gedoppelte atm-umkehr-koppelanordnung mit(2nx2n)-koppelvielfachen
EP0504537A1 (en) * 1991-03-22 1992-09-23 International Business Machines Corporation Method and apparatus for the testing and evaluation of geographically distributed telecommunication networks
US5361255A (en) * 1991-04-29 1994-11-01 Dsc Communications Corporation Method and apparatus for a high speed asynchronous transfer mode switch
US5367520A (en) * 1992-11-25 1994-11-22 Bell Communcations Research, Inc. Method and system for routing cells in an ATM switch
MX9306994A (es) * 1992-12-15 1994-06-30 Ericsson Telefon Ab L M Sistema de control de flujo para interruptores de paquete.
US5321691A (en) * 1993-01-11 1994-06-14 At&T Bell Laboratories Asynchronous transfer mode (ATM) switch fabric
FR2703545B1 (fr) * 1993-03-31 1995-05-12 Alcatel Nv NÓoeud de commutation asynchrone distribuant dynamiquement des cellules vers des sorties constituant un groupe dit irrégulier .
AU675302B2 (en) * 1993-05-20 1997-01-30 Nec Corporation Output-buffer switch for asynchronous transfer mode
US5457687A (en) * 1993-09-02 1995-10-10 Network Equipment Technologies, Inc. Method and apparatus for backward explicit congestion notification (BECN) in an ATM network
JPH07202901A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp Ａｔｍスイッチ
US5583861A (en) * 1994-04-28 1996-12-10 Integrated Telecom Technology ATM switching element and method having independently accessible cell memories
JP2655481B2 (ja) * 1994-04-28 1997-09-17 日本電気株式会社 出力バッファ型ａｔｍスイッチにおける優先制御方法
US5436886A (en) * 1994-07-14 1995-07-25 Northern Telecom Limited ATM switch in dual switch plane operation
US5583868A (en) * 1994-07-25 1996-12-10 Microsoft Corporation Method and system for combining data from multiple servers into a single continuous data stream using a switch
EP0705006B1 (en) * 1994-09-28 1999-09-01 Siemens Aktiengesellschaft ATM communication system for statistical multiplexing of cells
EP0719065A1 (en) * 1994-12-20 1996-06-26 International Business Machines Corporation Multipurpose packet switching node for a data communication network
US5544160A (en) * 1994-12-30 1996-08-06 At&T Corp. Terabit per second packet switch
US5650993A (en) * 1995-03-20 1997-07-22 Bell Communications Research, Inc. Drop from front of buffer policy in feedback networks
US5633870A (en) * 1995-07-07 1997-05-27 Sun Microsystems, Inc. Method and apparatus for controlling data flow through an ATM interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503131A (ja) * 2000-06-30 2004-01-29 マルコーニ　コミュニケーションズ，インコーポレイテッド １つの送信先から複数の送信元への非同期バックプレッシャの同期化

Also Published As

Publication number Publication date
FR2758035A1 (fr) 1998-07-03
KR19980064825A (ko) 1998-10-07
CA2224606C (en) 2003-02-25
US6052376A (en) 2000-04-18
DE19757965A1 (de) 1998-07-09
CA2224606A1 (en) 1998-06-30

Similar Documents

Publication Publication Date Title
US6011779A (en) ATM switch queuing system
JPH10285187A (ja) Ａｔｍスイッチ用の分散形バッファリング・システム
US7006438B2 (en) Distributed control of data flow in a network switch
US5361255A (en) Method and apparatus for a high speed asynchronous transfer mode switch
KR100396109B1 (ko) 패킷스위치및패킷스위치용제어기
US5856977A (en) Distribution network switch for very large gigabit switching architecture
US5467347A (en) Controlled access ATM switch
EP0300061B1 (en) Self-routing switching system
JP2923693B2 (ja) 大容量ａｔｍスイッチ
US7756013B2 (en) Packet switching system and method
JP4006205B2 (ja) 別々の出力バッファを備えたスイッチング構成および方法
US6487171B1 (en) Crossbar switching matrix with broadcast buffering
JPH10117200A (ja) 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法
US6345040B1 (en) Scalable scheduled cell switch and method for switching
JPH10513334A (ja) 切換方法及び装置
EP1421750B1 (en) System and method for communicating data using a common switch fabric
Hajikano et al. Asynchronous transfer mode switching architecture for broadband ISDN-multistage self-routing switching (MSSR)
US6956851B1 (en) Crossbar subsystem and method
Obara et al. High speed transport processor for broad-band burst transport system
EP1198098B1 (en) Switching arrangement and method with separated output buffers
JP3848962B2 (ja) パケット交換機およびセル転送制御方法
JP2755402B2 (ja) 自己ルーチング交換システムおよび非同期転送モード交換システム
JP3075187B2 (ja) Ａｔｍスイッチ
JP3849635B2 (ja) パケット転送装置
AU724624B2 (en) Controlled access ATM switch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060208