JPH0227676A - デバイス用ソケット - Google Patents
デバイス用ソケットInfo
- Publication number
- JPH0227676A JPH0227676A JP63177046A JP17704688A JPH0227676A JP H0227676 A JPH0227676 A JP H0227676A JP 63177046 A JP63177046 A JP 63177046A JP 17704688 A JP17704688 A JP 17704688A JP H0227676 A JPH0227676 A JP H0227676A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- lead
- socket
- pin
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
高密度型のデバイス評価用ソケットに関し、必要に応じ
て任意にリードとコンタクトピンとの接触不良を検査で
きることを目的とし、集積回路のデバイスをソケットに
＠置して該デバイスのリードを該ソケットのコンタクト
ピンに当接させ、該ソケットの回動する蓋に設けた突起
部で前記リードを押圧して前記コンタクトピンに圧接す
るデバイス用ソケットにおいて、前記コンタクトピンを
２本のビンに分割し、これら２本のビンが互いに独立に
前記リードと接触するように構成する。
て任意にリードとコンタクトピンとの接触不良を検査で
きることを目的とし、集積回路のデバイスをソケットに
＠置して該デバイスのリードを該ソケットのコンタクト
ピンに当接させ、該ソケットの回動する蓋に設けた突起
部で前記リードを押圧して前記コンタクトピンに圧接す
るデバイス用ソケットにおいて、前記コンタクトピンを
２本のビンに分割し、これら２本のビンが互いに独立に
前記リードと接触するように構成する。
本発明は高密度型のデバイス評価用ソケットに関するも
のである。
のである。
近年、半導体製造技術の進歩に伴い高密度の集積回路が
出現してきた。このような高密度型のデバイスとしては
、スモール・アウトライン・パッケージ（ＳＯＰ）や四
方向フラットパッケージ（ＱＦＰ）等の表面実装型（Ｓ
ＭＴ）ＬＳ Ｉがある。ＳＭＴ型ＬＳＩはパッケージの
四辺から複数本のリードが突設されており、リードは細
線化し、密集している。かくして、ＳＭＴ型のＬＳＩで
は各リードをソケットのコンタクトピンに圧接して接続
を図る方式が主流になっており、圧接であるため、全て
のリードについて接触が確実であることが積極的にｈｌ
ＥｉＪできるソケットの開発が望まれている。
出現してきた。このような高密度型のデバイスとしては
、スモール・アウトライン・パッケージ（ＳＯＰ）や四
方向フラットパッケージ（ＱＦＰ）等の表面実装型（Ｓ
ＭＴ）ＬＳ Ｉがある。ＳＭＴ型ＬＳＩはパッケージの
四辺から複数本のリードが突設されており、リードは細
線化し、密集している。かくして、ＳＭＴ型のＬＳＩで
は各リードをソケットのコンタクトピンに圧接して接続
を図る方式が主流になっており、圧接であるため、全て
のリードについて接触が確実であることが積極的にｈｌ
ＥｉＪできるソケットの開発が望まれている。
従来、デバイスのリードとソケットのコンタクトピンと
の接触不良の検査はデバイス側に内蔵された保護用ダイ
オードのＶ−１（電圧−電流）特性を利用して行ってい
る。
の接触不良の検査はデバイス側に内蔵された保護用ダイ
オードのＶ−１（電圧−電流）特性を利用して行ってい
る。
第５図において、ａは保護用ダイオードで、過電圧印加
時の回路保護のためにデバイス１内に予め設けられてい
る。デバイス１のリード２が基板３上のコンタクトピン
４に絶縁性の押圧バー５により圧接されて、デバイス１
はソケットの基板３上に支持され実装される。デバイス
ｌは５ＯＰ（スモール・アウトライン・パッケージ）や
ＳＭＴ（表面実装）型の薄型高密度ＬＳＩでありパッケ
ージの四辺から複数本のり−ド２が突設されている。こ
のような高密度ＬＳＩのリード２は細く互いに接近して
密集しており、スルーホールに挿入したり、ソケットの
挿入ビンに挿通することは困難である。従って圧接方式
が採用されている。
時の回路保護のためにデバイス１内に予め設けられてい
る。デバイス１のリード２が基板３上のコンタクトピン
４に絶縁性の押圧バー５により圧接されて、デバイス１
はソケットの基板３上に支持され実装される。デバイス
ｌは５ＯＰ（スモール・アウトライン・パッケージ）や
ＳＭＴ（表面実装）型の薄型高密度ＬＳＩでありパッケ
ージの四辺から複数本のり−ド２が突設されている。こ
のような高密度ＬＳＩのリード２は細く互いに接近して
密集しており、スルーホールに挿入したり、ソケットの
挿入ビンに挿通することは困難である。従って圧接方式
が採用されている。
このように圧接されたり一部２とコンタクトピン４との
接触不良は以下のように検査していた。
接触不良は以下のように検査していた。
コンタクトピン４に数百μへ程度の負電流■を供電部６
より印加する。このとき、供電部６の他端は基板３のグ
ランドＧに接続されている。今、ダイオードａに順方向
に電流■が流れると、グランドＧとコンタクトピン４と
の間に、０．４〜０．８Ｖ程度の順方向電圧陳下による
電圧ＶＦが生じる。
より印加する。このとき、供電部６の他端は基板３のグ
ランドＧに接続されている。今、ダイオードａに順方向
に電流■が流れると、グランドＧとコンタクトピン４と
の間に、０．４〜０．８Ｖ程度の順方向電圧陳下による
電圧ＶＦが生じる。
この電圧■、を検出器７で検知する、電圧■ｒが発生す
ればリード２とコンタクトピン４との接触が正常、発生
しなければ接触不良と判別する。
ればリード２とコンタクトピン４との接触が正常、発生
しなければ接触不良と判別する。
しかしながら、従来の方法では、回路構成上保護用ダイ
オードを内蔵しないデバイスのリードとソケット側のコ
ンタクトピンとの接触不良の検査は不可能であるという
欠点があった。
オードを内蔵しないデバイスのリードとソケット側のコ
ンタクトピンとの接触不良の検査は不可能であるという
欠点があった。
この発明は上記欠点を解消するためになされたもので、
必要に応じて任意にリードとコンタクトピンとの接触不
良を検査できるデバイス用ソケットを提供することを目
的としている。
必要に応じて任意にリードとコンタクトピンとの接触不
良を検査できるデバイス用ソケットを提供することを目
的としている。
本発明を実施例に対応する第１図に基づいて説明すると
、 デバイス１をソケット１０に載置して該デバイス１のリ
ード２をコンタクトピン１１に当接させ、蓋１４に設け
た突起部１５でリード２を押圧してコンタクトピン１１
に圧接させるソケットであって、前記コンタクトピン１
１を２本のビンＩＩａ、Ｉｌｂに分割し、これら２本の
ビンｌｌａ、ｔｔｂが互いに独立に前リード２と接触す
るようにした。
、 デバイス１をソケット１０に載置して該デバイス１のリ
ード２をコンタクトピン１１に当接させ、蓋１４に設け
た突起部１５でリード２を押圧してコンタクトピン１１
に圧接させるソケットであって、前記コンタクトピン１
１を２本のビンＩＩａ、Ｉｌｂに分割し、これら２本の
ビンｌｌａ、ｔｔｂが互いに独立に前リード２と接触す
るようにした。
上記実施例に基づき、本発明では、突起部Ｉ５でリード
２を押圧すると、リード２は分割された各ビンｌｌａ、
ｌｌｂと別々の位置で夫々接触する。するとビンｌｌａ
、リード２、ビンｌｌｂは直列の配線路を形成するので
、一方のビン１１ａと他方のビンｌｌｂに所定の導電テ
スタを接続すれば、リード２とビンｌｌａ、ｌｌｂとが
同時に接触しているかどうか積極的に検知することがで
きる。
２を押圧すると、リード２は分割された各ビンｌｌａ、
ｌｌｂと別々の位置で夫々接触する。するとビンｌｌａ
、リード２、ビンｌｌｂは直列の配線路を形成するので
、一方のビン１１ａと他方のビンｌｌｂに所定の導電テ
スタを接続すれば、リード２とビンｌｌａ、ｌｌｂとが
同時に接触しているかどうか積極的に検知することがで
きる。
以下、本発明を図面に基いて説明する。
第１図は本発明のソケットの一部を拡大した断面図を示
し、第２図は本発明のソケットを蓋を開いたときの全体
の平面図を示している。第２図において、ソケット１０
はコンタクトピン１１が多数植設された基板１２と基板
１２にシャフト１３を介して回動可能に連結された蓋１
４とから構成されている。基板１２及びｌｊ［１４の中
央部には略同形の矩形孔１７．１６が形成され、矩形孔
１７の四辺の周囲にはコンタクトピン１１が配設されて
いる。蓋１４の矩形孔１６の四辺の周囲には突起部１５
がＭ１４の延在面から略垂直に形成され、蓋１４をシャ
フト１３の回りに回動して基板１０に重ねたとき突起部
１５がコンタクトピン１１と重なるような位置に配設さ
れている。第３図はこのソケットに実装されるフラット
パッケージ型の電子回路デバイスｌを示し、デバイス１
の４側面から多数のり一ド２が突設されている。このデ
バイスｌは高密度型のＳＯＰ、ＳＭＴタイプであり、薄
型でリード２は複数本もあり、細線で互いに密集してい
る。リード２は略クランク状の金属片からなり、水平な
基端部２ａ、垂直部２ｂ、水平な先端部２Ｃが連続して
構成される。
し、第２図は本発明のソケットを蓋を開いたときの全体
の平面図を示している。第２図において、ソケット１０
はコンタクトピン１１が多数植設された基板１２と基板
１２にシャフト１３を介して回動可能に連結された蓋１
４とから構成されている。基板１２及びｌｊ［１４の中
央部には略同形の矩形孔１７．１６が形成され、矩形孔
１７の四辺の周囲にはコンタクトピン１１が配設されて
いる。蓋１４の矩形孔１６の四辺の周囲には突起部１５
がＭ１４の延在面から略垂直に形成され、蓋１４をシャ
フト１３の回りに回動して基板１０に重ねたとき突起部
１５がコンタクトピン１１と重なるような位置に配設さ
れている。第３図はこのソケットに実装されるフラット
パッケージ型の電子回路デバイスｌを示し、デバイス１
の４側面から多数のり一ド２が突設されている。このデ
バイスｌは高密度型のＳＯＰ、ＳＭＴタイプであり、薄
型でリード２は複数本もあり、細線で互いに密集してい
る。リード２は略クランク状の金属片からなり、水平な
基端部２ａ、垂直部２ｂ、水平な先端部２Ｃが連続して
構成される。
第１図において、ソケット１０の基板１２はプラスチッ
ク等により形成され、基板１２に植設されたコンタクト
ピン１１は独立した２本のビン１１ａ、ｌｌｂから構成
されている。各ビン１１ａ、ｌｌｂの下端部は基板１２
を貫通して下面から突出し、その上端部は上面に突出し
、中間部が互いに外方にふくらんでバネ部を形成してい
る。
ク等により形成され、基板１２に植設されたコンタクト
ピン１１は独立した２本のビン１１ａ、ｌｌｂから構成
されている。各ビン１１ａ、ｌｌｂの下端部は基板１２
を貫通して下面から突出し、その上端部は上面に突出し
、中間部が互いに外方にふくらんでバネ部を形成してい
る。
各ビンｌｌａ、ｌｌｂの上端面は路間−平面上にあり、
各ビンｌｌａ、ｌｌｂは互いに対向した位置にあるが離
隔している。ソケット１０上にデバイス１が矩形孔１７
に重なるように載置され、リード２の先端部２ｃを各ビ
ンｌｌａ、ｌｌｂの先端面と夫々当接させる。次に蓋１
４を回動して閉じることにより、蓋１４が基板１２に重
なり、突起部１５の先端面がリード２の先端部２ｃを」
−方から押圧する。蓋１４を図示外の係止具で基板１２
に係止すると突起部１５は更にリード２の先端部２ｃを
圧接するので、先端部２ｃの下面は、各ビンｌｌａ、１
１ｂの先端面を押圧する。これにより各ビンｌｌａ、ｌ
ｌｂはバネ部が弾性変形し、リードと確実に接触する。
各ビンｌｌａ、ｌｌｂは互いに対向した位置にあるが離
隔している。ソケット１０上にデバイス１が矩形孔１７
に重なるように載置され、リード２の先端部２ｃを各ビ
ンｌｌａ、ｌｌｂの先端面と夫々当接させる。次に蓋１
４を回動して閉じることにより、蓋１４が基板１２に重
なり、突起部１５の先端面がリード２の先端部２ｃを」
−方から押圧する。蓋１４を図示外の係止具で基板１２
に係止すると突起部１５は更にリード２の先端部２ｃを
圧接するので、先端部２ｃの下面は、各ビンｌｌａ、１
１ｂの先端面を押圧する。これにより各ビンｌｌａ、ｌ
ｌｂはバネ部が弾性変形し、リードと確実に接触する。
デバイス１の周囲の全てのり一ド２と、ソケット１０の
全てのコンタクトピン１１とが同様な構成で接触される
。
全てのコンタクトピン１１とが同様な構成で接触される
。
かくて、デバイスｌのリード２とソケット１０のコンタ
クトピン１１との接触不良検査は、ビンｌｌａ、リード
２及びビンｌｌｂの直列配線がオーブン状態か、シーｔ
−ト状態かをマイクロアンメータ等で検査することが
できる。即ち、一方のビンｌｌｂに数百μＡ程度の電流
■を供電部６より印加し、マイクロアンメータ等の検出
器７で他方のビンｌｌａからの微弱電流を検出する。検
出器７により数百μＡ程度の電流が検知されたら、ビン
ｌｌｂ、リード２及びビンｌｌａの直列配線は正常であ
り、検知がなければ接触不良である。
クトピン１１との接触不良検査は、ビンｌｌａ、リード
２及びビンｌｌｂの直列配線がオーブン状態か、シーｔ
−ト状態かをマイクロアンメータ等で検査することが
できる。即ち、一方のビンｌｌｂに数百μＡ程度の電流
■を供電部６より印加し、マイクロアンメータ等の検出
器７で他方のビンｌｌａからの微弱電流を検出する。検
出器７により数百μＡ程度の電流が検知されたら、ビン
ｌｌｂ、リード２及びビンｌｌａの直列配線は正常であ
り、検知がなければ接触不良である。
このような検査を全てのり−ド２とコンタクトピン１１
について、所定の並列検査器もしくはスキャン型検査器
で行って、全体的な接触の正常、異常をを検査する。な
お一方のビンｌｌａが接触していても、他方のビンｌｌ
ｂが接触不良でも本発明の検査では不良の判断となるが
、２回路が正常なときのみ接触正常とするフェイルセー
フ型の接続方式となる。
について、所定の並列検査器もしくはスキャン型検査器
で行って、全体的な接触の正常、異常をを検査する。な
お一方のビンｌｌａが接触していても、他方のビンｌｌ
ｂが接触不良でも本発明の検査では不良の判断となるが
、２回路が正常なときのみ接触正常とするフェイルセー
フ型の接続方式となる。
第４図は本発明の他の実施例を示し、コンタクトピン１
１はビンｌｌｃとビンｌｌｂとにて分割されている。ビ
ンｌｌｃはビンｌｌｂよす長＜形成され、またビンｌｌ
ｃはリード２の垂直部２ｂより離れて矩形孔１７寄りに
植設されている。
１はビンｌｌｃとビンｌｌｂとにて分割されている。ビ
ンｌｌｃはビンｌｌｂよす長＜形成され、またビンｌｌ
ｃはリード２の垂直部２ｂより離れて矩形孔１７寄りに
植設されている。
このためビンｌｌｃの先端面はり一ド２の基端部２ａの
下面と当接するようになっている。突起部１５により先
端部２Ｃの上面から押圧すると、先端部２Ｃの下面がビ
ンｌｌｂの上端面と圧接し、更にバネ部の弾性変形によ
りビンｌｌｂがたわむ、略同時に基端部２ａの下面がビ
ンｌｌｃの上端面に圧接する。なおこれらの接触検査は
上述と同様に行う。これによりデバイス１の内部回路構
成と無関係に接触不良の検査ができる。
下面と当接するようになっている。突起部１５により先
端部２Ｃの上面から押圧すると、先端部２Ｃの下面がビ
ンｌｌｂの上端面と圧接し、更にバネ部の弾性変形によ
りビンｌｌｂがたわむ、略同時に基端部２ａの下面がビ
ンｌｌｃの上端面に圧接する。なおこれらの接触検査は
上述と同様に行う。これによりデバイス１の内部回路構
成と無関係に接触不良の検査ができる。
なお、このデバイス用ソケットはデバイス１を動作評価
するための試験用ソケッｔ・とじて用いてもよい。デバ
イス１の動作評価時には蓋１４を開閉して各種デバイス
を入れ替えて評価試験をするが、複数本もあるリードと
コンタクトピンとの接触を積極的に調べることができる
ので確実な評価試験が実行される。
するための試験用ソケッｔ・とじて用いてもよい。デバ
イス１の動作評価時には蓋１４を開閉して各種デバイス
を入れ替えて評価試験をするが、複数本もあるリードと
コンタクトピンとの接触を積極的に調べることができる
ので確実な評価試験が実行される。
以上の説明から明らかなように、本発明のデバイス用ソ
ケットによれば、デバイスの内部回路と無関係にソケッ
トとの接続状態を確実に検査できるので、デバイスの動
作テストや、デバイスの能力評価時に接触不良等の内部
回路以外の要因を排し、デバイスそのものの評価が正確
にできる、又保守の場合にも大いに便利となる。
ケットによれば、デバイスの内部回路と無関係にソケッ
トとの接続状態を確実に検査できるので、デバイスの動
作テストや、デバイスの能力評価時に接触不良等の内部
回路以外の要因を排し、デバイスそのものの評価が正確
にできる、又保守の場合にも大いに便利となる。
第１図は本発明の要部断面図、
第２図は本発明のソケットの全体平面図、第３図は集積
回路デバイスの斜視図、 第４図は本発明の他の実施例の断面図、第５図は従来の
方法の構成図である。 図において、 １はデバイス、 はリード、 は供電部、 は検出部、 ０はソケット、 １はコンタクトピン、 １ａ、ｌｌｂ、ｌｌｃはビン、 ２は基板、 ４は蓋、 ５は突起部を示す。
回路デバイスの斜視図、 第４図は本発明の他の実施例の断面図、第５図は従来の
方法の構成図である。 図において、 １はデバイス、 はリード、 は供電部、 は検出部、 ０はソケット、 １はコンタクトピン、 １ａ、ｌｌｂ、ｌｌｃはビン、 ２は基板、 ４は蓋、 ５は突起部を示す。
Claims (1)
- 集積回路のデバイス（１）をソケット（１０）に載置し
て該デバイス（１）のリード（２）を該ソケット（１０
）のコンタクトピン（１１）に当接させ、該ソケット（
１０）の回動する蓋（１４）に設けた突起部（１５）で
前記リード（２）を押圧して前記コンタクトピン（１１
）に圧接するデバイス用ソケット（１０）において、前
記コンタクトピン（１１）を２本のピン（１１ａ、１１
ｂ）に分割し、これら２本のピン（１１ａ、１１ｂ）が
互いに独立に前記リード（２）と接触するようにしたこ
とを特徴とするデバイス用ソケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177046A JPH0227676A (ja) | 1988-07-18 | 1988-07-18 | デバイス用ソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177046A JPH0227676A (ja) | 1988-07-18 | 1988-07-18 | デバイス用ソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227676A true JPH0227676A (ja) | 1990-01-30 |
Family
ID=16024192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63177046A Pending JPH0227676A (ja) | 1988-07-18 | 1988-07-18 | デバイス用ソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227676A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528466A (en) * | 1991-11-12 | 1996-06-18 | Sunright Limited | Assembly for mounting and cooling a plurality of integrated circuit chips using elastomeric connectors and a lid |
| US5800209A (en) * | 1993-11-12 | 1998-09-01 | Berg Technology, Inc. | Electrical connector and affixing member |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819882A (ja) * | 1981-07-28 | 1983-02-05 | 山一電機工業株式会社 | 集積回路板の接続器 |
| JPS6255887B2 (ja) * | 1981-07-23 | 1987-11-21 | Kao Corp |
-
1988
- 1988-07-18 JP JP63177046A patent/JPH0227676A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6255887B2 (ja) * | 1981-07-23 | 1987-11-21 | Kao Corp | |
| JPS5819882A (ja) * | 1981-07-28 | 1983-02-05 | 山一電機工業株式会社 | 集積回路板の接続器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528466A (en) * | 1991-11-12 | 1996-06-18 | Sunright Limited | Assembly for mounting and cooling a plurality of integrated circuit chips using elastomeric connectors and a lid |
| US5800209A (en) * | 1993-11-12 | 1998-09-01 | Berg Technology, Inc. | Electrical connector and affixing member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383825B1 (en) | Method and system for testing semiconductor dice, semiconductor packages and semiconductor wafers | |
| KR100385014B1 (ko) | 번인용재사용가능한다이캐리어및번인방법 | |
| US4940935A (en) | Automatic SMD tester | |
| US7068039B2 (en) | Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same | |
| KR100314135B1 (ko) | Ｂｇａ 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법 | |
| US7123022B2 (en) | Method and apparatus for non-contact testing and diagnosing electrical paths through connectors on circuit assemblies | |
| US4841231A (en) | Test probe accessibility method and tool | |
| KR20080058343A (ko) | 싱귤레이션된 다이를 테스트하는 장치 및 방법 | |
| US5537051A (en) | Apparatus for testing integrated circuits | |
| US5831444A (en) | Apparatus for performing a function on an integrated circuit | |
| US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
| KR101798440B1 (ko) | 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법 | |
| US5010447A (en) | Divided capacitor mounting pads | |
| US5811980A (en) | Test system for determining the orientation of components on a circuit board | |
| JPH0227676A (ja) | デバイス用ソケット | |
| US7268571B1 (en) | Method for validating and monitoring automatic test equipment contactor | |
| TWM641059U (zh) | 晶片測試裝置 | |
| JPH07106038A (ja) | 半導体集積回路パッケージ用テスト装置 | |
| JP2928121B2 (ja) | Ｉｃソケットの検査装置 | |
| US20070054514A1 (en) | Socket measurement apparatus and method | |
| JP2000171512A (ja) | プリント配線板の導通検査装置 | |
| US6968614B2 (en) | Method for positioning an electronic module having a contact column array into a template | |
| JP2004219144A (ja) | 半導体装置の製造方法 | |
| KR100707878B1 (ko) | 수직형 프로브 카드 | |
| Prokopchak | Development of a solution for achieving known-good-die |