JPH02277205A - Laminated ceramic capacitor - Google Patents
Laminated ceramic capacitorInfo
- Publication number
- JPH02277205A JPH02277205A JP9971589A JP9971589A JPH02277205A JP H02277205 A JPH02277205 A JP H02277205A JP 9971589 A JP9971589 A JP 9971589A JP 9971589 A JP9971589 A JP 9971589A JP H02277205 A JPH02277205 A JP H02277205A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric ceramic
- semiconductor layer
- ceramic capacitor
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
Description
【発明の詳細な説明】
り果上ム■月今里
本発明は、内部電極が層状に埋設された積層誘電体セラ
ミックの両端に外部電極として機能する導電層が形成さ
れた積層セラミックコンデンサに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multilayer ceramic capacitor in which conductive layers functioning as external electrodes are formed at both ends of a multilayer dielectric ceramic in which internal electrodes are embedded in layers.
差米ム鼓重
積層セラミックコンデンサは誘電体セラミックの間に内
部電極を層状に埋設して積層誘1体セラミックを形成し
、さらに、この積層誘電体セラミツクの両端の内部電極
露出面に銀ペーストを塗布、焼成することにより、外部
電極を形成したものが一般的である。A multilayer ceramic capacitor has internal electrodes embedded in layers between dielectric ceramics to form a multilayer dielectric ceramic, and then silver paste is applied to the exposed surfaces of the internal electrodes at both ends of the multilayer dielectric ceramic. Generally, external electrodes are formed by coating and baking.
ところで、この種の積層セラミックコンデンサは、配線
用基板に半田付は接続した際、半田中に銀が溶融して取
り込まれる所謂銀くわれが生じていた。これがため、積
層セラミックコンデンサの劣化が著しいことから、従来
、積層セラミックコンデンサの製作工程において、外部
電極の上に被膜を形成している。即ち、前記積層誘電体
セラミックが形成された段階で、その両端面に銀等の貴
金属を含む導電層を形成した後、この上にニッケル、銅
等の如き耐熱性を有し、半田に溶融しがたい金属材料を
メッキし、銀くわれを防止する様にしていた。さらに、
近時は、このメッキ被膜の上に半田の付着を良好にする
ことを目的として、半田をメッキする試みもなされてい
る。By the way, when this type of multilayer ceramic capacitor is connected to a wiring board by soldering, a so-called silver crack occurs in which silver is melted and incorporated into the solder. This causes significant deterioration of the multilayer ceramic capacitor, so conventionally, a film is formed on the external electrode in the manufacturing process of the multilayer ceramic capacitor. That is, at the stage where the laminated dielectric ceramic is formed, a conductive layer containing a noble metal such as silver is formed on both end faces of the laminated dielectric ceramic, and then a conductive layer containing a noble metal such as nickel or copper, which has heat resistance such as nickel or copper, is melted into solder. It was plated with a tough metal material to prevent the silver from scratching. moreover,
Recently, attempts have been made to plate solder on this plating film for the purpose of improving solder adhesion.
明が しようとする課
しかしながら、積層誘電体セラミック上に多層の被膜を
形成することで、銀くわれ、半田付は性は改善されるが
、電気的特性が低下するという問題点があった。つまり
、前記積層誘電体セラミックの両端に形成された銀等の
導電層には、通常、#1細な空隙(ポーラス細孔)が生
じるが、その上にメッキ被膜を形成するために、メッキ
槽の液中に前記積層誘電体セラミックを浸漬すると、導
電層の空隙にメッキ液が侵入し、これが拡散されて内部
電極と積層誘電体セラミックの接合界面にまで及び、接
合界面の密着強度を低下させるばかりか、誘電率や絶縁
抵抗等が変化し、コンデンサとしての電気的特性の劣化
を招来していた。However, by forming a multilayer coating on the laminated dielectric ceramic, there was a problem in that although silver corrosion and solderability were improved, the electrical characteristics deteriorated. In other words, #1 fine voids (porous pores) are normally formed in the conductive layer such as silver formed on both ends of the laminated dielectric ceramic, but in order to form a plating film on top of the #1 fine voids (porous pores), the plating bath is When the laminated dielectric ceramic is immersed in the liquid, the plating liquid enters the voids in the conductive layer, and is diffused to the bonding interface between the internal electrode and the laminated dielectric ceramic, reducing the adhesion strength of the bonding interface. Not only that, but the dielectric constant, insulation resistance, etc. changed, leading to deterioration of the electrical characteristics of the capacitor.
また、従来の積層セラミックコンデンサは、外部電極を
形成する前の素体の状態において、誘電容量を取り出す
ために、内部電極と積層誘電体セラミックの接合界面が
外部に露出する状態となっており、この接合界面の機械
的強度が低いのでそこに亀裂が発生しやすく、積層セラ
ミックコンデンサ自体の寿命が短くなる現象があった。In addition, in conventional multilayer ceramic capacitors, the bonding interface between the internal electrodes and the multilayer dielectric ceramic is exposed to the outside in order to extract dielectric capacitance in the element state before external electrodes are formed. Since the mechanical strength of this bonding interface is low, cracks are likely to occur there, resulting in a phenomenon that the life of the multilayer ceramic capacitor itself is shortened.
即ち、積層誘電体セラミックと内部電極の接合界面が外
部に露出している端面に外部電極を形成する過程におい
で、曲げ等の応力に対する機械的強度が劣る前記接合界
面に応力が集中すると、接合界面で亀裂が発生したり、
最悪の場合には内部電極が剥離することになる。That is, in the process of forming an external electrode on the end face where the bonding interface between the laminated dielectric ceramic and the internal electrode is exposed to the outside, if stress concentrates on the bonding interface, which has poor mechanical strength against stress such as bending, the bonding will deteriorate. Cracks occur at the interface,
In the worst case, the internal electrodes will peel off.
そこで、本発明の課題は、外部電極上に施されるメッキ
液が、内部電極側に侵入することを防止し、コンデンサ
としての電気的特性の劣化を抑制し、信頼性の高い積層
セラミックコンデンサを提供することにある。Therefore, an object of the present invention is to prevent the plating solution applied on the external electrodes from entering the internal electrodes, suppress the deterioration of the electrical characteristics of the capacitor, and create a highly reliable multilayer ceramic capacitor. It is about providing.
を するための手段
以上の課題を解決するために、本発明に係る積層セラミ
ックコンデンサは、複数の誘電体セラミック層と、該誘
電体セラミック層を介して互いに積層された状態で配置
されて静電容量を形成するための複数の内部電極層とか
らなる積層誘電体セラミックの端面に、前記内部電極層
の所定のものに接続される半導体層が形成きれ、さらに
該半導体層の上に導電層が形成されていることを特徴と
する。In order to solve the above problems, a multilayer ceramic capacitor according to the present invention includes a plurality of dielectric ceramic layers, which are arranged in a stacked state with each other via the dielectric ceramic layers, and are arranged in a state where they are laminated with each other with the dielectric ceramic layers interposed therebetween to reduce static electricity. A semiconductor layer connected to a predetermined one of the internal electrode layers is formed on the end face of the laminated dielectric ceramic consisting of a plurality of internal electrode layers for forming a capacitor, and a conductive layer is further formed on the semiconductor layer. It is characterized by being formed.
前記半導体層は、例えば、誘電体セラミック層を半導体
化させる半導体化剤により形成され、好ましくは、誘電
体セラミック届に含まれるセラミック粉末に半導体化剤
を含有させたものから形成される。また、前記導電層は
、例えば、導電性金属粉末を主成分とする導電性ペース
トの焼付は層又は導電性金属のメッキ層にて形成され、
とりわけ前記焼付は層の上にメッキ層が形成されたもの
であることが好ましい。The semiconductor layer is formed, for example, using a semiconductor agent that converts the dielectric ceramic layer into a semiconductor, and is preferably formed from ceramic powder contained in the dielectric ceramic layer containing the semiconductor agent. Further, the conductive layer is formed of, for example, a baked layer of conductive paste containing conductive metal powder as a main component or a plated layer of conductive metal,
In particular, it is preferable that a plating layer is formed on the baked layer.
正−月
以上の構成により、内部電極層と導電層との間に半導体
層が形成されているので、内外電極層と導電層とは電気
的には接続されているが、構造的には半導体層で分断さ
れている。これにより、導電層に半田付は時の銀くわれ
を防止するための被膜をメッキ処理にて形成する際、こ
の被膜形成時にメッキ液は半導体層により遮断され、内
部電極側に侵入することがない。従って、積層誘電体セ
ラミック層の内部に不要物が侵入することはなく、コン
デンサとしての電気的特性が劣化することはない。Due to the above structure, a semiconductor layer is formed between the internal electrode layer and the conductive layer, so the inner and outer electrode layers and the conductive layer are electrically connected, but structurally they are not semiconductor layers. It is divided into layers. As a result, when a film is formed on the conductive layer by plating to prevent silver corrosion during soldering, the plating solution is blocked by the semiconductor layer and does not enter the internal electrode side when this film is formed. do not have. Therefore, unnecessary substances will not enter the laminated dielectric ceramic layer, and the electrical characteristics of the capacitor will not deteriorate.
太貫億 以下、本発明の実施例を添付図面に基づいて説明する。Taikan billion Embodiments of the present invention will be described below with reference to the accompanying drawings.
本発明に係る積層セラミックコンデンサは、第1図に示
す様に、内部電極3を介在して複数枚の誘電体セラミッ
ク2を積層して得られた積層誘電体セラミック1の両端
面に以下に詳述する半導体層5を介して外部電極6及び
ニッケル、鋼などのメッキ被膜7、半田、錫などのメッ
キ被膜8が形成され、直方体形状のチップタイプときれ
ている。As shown in FIG. 1, the multilayer ceramic capacitor according to the present invention has a multilayer dielectric ceramic capacitor on both end surfaces of a multilayer dielectric ceramic 1 obtained by stacking a plurality of dielectric ceramics 2 with internal electrodes 3 interposed therebetween. An external electrode 6, a plating film 7 of nickel, steel, etc., and a plating film 8 of solder, tin, etc. are formed through the semiconductor layer 5 described above, and it is cut into a rectangular parallelepiped chip type.
あるいは、第5図に示す様に、積層誘電体セラミック1
の両端面に半導体層5を介して直接メッキ被膜7,8を
形成し、外部電極として機能させてもよい。Alternatively, as shown in FIG. 5, the laminated dielectric ceramic 1
The plating films 7 and 8 may be directly formed on both end faces of the semiconductor layer 5 via the semiconductor layer 5 to function as external electrodes.
次に、製造工程順に説明する。Next, the manufacturing steps will be explained in order.
まず、積層誘電体セラミック1を形成する。この積層誘
電体セラミック1は次の様にして製造される。つまり、
第2図、第5図に示す様に、材料粉末をスラリー化して
シート状とした誘電体セラミック2(グリーンシート)
を用意し、その−面にPdペーストを塗布し内部電極3
となる導電ペースト層を形成する。内部電極3となる導
電ペースト層を有する誘電体セラミック2は必要枚数積
層きれ、第3図、第6図に示す如く、内部電極3を有し
ない誘電体セラミック4にて挾んで圧着し、積層体とす
る。First, the laminated dielectric ceramic 1 is formed. This laminated dielectric ceramic 1 is manufactured as follows. In other words,
As shown in Fig. 2 and Fig. 5, dielectric ceramic 2 (green sheet) made by slurrying material powder into a sheet form.
Prepare the internal electrode 3 by applying Pd paste on its negative side.
Form a conductive paste layer. The required number of dielectric ceramics 2 having a conductive paste layer that will become internal electrodes 3 is stacked, and as shown in FIGS. 3 and 6, they are sandwiched and crimped with dielectric ceramics 4 that do not have internal electrodes 3 to form a laminate. shall be.
なお、内部電極3となる導電ペースト層は、第2図、第
3図に示す様に、外部電極と電気的に接続される端部が
誘電体セラミック2の端部2aに露出してないタイプ、
あるいは第5図、第6図に示す様に、誘電体セラミック
2の端部2aに露出しているタイプのいずれかが使用さ
れる。Note that the conductive paste layer that becomes the internal electrode 3 is of a type in which the end that is electrically connected to the external electrode is not exposed to the end 2a of the dielectric ceramic 2, as shown in FIGS. 2 and 3. ,
Alternatively, as shown in FIGS. 5 and 6, one of the types exposed at the end 2a of the dielectric ceramic 2 may be used.
次に、この積層体の両端面に半導体層5を形成する。こ
の半導体層5は、例えば、誘電体セラミックを半導体化
させる半導体化剤にバインダを混入したペースト、ある
いは誘電体セラミックに含まれるセラミック粉末に前記
半導体化剤を混合したものにバインダを混入したペース
トを塗布し、所定の温度にて焼成することにより形成さ
れる。Next, semiconductor layers 5 are formed on both end faces of this laminate. This semiconductor layer 5 is made of, for example, a paste in which a binder is mixed in with a semiconductor agent that converts the dielectric ceramic into a semiconductor, or a paste in which a binder is mixed in the ceramic powder contained in the dielectric ceramic and the semiconductor agent mixed therein. It is formed by coating and firing at a predetermined temperature.
続いて、以上の如く焼成された積層誘電体セラミック1
の端面に、外部電極6を形成する。この外部電極6は、
銀等の金属粉末からなる導電性ペーストを塗布した後焼
付けにより形成され、前記半導体層5の表面を覆う。こ
の後、外部電極6上にニッケル、鋼などのメッキを施し
、メッキ被膜7を形成する。最後に、このメッキ被膜7
の上に半田、錫などのメッキを施してメッキ被膜8を形
成し、チップ型の積層セラミックコンデンサを得る。Subsequently, the laminated dielectric ceramic 1 fired as described above is
External electrodes 6 are formed on the end faces of. This external electrode 6 is
It is formed by applying and baking a conductive paste made of metal powder such as silver, and covers the surface of the semiconductor layer 5. Thereafter, the external electrode 6 is plated with nickel, steel, etc. to form a plating film 7. Finally, this plating film 7
A plating film 8 is formed by plating with solder, tin, etc., to obtain a chip-type multilayer ceramic capacitor.
[実施例1]
具体的には、誘電体セラミックの組成材料として、Ba
Ti0.を84.35mo1%、13aZrOmを15
.65mo1%加えたもの100吐%に対し、MnC0
,を0.07wt%の割合で添加した混合粉末を用いた
。これら原料粉末にバインダとしてPVA(ポリビニル
アルコール)を用いると共に、界面活性剤、分散剤及び
水を加えて混練し、スラリーを得た。続いて、このスラ
ノーをドクターブレード法によりシート状に形成し、厚
み35μmのグリーンシートを形成した。この後、グリ
ーンシートの一面にPdペーストをスクリーン印刷法に
て印刷し、第2図に示す内部電極3となる導電ペースト
層を形成した。内部電極3となる導電ペースト層を有す
るグリーンシートは所要の静電容量に応じて複数枚を積
層した。この際、内部電極3と電気的に接続される一端
部2aと、接続されない他端部2bとが交互に積み重ね
られる(第3図参照)。さらに、この状態で熱圧着され
ることにより、内部電極3が端部2a、2bに露出して
いない未焼成の積層体が得られた。[Example 1] Specifically, Ba was used as the composition material of the dielectric ceramic.
Ti0. 84.35mol1%, 13aZrOm 15
.. MnC0 for 100% of 65mo1% added
, was added at a ratio of 0.07 wt%. PVA (polyvinyl alcohol) was used as a binder, and a surfactant, a dispersant, and water were added to these raw material powders and kneaded to obtain a slurry. Subsequently, this slurry was formed into a sheet by a doctor blade method to form a green sheet with a thickness of 35 μm. Thereafter, Pd paste was printed on one side of the green sheet by screen printing to form a conductive paste layer that would become the internal electrodes 3 shown in FIG. A plurality of green sheets having conductive paste layers serving as internal electrodes 3 were laminated according to the required capacitance. At this time, one end 2a that is electrically connected to the internal electrode 3 and the other end 2b that is not connected are stacked alternately (see FIG. 3). Further, by thermocompression bonding in this state, an unfired laminate in which the internal electrodes 3 were not exposed at the ends 2a and 2b was obtained.
次に、この積層体の両端面に、内部電極3と電気的に接
続される半導体層5を形成する。この半導体層5は、半
導体化剤として10wt%のLa*Osに対してエチル
セルロース樹脂、ブチルセロソルブ溶剤からなるペース
トを加えて混練し、半導体化剤ペーストを得た。そして
、このペーストを前記積層体の両端面に塗布した。さら
に、この積層体を乾燥した後、空気中にて1300°C
で2時間焼成し、積層体の磁器化と半導体層5の形成を
同時に行なった。これによって、積1体の両端面に半導
体化剤が拡散され、半導体層5と内部電極3とが電気的
に接続された構造の積層誘電体が得られた。Next, semiconductor layers 5 electrically connected to internal electrodes 3 are formed on both end faces of this stacked body. This semiconductor layer 5 was prepared by adding and kneading a paste consisting of ethyl cellulose resin and butyl cellosolve solvent to 10 wt % La*Os as a semiconductor agent to obtain a semiconductor agent paste. This paste was then applied to both end surfaces of the laminate. Furthermore, after drying this laminate, it was heated to 1300°C in the air.
The laminate was fired for 2 hours to transform the laminate into a porcelain material and form the semiconductor layer 5 at the same time. As a result, the semiconductor forming agent was diffused into both end faces of the laminate, and a laminated dielectric having a structure in which the semiconductor layer 5 and the internal electrode 3 were electrically connected was obtained.
続いて、前記積層誘電体の両端面に外部電極6を形成す
る。この外部電極6は、半導体層5を形成した両端面に
銀ペーストを塗布し、空気中にて800°Cで焼き付け
ることにより形成した。この後、この外部電極6の上に
メッキ被膜7を形成する。Subsequently, external electrodes 6 are formed on both end surfaces of the laminated dielectric. This external electrode 6 was formed by applying silver paste to both end faces on which the semiconductor layer 5 was formed and baking it in air at 800°C. Thereafter, a plating film 7 is formed on this external electrode 6.
このメッキ材としては、硫酸ニッケルあるいは塩化ニッ
ケルとホウ酸からなるニッケルメッキ液を用意し、バレ
ルメッキ法にて外部電極6上にニッケルメッキした。最
後に、このメッキ被膜7の上にメッキ被膜8を形成した
。このメッキには、AS浴(アルカノールスルホン酸)
からなる半田メッキ液を用意し、バレルメッキ法にてメ
ッキ被膜7上に半田メッキした。これにて、第1図に示
す積層セラミックコンデンサ1が完成する。As this plating material, a nickel plating solution consisting of nickel sulfate or nickel chloride and boric acid was prepared, and nickel was plated on the external electrode 6 by barrel plating. Finally, a plating film 8 was formed on this plating film 7. For this plating, AS bath (alkanol sulfonic acid)
A solder plating solution consisting of was prepared and solder was plated on the plating film 7 by barrel plating method. With this, the multilayer ceramic capacitor 1 shown in FIG. 1 is completed.
この様にして形成された積層セラミックコンデンサは、
下記の通りである。The multilayer ceramic capacitor formed in this way is
It is as follows.
外形寸法 幅:3.2閣
長さ: 1.6mm
厚み: 1.2mm
セラミック単位厚さ=20μm
有効誘電体総数、 19
−層当りの対向電極面積: 1.3mm2ところで、
本実施例1の積層セラミックコンデンサの電気的特性を
知るために従来品を比較例として同一条件の下に試験を
行なった。なお、この試験に際しては、半導体層5の有
無による差異を測定するため、比較例及び本発明例とも
外部電極6の焼付は後のものと、半田メッキ被膜8の形
成後のものとをそれぞれ試料として用いた。External dimensions Width: 3.2 mm Length: 1.6 mm Thickness: 1.2 mm Ceramic unit thickness = 20 μm Total number of effective dielectrics, 19 - Opposing electrode area per layer: 1.3 mm2 By the way,
In order to understand the electrical characteristics of the multilayer ceramic capacitor of Example 1, a conventional product was used as a comparative example and tested under the same conditions. In addition, in this test, in order to measure the difference due to the presence or absence of the semiconductor layer 5, the samples were prepared after the external electrode 6 was baked and after the solder plating film 8 was formed for both the comparative example and the present invention example. It was used as
まず、静電容量(C)及び誘電損失(tanS>を測定
するために、自動ブリッジ式測定器を用い、各試料に1
kHt、IVrmsの電圧を印加した0次に、絶縁抵抗
(R)を測定するために、絶縁抵抗計を用い、50vの
電圧を2分間印加した。そして、静電容量(C)と絶縁
抵抗(R)とのCR積を求めた。First, in order to measure the capacitance (C) and dielectric loss (tanS>), an automatic bridge-type measuring instrument was used to measure the
After applying a voltage of kHt, IVrms, a voltage of 50 V was applied for 2 minutes using an insulation resistance meter to measure the insulation resistance (R). Then, the CR product between the capacitance (C) and the insulation resistance (R) was determined.
以上の試験による測定結果は、下記表−1の通りである
。The measurement results from the above tests are shown in Table 1 below.
[以下余 白コ
以上の表−1から理解される様に、本発明例の積層セラ
ミックコンデンサは、半導体層5の形成後も電気的特性
は低下することなく、高信頼性を有することが明らかと
なった。[See the blank space below] As can be understood from Table 1 above, it is clear that the multilayer ceramic capacitor of the present invention has high reliability without deterioration in electrical characteristics even after the formation of the semiconductor layer 5. It became.
即ち、銀焼付は後及び半田メッキ後の測定結果を比較例
と比較した場合、比較例は、静電容量(C)が0.16
μFから0.1μFに低下し、逆に、誘電損失(tan
S)が1.6%“から10%に増加しでいる。That is, when comparing the measurement results after silver baking and after solder plating with the comparative example, the capacitance (C) of the comparative example was 0.16.
The dielectric loss (tan
S) has increased from 1.6% to 10%.
また、CR積は5000ΩF、 200ΩFにまで極端
に下がったことが認められる。この様に、比較例は、電
気的特性の低下が著しく、これは、積層誘電体セラミッ
クの内部に不要物が混入していることを示すもので、半
田メッキ時に、メッキ液が外部電極6及びニッケルメッ
キ被膜7からなる導電層のポーラス細孔に侵入し、さら
に、誘電体セラミック2と内部電極3とからなる端部に
まで達して、積層誘電体セラミック1内に拡散きれてい
ることを裏付けるものである。Also, it is observed that the CR product has dropped extremely to 5000ΩF and 200ΩF. As described above, in the comparative example, the electrical characteristics were significantly deteriorated, which indicates that unnecessary substances were mixed inside the laminated dielectric ceramic. This proves that it penetrates into the porous pores of the conductive layer made of the nickel plating film 7 and further reaches the end part made of the dielectric ceramic 2 and the internal electrode 3, proving that it has completely diffused into the laminated dielectric ceramic 1. It is something.
一方、本発明例は、静電容量(C)が共に0.16μF
であり、誘電損失(tanS)も共(こ1.7%である
。On the other hand, in the example of the present invention, both capacitances (C) are 0.16 μF.
The dielectric loss (tanS) is also 1.7%.
また、CR積は共に5000ΩFであって、差異が生じ
ていない。この様に、本発明例の電気的特性には、全く
変化が認められない。従って、内部電極3と外部電極6
とは、電気的に適正に接続されていることが判る。これ
は積層誘電体セラミック1中に不要物が存在しないこと
を示すもので、銀焼付は後に半田メッキを施した際、前
記導電層のポーラス細孔にメッキ液が侵入しても、半導
体層5によって内部への侵入が遮断され、誘電体セラミ
ック2と内部電極3との接合界面にまで至らないことが
確認される。そして、この積層セラミックコンデンサは
、配線用基板に半田付は接続された際、メッキ被膜7が
施きれているので銀くわれの問題もなく、確実に接続さ
れる。Further, the CR products are both 5000 ΩF, and there is no difference. As described above, no change was observed in the electrical characteristics of the examples of the present invention. Therefore, the inner electrode 3 and the outer electrode 6
It can be seen that the electrical connection is proper. This shows that there are no unnecessary substances in the laminated dielectric ceramic 1, and silver baking does not prevent the semiconductor layer 5 from entering the conductive layer even if the plating liquid enters the porous pores of the conductive layer when solder plating is applied later. It is confirmed that the intrusion into the interior is blocked and does not reach the bonding interface between the dielectric ceramic 2 and the internal electrode 3. When this multilayer ceramic capacitor is connected to a wiring board by soldering, since the plating film 7 is applied, there is no problem of silver denting, and the connection is ensured.
また、前記本発明例は、半導体層5を形成することで、
機械的強度にも優れていることが明らかとなった。即ち
、外部電極6を形成する前の積層誘電体チップは、静電
容量を取り出すために従来品とは異なり内部電極3と誘
電体セラミック2の接合界面が直接外部に露出しておら
ず、半導体層5が形成されている。従って、半導体層5
は内部電極3と誘電体セラミック2の接合界面を保護す
ると同時に、その接合界面の端部の密着強度を向上させ
る。これにより、外部電極用ペーストの塗布及び焼付け
の工程で自動機で処理する際、積層誘電体チップを整列
させるのに曲げ応力や衝撃力が積層誘電体チップの半導
体層5に作用しても、内部電極3と誘電体セラミック2
の接合界面に集中されることはなく、この部分の密着強
度が高められているので、亀裂を生じることはない、従
って、コンデンサが早期に劣化するという従来の問題点
も解消される。Further, in the example of the present invention, by forming the semiconductor layer 5,
It was also revealed that it has excellent mechanical strength. That is, unlike conventional products, the laminated dielectric chip before forming the external electrodes 6 does not directly expose the bonding interface between the internal electrodes 3 and the dielectric ceramic 2 to the outside in order to take out the capacitance. Layer 5 is formed. Therefore, the semiconductor layer 5
protects the bonding interface between the internal electrode 3 and the dielectric ceramic 2, and at the same time improves the adhesion strength at the end of the bonding interface. As a result, even if bending stress or impact force is applied to the semiconductor layer 5 of the laminated dielectric chips to align the laminated dielectric chips when processing with an automatic machine in the process of applying and baking paste for external electrodes, Internal electrode 3 and dielectric ceramic 2
Since the adhesion strength in this area is increased, cracks do not occur, and the conventional problem of early deterioration of the capacitor is also solved.
[実施例2]
本実施例2は、半導体層5の組成及び内部電極3の形態
を変更したものである。まず、前記実施例1と同様の前
記誘電体セラミックの組成材料であるBaT io *
を84.35mo1%、BaZr0 sを15.65m
o1%加えたもの100wt%に対し、MnCO5を0
.07wt%の割合で添加した混合粉末を用いて、前記
実施例と同様の工程で、厚み35μmのグリーンシート
を形成した。この後、グリーンシートの一面にPdペー
ストをスクリーン印刷法にて印刷し、第5図に示す内部
電極3となる導電ペースト層を形成した。この場合、内
部電極3となる導電ペースト層は端部2aに露出してい
る。この内部電極3を有するグリーンシートを、第6図
に示す様に、端部2a、 2bを交互に重ねて積層し、
熱圧着により内部電極3が端部2aに露出した積層体を
得た。[Example 2] In Example 2, the composition of the semiconductor layer 5 and the form of the internal electrode 3 are changed. First, BaT io *, which is the composition material of the dielectric ceramic similar to Example 1, is used.
84.35mo1%, 15.65m of BaZr0s
O1% added to 100wt%, MnCO5 was added to 0
.. Using the mixed powder added at a ratio of 0.7 wt%, a green sheet with a thickness of 35 μm was formed in the same process as in the above example. Thereafter, Pd paste was printed on one side of the green sheet by screen printing to form a conductive paste layer that would become the internal electrodes 3 shown in FIG. In this case, the conductive paste layer that will become the internal electrode 3 is exposed at the end 2a. The green sheets having the internal electrodes 3 are stacked with the ends 2a and 2b alternately stacked as shown in FIG.
A laminate in which the internal electrodes 3 were exposed at the end portions 2a was obtained by thermocompression bonding.
次に、前記誘電体セラミックの組成物であるBaTiO
s、 BaZrOs及びMnCO5からなる混合粉末に
、(eOtを0.1mo1%の割合で添加して原料粉末
を得た。Next, the dielectric ceramic composition BaTiO
A raw material powder was obtained by adding (eOt) at a ratio of 0.1 mo1% to a mixed powder consisting of BaZrOs, BaZrOs, and MnCO5.
さらに、この原料粉末にエチルセルロース樹脂とブチル
セルロース溶剤とを加えて混練し、半導体化剤ペースト
を用意した。そして、このペーストを前記積層体の内部
電極3が外部に露出している両端面に塗布し、乾燥する
ことにより、内部電極3が外部に露出していない未焼成
の積層体を得た。Further, an ethyl cellulose resin and a butyl cellulose solvent were added to this raw material powder and kneaded to prepare a semiconductor agent paste. Then, this paste was applied to both end faces of the laminate where the internal electrodes 3 were exposed to the outside, and dried to obtain an unfired laminate in which the internal electrodes 3 were not exposed to the outside.
続いて、この積層体を空気中にて1300℃で2時間焼
成し、積層体の磁器化と半導体層5の形成を同時に行な
った。これにより、半導体層5と内部電極3とが電気的
に接続された構造の積層誘電体が得られた。Subsequently, this laminate was fired in air at 1300° C. for 2 hours to simultaneously transform the laminate into a porcelain material and form the semiconductor layer 5. As a result, a laminated dielectric having a structure in which the semiconductor layer 5 and the internal electrode 3 were electrically connected was obtained.
その後、前記実施例1と同様の工程にてメッキ被膜7.
8を形成し、積層セラミックコンデンサ1を得た。Thereafter, the plating film 7.
8 was formed to obtain a multilayer ceramic capacitor 1.
なお、この様にして製作された積層セラミックコンデン
サは、外形寸法その他は前記実施例1と同様である。ま
た、電気的特性を知るための試験も実施例1と同一の条
件で行なわれ、比較例として採用された従来品も同じ試
料を用いた。The multilayer ceramic capacitor manufactured in this manner is the same as that of Example 1 in terms of external dimensions and other aspects. Further, a test to determine the electrical characteristics was conducted under the same conditions as in Example 1, and the same sample was used for the conventional product adopted as a comparative example.
以上の試験による測定結果は、下記表−2の通りである
。The measurement results from the above test are shown in Table 2 below.
[以下余 白コ
以上の表−2から理解される様に、実施例2における本
発明例の積層セラミックコンデンサも、前記実施例1の
ものと同様に電気的特性が変化することなく高信頼性を
備えていることが明らかとなった。即ち、銀焼付は後及
び半田メッキ後の測定結果は、本実施例2の場合、静電
容量(C)が共に0.11Fであり、誘電損失(tan
& )も共に1.6%であった。また、CR積は共に5
000ΩFであって、これら電気的特性は全く変化が認
められなかった。[See the blank space below] As can be understood from Table 2 above, the multilayer ceramic capacitor of the present invention example in Example 2 also has high reliability without any change in electrical characteristics as in Example 1. It has become clear that it has. That is, the measurement results after silver baking and after solder plating show that in the case of Example 2, the capacitance (C) is both 0.11F, and the dielectric loss (tan
&) were both 1.6%. Also, the CR products are both 5
000ΩF, and no change was observed in these electrical characteristics.
これは、実施例1と同様に、銀焼付は後にメッキを施し
た際、半導体層5の存在によってメッキ液が内部電極3
と誘電体セラミック2との接合界面に侵入せず、不要物
が積層誘電体セラミック1の内部に存在しないことを示
し、内部電極3と外部電極6とが電気的に問題なく接続
きれていることを示すものである。勿論、銀くわれの問
題もなく、積層セラミックコンデンサは基板に対し適正
に接続される。This is because, as in Example 1, when plating is performed after silver baking, the plating solution is transferred to the internal electrodes due to the presence of the semiconductor layer 5.
The internal electrode 3 and the external electrode 6 are electrically connected without any problem, indicating that no unnecessary substances exist inside the laminated dielectric ceramic 1 without entering the bonding interface between the electrode and the dielectric ceramic 2. This shows that. Of course, the multilayer ceramic capacitor is properly connected to the substrate without the problem of silver cracking.
ところで、本発明に係る積層セラミックコンデンサは、
内部電極3と外部電極6とが直接的に接触することなく
、半導体層5を介して電気的に接続されている。このた
め、前記諸特長を備える他に以下の作用効果を奏する。By the way, the multilayer ceramic capacitor according to the present invention is
Internal electrodes 3 and external electrodes 6 are electrically connected via semiconductor layer 5 without being in direct contact. Therefore, in addition to providing the above-mentioned features, the following effects are achieved.
即ち、積層セラミックコンデンサは、半田付は性の向上
を図るため、外部電極の上からメッキ被膜を介して半田
メッキ被膜を形成している。この半田に主として使用さ
れる錫には、一般に多くの金属と合金を作り易い性質を
有しており、特に高温においては著しい。そして、この
金属化合物は、経時的に積層誘電体セラミックの内部に
拡散され、やがては内部電極に広がっていく。この場合
、組成材料が化学変化するためか、コンデンサとしての
電気的特性、例えば誘電率や静電容量が著しく低下する
現象が生じる場合がある。That is, in the multilayer ceramic capacitor, in order to improve solderability, a solder plating film is formed on the external electrode via a plating film. Tin, which is mainly used in this solder, generally has the property of easily forming alloys with many metals, especially at high temperatures. This metal compound is diffused into the laminated dielectric ceramic over time and eventually spreads to the internal electrodes. In this case, a phenomenon may occur in which the electrical properties of the capacitor, such as dielectric constant and capacitance, are significantly reduced, probably due to chemical changes in the composition materials.
しかし、本発明に係る積層セラミックコンデンサは、前
記の様に積層誘電体セラミック1と外部゛電極6との間
に半導体NI5を形成しているので、半田メッキ被膜8
が錫であっても内部電極3側まで侵入せず、その拡散も
遮断される。従って、積層誘電体セラミック1のコンデ
ンサとしての電気的特性は安定に保たれる。この様に、
本発明に係る積層セラミックコンデンサは、半田の組成
材料により悪影響を及ぼされることはない。However, in the multilayer ceramic capacitor according to the present invention, since the semiconductor NI 5 is formed between the multilayer dielectric ceramic 1 and the external electrode 6 as described above, the solder plating film 8
Even if it is tin, it does not penetrate to the internal electrode 3 side, and its diffusion is also blocked. Therefore, the electrical characteristics of the laminated dielectric ceramic 1 as a capacitor are kept stable. Like this,
The multilayer ceramic capacitor according to the present invention is not adversely affected by the composition materials of the solder.
[実施例3]
本実施例3は、半導体層5の組成成分として金属粉末を
添加し、半導体層5を形成する工程と外部電極6を形成
する工程を同時に行なったものである。[Example 3] In Example 3, metal powder was added as a component of the semiconductor layer 5, and the process of forming the semiconductor layer 5 and the process of forming the external electrode 6 were performed simultaneously.
まず、誘電体セラミックの組成材料として、純度99%
以上のBaC0,、CaCO5、ZrO,を、組成式4
式%)
となる様に秤量した。秤量した原料粉末を混合、仮焼し
て誘電体セラミック原料粉末を得た。First of all, as a composition material for dielectric ceramic, it has a purity of 99%.
The above BaC0, CaCO5, ZrO, can be expressed as composition formula 4
It was weighed so that the formula (%) was obtained. The weighed raw material powders were mixed and calcined to obtain a dielectric ceramic raw material powder.
この誘電体セラミック原料粉末に、゛有機バインダ、分
散剤、消泡剤からなる混合水溶液を15wt%添加し、
50吐%の水と共にボールミルて混合粉砕し、スラリー
を調整した。続いて、このスラリーをドクターブレード
法によりシート状に形成し、厚み35μmのグリーンシ
ートを形成した。To this dielectric ceramic raw material powder, 15 wt% of a mixed aqueous solution consisting of an organic binder, a dispersant, and an antifoaming agent was added,
The mixture was mixed and ground in a ball mill with 50% water to prepare a slurry. Subsequently, this slurry was formed into a sheet by a doctor blade method to form a green sheet with a thickness of 35 μm.
次に、このセラミックグリーンシート上にニッケル粉末
を含むペーストを印刷し、第2図に示した形態に内部電
極3となる導電ペースト層を形成した。そして、内部電
極3となる導電ペースト層を有するグリーンシートを、
第3図に示す様に、端部2a、 2bを互いに重ねて積
層し、熱圧着によって内部電極3が端部2a、 2bに
露出していない積層体を得た。Next, a paste containing nickel powder was printed on this ceramic green sheet to form a conductive paste layer that would become the internal electrodes 3 in the form shown in FIG. Then, a green sheet having a conductive paste layer that will become the internal electrode 3 is
As shown in FIG. 3, the end portions 2a and 2b were stacked one on top of the other, and a laminate in which the internal electrodes 3 were not exposed at the end portions 2a and 2b was obtained by thermocompression bonding.
次に、ニッケル粉末95−t%に対して半導体化剤とし
てLa1O1を5吐%添加した原料粉末をペースト化し
、このペーストを前記積層体の両端面に塗布し、乾燥さ
せた。Next, a raw material powder in which 5% of La1O1 was added as a semiconductor agent to 95-t% of nickel powder was made into a paste, and this paste was applied to both end faces of the laminate and dried.
この様にして得られた積層体をN、雰囲気中で500°
Cに加熱し、有機バインダを燃焼させた後、酸素分圧1
0−” 〜10−12MPaのH! Nm及びHtO
混合ガスを用いた還元性雰囲気中において1300℃で
2時間焼成し、半導体層5が内部電極3と電気的に接続
され、その半導体層5の上に外部電極6が形成された構
造の積層誘電体を得た。The laminate thus obtained was heated at 50° in a N atmosphere.
After heating to C and burning the organic binder, the oxygen partial pressure is 1
0-” to 10-12 MPa H!Nm and HtO
A laminated dielectric having a structure in which the semiconductor layer 5 is electrically connected to the internal electrode 3 and the external electrode 6 is formed on the semiconductor layer 5 is baked at 1300° C. for 2 hours in a reducing atmosphere using a mixed gas. I got a body.
その後、前記実施例1と同様の工程にてメッキ被膜7.
8を形成し、積層セラミックコンデンサ1を得た。Thereafter, the plating film 7.
8 was formed to obtain a multilayer ceramic capacitor 1.
一方、本実施例3の積層セラミックコンデンサの電気的
特性と比較するため、次の工程にて従来品と同等の積層
セラミックコンデンサ(比較例)を製作した。On the other hand, in order to compare the electrical characteristics of the multilayer ceramic capacitor of Example 3, a multilayer ceramic capacitor (comparative example) equivalent to the conventional product was manufactured in the following process.
本実施例3と同様の組成材料からなる厚さ35μmのセ
ラミックグリーンシート上にニッケル粉末を含むペース
トを端部2aまで印刷し、内部電極3となる導電ペース
ト層を形成した。このグリーンシートを重ね合わせて熱
圧着にて内部電極3となる導電ペースト層が両端面に露
出した積層体を得た。A paste containing nickel powder was printed up to the end portion 2a on a ceramic green sheet having a thickness of 35 μm and made of the same material composition as in Example 3 to form a conductive paste layer that would become the internal electrode 3. The green sheets were stacked and thermocompression bonded to obtain a laminate in which conductive paste layers, which would become internal electrodes 3, were exposed on both end faces.
この様にして得られた積層体をN、雰囲気中で500°
Cに加熱した後、実施例3と同様の還元性雰囲気中にお
いて1300”Cで2時間焼成し、積層誘電体を得た。The laminate thus obtained was heated at 50° in a N atmosphere.
After heating to C, it was fired for 2 hours at 1300''C in the same reducing atmosphere as in Example 3 to obtain a laminated dielectric.
この積層誘電体の両端面に、ニッケル粉末とホウケイ酸
亜鉛ガラスが添加された導電性ペーストを塗布し、乾燥
後、N、雰囲気中900℃で30分間焼付け、外部電極
を形成した。続いて、外部電極の上に同じメッキ被膜7
,8を形成し、積層セラミックコンデンサを得た。A conductive paste to which nickel powder and zinc borosilicate glass were added was applied to both end faces of this laminated dielectric, dried, and baked at 900° C. for 30 minutes in a N atmosphere to form external electrodes. Next, the same plating film 7 is applied on the external electrode.
, 8 was formed to obtain a multilayer ceramic capacitor.
以上の如き工程にて製作された本発明例、比較例とも実
施例1で説明したものと外形寸法等が同じ仕様であり、
これらについて半田メッキ前と後の静電容量(C)、誘
電損失(tanδ)、絶縁抵抗(R)を実施例1と同じ
手法で測定し、CR積を求めた。Both the inventive example and the comparative example manufactured through the above process have the same specifications as those explained in Example 1, such as external dimensions, etc.
The capacitance (C), dielectric loss (tan δ), and insulation resistance (R) of these before and after solder plating were measured using the same method as in Example 1, and the CR product was determined.
[以下余白]
以上の表−3から明らかな様に、本実施例3の積層セラ
ミックコンデンサも、前記実施例1,2のものと同様に
、電気的特性の劣化は生じなかった(不良率0/100
0個)、これに対して、比較例では内部電極と誘電体セ
ラミックの密着強度の低下、コンデンサとしての特性劣
化が見られた(不良率12/1000個)、この様な結
果が得られた理由は前記実施例1,2での説明と同様で
ある。[Left below] As is clear from Table 3 above, the multilayer ceramic capacitor of Example 3 did not suffer from any deterioration in electrical characteristics, similar to those of Examples 1 and 2 (defective rate was 0). /100
On the other hand, in the comparative example, there was a decrease in the adhesion strength between the internal electrode and the dielectric ceramic, and deterioration of the characteristics as a capacitor (defective rate: 12/1000 pieces).Similar results were obtained. The reason is the same as explained in Examples 1 and 2 above.
[実施例4コ
本実施例4は、第4図に示す様に、半導体層5の上に直
接メッキ被膜7,8を形成したものである。[Embodiment 4] In this embodiment 4, as shown in FIG. 4, plating films 7 and 8 were formed directly on the semiconductor layer 5.
誘電体セラミックの組成材料としては、前記実施例3の
ものを用い、同様に厚み35μmのグリーンシートを形
成した。内部電極3も同様にニッケル粉末ペーストを用
いて、第2図に示した形態で端部2aに露出しない様に
印刷し、第3図に示した様に、端部2a、2bを互いに
重ねて積層し、熱圧着によって内部電極3となる導電ペ
ースト層が端部2a、 2bに露出していない積層体を
得た。As the composition material of the dielectric ceramic, the same as that of Example 3 was used, and a green sheet having a thickness of 35 μm was formed in the same manner. Similarly, the internal electrodes 3 are printed using nickel powder paste in the form shown in FIG. 2 so that the ends 2a are not exposed, and the ends 2a and 2b are overlapped with each other as shown in FIG. A laminate was obtained by laminating and thermocompression bonding, in which the conductive paste layer that would become the internal electrode 3 was not exposed at the ends 2a and 2b.
次に、半導体化剤としてLa虞Oi 10wt%とエチ
ルセルロース樹脂とブチルセルロース溶剤からなる半導
体化ペーストを、前記積層体の両端面に塗布し、乾燥さ
せた。Next, a semiconductor-forming paste consisting of 10 wt % LaOi as a semiconductor-forming agent, an ethyl cellulose resin, and a butyl cellulose solvent was applied to both end faces of the laminate and dried.
以上の積層体をN、雰囲気中で500°Cに加熱し、有
機バインダを燃焼させた後、前記実施例3と同じ条件で
還元性雰囲気中で焼成し、内部電極3と電気的に接続さ
れた半導体層5を備えた構造の積層誘電体を得た。The above laminate was heated to 500°C in a N atmosphere to burn off the organic binder, and then fired in a reducing atmosphere under the same conditions as in Example 3, and was electrically connected to the internal electrode 3. A laminated dielectric having a structure including a semiconductor layer 5 was obtained.
その後、前記実施例1.3と同様の工程にてメッキ被膜
7,8を形成し、積層セラミックコンデンサ1を得た。Thereafter, plating films 7 and 8 were formed in the same process as in Example 1.3 to obtain a multilayer ceramic capacitor 1.
一方、本実施例4の積層セラミックコンデンサの電気的
特性と比較するため、前記実施例3で使用した比較例と
同様の比較例を製作した。但し、この比較例において外
部電極は銀ペーストを用い、該銀ペーストを塗布、乾燥
後、中性雰囲気中において800℃で焼付け、外部電極
とした。On the other hand, in order to compare the electrical characteristics of the multilayer ceramic capacitor of Example 4, a comparative example similar to that used in Example 3 was manufactured. However, in this comparative example, a silver paste was used for the external electrode, and the silver paste was applied, dried, and then baked at 800° C. in a neutral atmosphere to form the external electrode.
以上の如き工程にて製作された本発明例、比較例とも実
施例1で説明したものと外形寸法等が同じ仕様であり、
これらについて半田メッキ前と後の静電容量(C)、誘
電損失(tanδ)、絶縁抵抗(R)を実施例1と同じ
手法で測定し、CR積を求めた。Both the inventive example and the comparative example manufactured through the above process have the same specifications as those explained in Example 1, such as external dimensions, etc.
The capacitance (C), dielectric loss (tan δ), and insulation resistance (R) of these before and after solder plating were measured using the same method as in Example 1, and the CR product was determined.
[以下糸 白コ
以上の表−4から明らかな様に、本実施例4の積層セラ
ミックコンデンサも、前記実施例1,2゜3のものと同
様に、電気的特性の劣化は生じなかった(不良率0/1
000個)、これに対して、比較例では内部電極と誘電
体セラミックの密着強度の低下、コンデンサとしての特
性劣化が見られた(不良率13/1000個)、この様
な結果が得られた理由は前記実施例1,2での説明と同
様である。As is clear from Table 4 above, the multilayer ceramic capacitor of Example 4 did not suffer from any deterioration in electrical characteristics, similar to those of Examples 1, 2 and 3. Defective rate 0/1
On the other hand, in the comparative example, there was a decrease in the adhesion strength between the internal electrode and the dielectric ceramic, and deterioration in the characteristics as a capacitor (defective rate: 13/1000 pieces).Similar results were obtained. The reason is the same as explained in Examples 1 and 2 above.
なお、本発明に係る積層セラミックコンデンサは前記実
施例に限定されるものではなく、その要旨の範囲内で種
々に変更可能である。Note that the multilayer ceramic capacitor according to the present invention is not limited to the above-mentioned embodiments, and can be variously modified within the scope of the gist.
特に、半導体層5を形成するための半導体化剤は種々の
組成成分のものを用いることができ、誘電体セラミック
材料等も同様である。また、半導体化剤を積層体の両端
面に付着させる方法は、スパッタリング、気相蒸着、ス
プレー、浸漬等種々の手法が採用可能であり、これらの
手法は導電層を形成する際にも採用可能である。In particular, the semiconductor agent for forming the semiconductor layer 5 can have various compositions, and the same applies to dielectric ceramic materials and the like. In addition, various methods such as sputtering, vapor deposition, spraying, and dipping can be used to attach the semiconducting agent to both end surfaces of the laminate, and these methods can also be used when forming the conductive layer. It is.
良肌五吃釆
以上詳述した様に、本発明によれば、積層誘電体セラミ
ックの両端面と外部電極との間に半導体層を形成したた
め、外部電極にメッキ被膜を形成する際、メッキ被膜が
半導体層に遮断されて内部電極側に侵入することが防止
される。従って、積層誘電体セラミックの内部において
は、不要物が存在せず、コンデンサとしての電気的特性
が劣化することなく、高信頼性を有する。また、半導体
層は内部電極と誘電体セラミックとの接合界面の端面に
形成きれるため、その接合界面を保護し、該接合界面の
端面部分における密着強度が高められ、導電層(外部電
極)を形成する際、曲げ応力や衝撃力が作用した場合、
接合界面に亀裂等が生じることなく、被膜の剥離も防止
される。従って、積層セラミックコンデンサの劣化が軽
減され、長寿命に保たれる効果もある。As described in detail above, according to the present invention, since a semiconductor layer is formed between both end faces of the laminated dielectric ceramic and the external electrode, when forming the plating film on the external electrode, the plating film is is blocked by the semiconductor layer and is prevented from entering the internal electrode side. Therefore, there are no unnecessary substances inside the laminated dielectric ceramic, and the electrical characteristics as a capacitor do not deteriorate, resulting in high reliability. In addition, since the semiconductor layer can be formed on the end face of the bonding interface between the internal electrode and the dielectric ceramic, it protects the bonding interface, increases the adhesion strength at the end face of the bonding interface, and forms a conductive layer (external electrode). When bending stress or impact force is applied,
No cracks or the like occur at the bonding interface, and peeling of the coating is also prevented. Therefore, the deterioration of the multilayer ceramic capacitor is reduced and its life is maintained for a long time.
図面は本発明の実施例を示す、第1図は積層セラミック
コンデンサの一例を示す中央縦断面図、第2図は積層前
の誘電体セラミックの一例を示す平面図、第3図は第2
図のものの誘電体セラミック積層時の分解斜視図である
。第4図は積層セラミックコンデンサの他の例を示す中
央縦断面図、第5図は積層前の誘電体セラミックの他の
例を示す平面図、第6図は第5図のものの誘電体セラミ
ック積層時の分解斜視図である。
1・・・積層セラミックコンデンサ、2・・・誘電体セ
ラミック、3・・・内部電極、5・・・半導体層、6・
・・外部電極、7・・・メッキ被膜、8・・・メッキ被
膜。
特許出願人 株式会社村田製作所The drawings show embodiments of the present invention. FIG. 1 is a central vertical sectional view showing an example of a multilayer ceramic capacitor, FIG. 2 is a plan view showing an example of a dielectric ceramic before lamination, and FIG.
FIG. 3 is an exploded perspective view of the one in the figure when dielectric ceramics are laminated. Fig. 4 is a central vertical cross-sectional view showing another example of a multilayer ceramic capacitor, Fig. 5 is a plan view showing another example of a dielectric ceramic before lamination, and Fig. 6 is a dielectric ceramic laminate of the one shown in Fig. 5. FIG. DESCRIPTION OF SYMBOLS 1... Multilayer ceramic capacitor, 2... Dielectric ceramic, 3... Internal electrode, 5... Semiconductor layer, 6...
... External electrode, 7... Plating film, 8... Plating film. Patent applicant Murata Manufacturing Co., Ltd.
Claims (6)
層を介して互いに積層された状態で配置されて静電容量
を形成するための複数の内部電極層とからなる積層誘電
体セラミックの端面に、前記内部電極層の所定のものに
接続される半導体層が形成され、さらに該半導体層の上
に導電層が形成されていることを特徴とする積層セラミ
ックコンデンサ。1. On the end face of a laminated dielectric ceramic consisting of a plurality of dielectric ceramic layers and a plurality of internal electrode layers arranged in a laminated state with each other via the dielectric ceramic layers to form a capacitance, A multilayer ceramic capacitor characterized in that a semiconductor layer is formed to be connected to a predetermined internal electrode layer, and a conductive layer is further formed on the semiconductor layer.
る半導体化剤により形成されていることを特徴とする請
求項1記載の積層セラミックコンデンサ。2. 2. The multilayer ceramic capacitor according to claim 1, wherein the semiconductor layer is formed of a semiconducting agent that converts the dielectric ceramic layer into a semiconductor.
ミック粉末に半導体化剤を含有させたものにより形成さ
れていることを特徴とする請求項1記載の積層セラミッ
クコンデンサ。3. 2. The multilayer ceramic capacitor according to claim 1, wherein the semiconductor layer is formed of ceramic powder contained in the dielectric ceramic layer containing a semiconductor agent.
ペーストの焼付け層にて形成されていることを特徴とす
る請求項1記載の積層セラミックコンデンサ。4. 2. The multilayer ceramic capacitor according to claim 1, wherein the conductive layer is formed of a baked layer of conductive paste containing conductive metal powder as a main component.
徴とする請求項1記載の積層セラミックコンデンサ。5. 2. The multilayer ceramic capacitor according to claim 1, wherein the conductive layer is formed of a plating layer.
を特徴とする請求項4記載の積層セラミックコンデンサ
。6. 5. The multilayer ceramic capacitor according to claim 4, further comprising a plating layer formed on the baked layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9971589A JPH02277205A (en) | 1989-04-18 | 1989-04-18 | Laminated ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9971589A JPH02277205A (en) | 1989-04-18 | 1989-04-18 | Laminated ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277205A true JPH02277205A (en) | 1990-11-13 |
Family
ID=14254771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9971589A Pending JPH02277205A (en) | 1989-04-18 | 1989-04-18 | Laminated ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02277205A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11158459B2 (en) | 2018-11-08 | 2021-10-26 | Murata Manufacturing Company, Ltd. | Ceramic electronic component and method for manufacturing ceramic electronic component |
-
1989
- 1989-04-18 JP JP9971589A patent/JPH02277205A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11158459B2 (en) | 2018-11-08 | 2021-10-26 | Murata Manufacturing Company, Ltd. | Ceramic electronic component and method for manufacturing ceramic electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2852372B2 (en) | Multilayer ceramic capacitors | |
| US5805409A (en) | Multi-layer electronic part having external electrodes that have a thermosetting resin and metal particles | |
| TWI406309B (en) | Multi-layered ceramic electronic component | |
| US11069481B2 (en) | Multilayer ceramic electronic component and board for mounting of the same | |
| US4982485A (en) | Method of manufacturing monolithic ceramic capacitor | |
| KR20190116168A (en) | Mutilayered electronic component | |
| EP4531065A1 (en) | Multilayer electronic component | |
| JP2020167231A (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
| CN111755247B (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
| JP2023057491A (en) | Multilayer ceramic capacitor | |
| JP2019192862A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
| US20120147517A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2943380B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP3679529B2 (en) | Terminal electrode paste and multilayer ceramic capacitor | |
| JP2021015925A (en) | Multilayer ceramic capacitor | |
| KR20190116183A (en) | Multi-layer ceramic electronic component | |
| JPH1050545A (en) | Multilayer ceramic capacitors | |
| JPH08330173A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JPH0817139B2 (en) | Laminated porcelain capacitors | |
| JPH02277205A (en) | Laminated ceramic capacitor | |
| JP3160855B2 (en) | Multilayer ceramic capacitors | |
| US20250336604A1 (en) | Multilayer ceramic capacitor | |
| JPH04154104A (en) | Laminated ceramic capacitor | |
| JPH09115772A (en) | External electrodes for chip-type electronic components | |
| JPH10284338A (en) | Electronic component of laminated ceramic and manufacture of the same |