JPH022772A - 1:n形信号伝送装置 - Google Patents
1:n形信号伝送装置Info
- Publication number
- JPH022772A JPH022772A JP63146907A JP14690788A JPH022772A JP H022772 A JPH022772 A JP H022772A JP 63146907 A JP63146907 A JP 63146907A JP 14690788 A JP14690788 A JP 14690788A JP H022772 A JPH022772 A JP H022772A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- communication
- signal
- cpu
- communication control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、中央制御装置とN個のスレーブユニットとを
、各別の信号線を用いてシリアルに信号伝送するスター
接続形のl=N形(g号伝送装置に関する。
、各別の信号線を用いてシリアルに信号伝送するスター
接続形のl=N形(g号伝送装置に関する。
(従来の技術)
従来のこの種の装置としては、第3図に示すように、中
央制御装置1側にスレーブユニット6−1〜6−nに対
応する数(n個)の交(3制御用CPIJ3−1〜3−
nを、それぞれ信号入出力回路5−1〜5−nを介して
配設したものが知られている。
央制御装置1側にスレーブユニット6−1〜6−nに対
応する数(n個)の交(3制御用CPIJ3−1〜3−
nを、それぞれ信号入出力回路5−1〜5−nを介して
配設したものが知られている。
しかしながら、このような従来装置では、n個の交信制
御用cpuを制御監視するための中央制御用CP(12
が必要であり、中央制御用CPIJ2と、交信用CPU
3−1〜3−nとの間のデータの交信は、符号8で示す
ように、順次に行われているので、瞬時的にはn個の交
信用cpu中の1個しか中央制御用CPIJ2とデータ
の交信が行えないにもかかわらず複雑な回路を必要とす
るという問題点があった。
御用cpuを制御監視するための中央制御用CP(12
が必要であり、中央制御用CPIJ2と、交信用CPU
3−1〜3−nとの間のデータの交信は、符号8で示す
ように、順次に行われているので、瞬時的にはn個の交
信用cpu中の1個しか中央制御用CPIJ2とデータ
の交信が行えないにもかかわらず複雑な回路を必要とす
るという問題点があった。
本発明は、かかる問題点を解決し、簡単な構成で中央制
御装置と複数のスレーブユニットとの間で交信が可能な
1:N影信号伝送装置を提供することを目的とする。
御装置と複数のスレーブユニットとの間で交信が可能な
1:N影信号伝送装置を提供することを目的とする。
そのために、本発明では、中央制御装置と複数のスレー
ブユニットとの間を各別の42号線を用いてシリアルに
信号伝送を行う1:N信号伝送装置において、中央制御
装置にはすべてのスレーブユニットに対し一括して交信
制御を行う単一の交信制御手段と、交信制御手段にアク
セスされ、複数のスレーブユニットのいずれかと交信制
御手段との交信を可能とするインタフェース回路とを具
え、インタフェース回路は交信制御手段が交信している
スレーブユニット以外のスレーブユニットからの信号を
、スレーブユニットに折り返し返信する手段を有するこ
とを特徴とする。
ブユニットとの間を各別の42号線を用いてシリアルに
信号伝送を行う1:N信号伝送装置において、中央制御
装置にはすべてのスレーブユニットに対し一括して交信
制御を行う単一の交信制御手段と、交信制御手段にアク
セスされ、複数のスレーブユニットのいずれかと交信制
御手段との交信を可能とするインタフェース回路とを具
え、インタフェース回路は交信制御手段が交信している
スレーブユニット以外のスレーブユニットからの信号を
、スレーブユニットに折り返し返信する手段を有するこ
とを特徴とする。
〔作 用)
本発明では、1個の交信制御手段がn個のスレーブユニ
ットと順次交信する際、交信制御手段が1個のスレーブ
ユニットと交信しているときは他のスレーブユニットは
交信が成立しない。そのとき、他のスレーブユニットに
は自分の送ったデータがそのまま折り返されるので、そ
のユニットは自分が今中央制御装置と交信状態に無いこ
とを容易に判定できる。これにより単一の交信制御手段
を設けるという簡単な構成にもかかわらず、n個のスレ
ーブユニットとの交信が可能となる。
ットと順次交信する際、交信制御手段が1個のスレーブ
ユニットと交信しているときは他のスレーブユニットは
交信が成立しない。そのとき、他のスレーブユニットに
は自分の送ったデータがそのまま折り返されるので、そ
のユニットは自分が今中央制御装置と交信状態に無いこ
とを容易に判定できる。これにより単一の交信制御手段
を設けるという簡単な構成にもかかわらず、n個のスレ
ーブユニットとの交信が可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第1図は本発明1:N影信号伝送装置の一実施例を示す
。ここで、lGは本例に係る中央制御装置であり、単一
の交信制御CPIJ12を、セレクト回路13を介して
信号入出力回路5−1〜5−nに結合させである。
。ここで、lGは本例に係る中央制御装置であり、単一
の交信制御CPIJ12を、セレクト回路13を介して
信号入出力回路5−1〜5−nに結合させである。
第1図において、スレーブユニット6−1〜6−nより
出力された交信信号は、中央制御装置lOの入力回路を
介し、インタフェース回路たるセレクト回路13へと入
力される。そこで、予め交信制御cput2よりセレク
ト回路13に対してセレクト信号を送っておぎ、スレー
ブユニット6−1〜6−nのいずれかの人力信号のみが
受容されるように選択を行わせる。例えば、スレーブユ
ニット6−1をセレクトした場合、その信号は、セレク
ト回路13により、信号線RXを介して交信制御CPt
112に入力される。これに対する応答として、交信制
御CP旧2は信号線TXより、セレクト回路13によっ
て選択されているスレーブユニット6−1にのみデータ
を送ることができる。
出力された交信信号は、中央制御装置lOの入力回路を
介し、インタフェース回路たるセレクト回路13へと入
力される。そこで、予め交信制御cput2よりセレク
ト回路13に対してセレクト信号を送っておぎ、スレー
ブユニット6−1〜6−nのいずれかの人力信号のみが
受容されるように選択を行わせる。例えば、スレーブユ
ニット6−1をセレクトした場合、その信号は、セレク
ト回路13により、信号線RXを介して交信制御CPt
112に入力される。これに対する応答として、交信制
御CP旧2は信号線TXより、セレクト回路13によっ
て選択されているスレーブユニット6−1にのみデータ
を送ることができる。
また、セレクト回路13を適切に構成し、セレクト回路
13により選択されていないスレーブユニット6−2〜
6−nには、自らが出力したデータが信号入出力回路5
〜2〜5−nを介してそのまま返ってくるようにする。
13により選択されていないスレーブユニット6−2〜
6−nには、自らが出力したデータが信号入出力回路5
〜2〜5−nを介してそのまま返ってくるようにする。
ハードウェアもしくはソフトウェアによるスレーブユニ
ットの適宜の手段により、中央制御CPU12と交信状
態にないスレーブユニット6−2〜6−nは、その旨を
判定でき、時期状態をとることができる。
ットの適宜の手段により、中央制御CPU12と交信状
態にないスレーブユニット6−2〜6−nは、その旨を
判定でき、時期状態をとることができる。
かくして、1台の交信制御CPU12のみで、多数のス
レーブユニットとの交イ3を行うことができる。また、
交信セレクト状態にないスレーブユニットは、一定時間
その状態がf41続しても、自データの受信による非セ
レクト状態と、信号路の断線等による中央制御装置との
交信不能状態との判別を行うことも可能となる。
レーブユニットとの交イ3を行うことができる。また、
交信セレクト状態にないスレーブユニットは、一定時間
その状態がf41続しても、自データの受信による非セ
レクト状態と、信号路の断線等による中央制御装置との
交信不能状態との判別を行うことも可能となる。
第2図はセレクト回路13の詳細な構成例を示す。
図において、13−1〜13−nは、それぞれ、信号入
出力回路5−1〜5−nを介してスレーブユニット6−
1〜6−nと接続される個別切換回路である。
出力回路5−1〜5−nを介してスレーブユニット6−
1〜6−nと接続される個別切換回路である。
23−1〜23−nは、それぞれ、交信制御GPtl1
2の出力P1xPnに応じて、信号線TXと入出力回路
5−1〜5−nとを接続/遮断する3ステートバツフア
、25−1〜25−nは同じく信号入出力回路5−1〜
5−nと信号線RXとを接続/遮断する3ステートバツ
フア、24−1〜24−nは同じく信号入出力回路5−
1〜5−nに関するデータ伝送状態/折り返し状態の設
定を行うための3ステートバツフアである。
2の出力P1xPnに応じて、信号線TXと入出力回路
5−1〜5−nとを接続/遮断する3ステートバツフア
、25−1〜25−nは同じく信号入出力回路5−1〜
5−nと信号線RXとを接続/遮断する3ステートバツ
フア、24−1〜24−nは同じく信号入出力回路5−
1〜5−nに関するデータ伝送状態/折り返し状態の設
定を行うための3ステートバツフアである。
セレクト回路13は、交信制御CPu12からのセレク
ト信号PI〜Pnより出力される“L”レベルの信号に
より、セレクト回路13中の3ステートバツフアの開閉
を行う。今、個別切換回路13−1の下流にある信号入
出力回路5−1を選択して、交信制御CPU12どの交
信対、象とするとき、セレクト信号PIを“L”、その
他のP2〜Pnを“H“とじてセレクト回路に送り出す
。
ト信号PI〜Pnより出力される“L”レベルの信号に
より、セレクト回路13中の3ステートバツフアの開閉
を行う。今、個別切換回路13−1の下流にある信号入
出力回路5−1を選択して、交信制御CPU12どの交
信対、象とするとき、セレクト信号PIを“L”、その
他のP2〜Pnを“H“とじてセレクト回路に送り出す
。
すると、個別切換回路13−2〜13−0の3ステート
バッファ23−2.25−2〜23−n、25−nは閉
、同じ< 24−2〜24−nは開となる。また、個別
の切換回路13−1の3ステートバクファ23−1.2
5−1は開、同じ< 24−1は閉となり、個別切換回
路13−1の下流からの入力信号のみ、信号線RXを介
して交信制御CPU12へ人力される。また、交信制御
CPI112からの出力信号は、信号線TXを介し3ス
テ一トバツフア中間状態となっている25−1からのみ
下流の信号入出力回路5−1へと送られる。
バッファ23−2.25−2〜23−n、25−nは閉
、同じ< 24−2〜24−nは開となる。また、個別
の切換回路13−1の3ステートバクファ23−1.2
5−1は開、同じ< 24−1は閉となり、個別切換回
路13−1の下流からの入力信号のみ、信号線RXを介
して交信制御CPU12へ人力される。また、交信制御
CPI112からの出力信号は、信号線TXを介し3ス
テ一トバツフア中間状態となっている25−1からのみ
下流の信号入出力回路5−1へと送られる。
以上により、個別切換回路13−1の下流の信号入出力
回路5−1に接続されているスレーブユニット6−1の
みが交信制御装置と交信をすることができる。このとき
、個別切換回路13−2〜13−nの下流にあるfg号
大人出力回路52〜5−nに接続されているスレーブユ
ニット6−2〜6−nは交信かで趙なくなるが3ステー
トバッファ24−2〜24−nが開状態となって自分の
出力信号が折り返されてくるので、自己が交信の対象に
なっていないことを知ることができる。すなわち、セレ
クト回路13と、セレクト信号Pi−Pnの信号“L”
の切換えを順次行うことにより、単一のCPuのみでn
個のスレーブユニットの交信制御を行うl:N影信号伝
送装置を構成することができる。
回路5−1に接続されているスレーブユニット6−1の
みが交信制御装置と交信をすることができる。このとき
、個別切換回路13−2〜13−nの下流にあるfg号
大人出力回路52〜5−nに接続されているスレーブユ
ニット6−2〜6−nは交信かで趙なくなるが3ステー
トバッファ24−2〜24−nが開状態となって自分の
出力信号が折り返されてくるので、自己が交信の対象に
なっていないことを知ることができる。すなわち、セレ
クト回路13と、セレクト信号Pi−Pnの信号“L”
の切換えを順次行うことにより、単一のCPuのみでn
個のスレーブユニットの交信制御を行うl:N影信号伝
送装置を構成することができる。
以上説明したように、本発明によれば、単一の交fE
IIJ御CPIIと、簡単なセレクト回路とにより、多
数の交信cpuを必要とせずに1−N影信号伝送装置を
構成することができる。また、このことにより、装置の
小型化および製造価格を削減することができるという効
果が得られる。
IIJ御CPIIと、簡単なセレクト回路とにより、多
数の交信cpuを必要とせずに1−N影信号伝送装置を
構成することができる。また、このことにより、装置の
小型化および製造価格を削減することができるという効
果が得られる。
第1図は本発明1:N形(8号伝送装置の一実施例を示
すブロック図、 第2図は第1図におけるセレクト回路の一構成例を示す
回路図、 第3図は従来の1=N形イ工号伝送装置を示すブロック
図である。 1.10・・・中央制御装置、 2・・・中央制御用cpu、 3−1〜3−n ・・・交信制御用CPII 。 5−1〜S−n・・・信号出力回路、 6−1〜6−n・・・スレーブユニット、12・・・交
信制御CPt1、 l3・・・セレクト回路、 13−1−13−n−・−個別切換回路、23−1〜2
3−n、 24−1〜24−n、 25−1〜25−n
−3ステートバツフア、 PI−Pn・・・セレクト信号。 第1図
すブロック図、 第2図は第1図におけるセレクト回路の一構成例を示す
回路図、 第3図は従来の1=N形イ工号伝送装置を示すブロック
図である。 1.10・・・中央制御装置、 2・・・中央制御用cpu、 3−1〜3−n ・・・交信制御用CPII 。 5−1〜S−n・・・信号出力回路、 6−1〜6−n・・・スレーブユニット、12・・・交
信制御CPt1、 l3・・・セレクト回路、 13−1−13−n−・−個別切換回路、23−1〜2
3−n、 24−1〜24−n、 25−1〜25−n
−3ステートバツフア、 PI−Pn・・・セレクト信号。 第1図
Claims (1)
- 【特許請求の範囲】 1)中央制御装置と複数のスレーブユニットとの間を各
別の信号線を用いてシリアルに信号伝送を行う1:N形
信号伝送装置において、 前記中央制御装置にはすべてのスレーブユニットに対し
一括して交信制御を行う単一の交信制御手段と、 該交信制御手段にアクセスされ、前記複数のスレーブユ
ニットのいずれかと前記交信制御手段との交信を可能と
するインタフェース回路とを具え、 該インタフェース回路は前記交信制御手段が交信してい
るスレーブユニット以外のスレーブユニットからの信号
を、当該スレーブユニットに折り返し返信する手段を有
することを特徴とする1:N形信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146907A JPH022772A (ja) | 1988-06-16 | 1988-06-16 | 1:n形信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146907A JPH022772A (ja) | 1988-06-16 | 1988-06-16 | 1:n形信号伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022772A true JPH022772A (ja) | 1990-01-08 |
Family
ID=15418269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146907A Pending JPH022772A (ja) | 1988-06-16 | 1988-06-16 | 1:n形信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022772A (ja) |
-
1988
- 1988-06-16 JP JP63146907A patent/JPH022772A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0573697A (ja) | マイクロコンピユータ | |
| JP3557625B2 (ja) | 情報処理装置 | |
| JPH02303242A (ja) | バス中継装置 | |
| US4145749A (en) | Log in-out system for logic apparatus | |
| US7032061B2 (en) | Multimaster bus system | |
| JP3473951B2 (ja) | データ処理装置およびシステム | |
| JPH01238339A (ja) | シリアルインターフェイス | |
| JP2687776B2 (ja) | パッケージ識別番号設定方式 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JP3067155B2 (ja) | データ転送装置 | |
| KR100243875B1 (ko) | 마스터/슬레이브 cpu간 1:n 병렬접속회로장치 및 그 제어방법 | |
| JPH0591115A (ja) | データ送受信方式 | |
| JPH04142648A (ja) | データ転送処理方式 | |
| JPH085379B2 (ja) | 電子連動装置 | |
| JPH03211937A (ja) | 優先制御回路 | |
| JPS6336355A (ja) | シリアル・バス・インタ−フエイス回路 | |
| JPH03110617A (ja) | キーボード・インターフェース | |
| JPH04127750A (ja) | 通信インターフェースのクロック制御方式 | |
| JPS6367945A (ja) | 通信制御装置 | |
| JPS59186497A (ja) | 時分割交換機 | |
| JPH0317764A (ja) | チャネル装置間通信装置 | |
| JPH0248896A (ja) | 数値制御装置用及び入出力機器用シリアル情報入出力装置 | |
| JPH0268643A (ja) | データ通信システム | |
| JPH01177669A (ja) | プロセッサのフラグ・割込み制御方式 | |
| JPH0282342A (ja) | データ通信装置 |