JPH02277317A - 発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばマイクロコンピュータ等の情報処理
用の集積回路に対してクロ・ツク信号を供給する発振回
路に関するものである。

〔従来の技術〕

近年、マイクロコンピュータ等の情報処理装置では、情
報処理速度を益々高速化し、かつ消費電力を益々減少さ
せることが要求される。特に、電池電源を使用する場合
には、低消費電力化は不可欠である。また、情報処理装
置等は、使用しない時はスタンバイモードに設定され、
これに伴って発振回路もストップ状態にして極力消費電
力を少なくする。そして、情報処理装置等の使用状態で
は、できるだけ速やかに発振回路の発振動作を開始させ
て情報処理装置等を動作状態に移行させることが必要で
ある。

〔発明が解決しようとする課題〕

発振回路の電源投入後の発振動作の立ち上がり時間を短
くするには、従来は、発振回路の能力を大きくし、接続
される水晶振動子やセラミ・ツク発振素子等の発振素子
に供給するエネルギを大きくすることが必要である。

しかしながら、このように発振素子に供給するエネルギ
を増大させることは、消費電力を大きくすることにつな
がり、低消費電力化に逆行することになる。したがって
、発振回路の発振動作の立ち上がり時間の短縮と低消費
電力化とを両方満足させることはきわめて困難であった
。

この発明の目的は、発振動作の立ち上がり時間の短縮と
低消費電力化とを両方とも達成することができる発振回
路を提供することである。

〔課題を解決するための手段〕

この発明の発振回路は、発振回路本体と電源投入に応答
して遅延信号を発生する遅延信号発生回路と遅延信号に
応じて抵抗値を変化させることにより電流供給源から発
振回路本体へ供給する電流を制御する抵抗制御回路とを
設けている。

遅延信号発生回路は、遅延信号として、発振回路本体の
発振動作が電源投入後安定するまでの時間以上の遅延時
間を有するものを発生する。また、抵抗制御回路は、遅
延信号に応して、発振回路本第１図の発振回路は、イン
バータ等から構成される発振回路本体１と電源投入に応
答して遅延信号を発生する遅延信号発生回路２とを設け
、遅延信号に応じて電流供給源４から発振回路本体ｌへ
の給電路中に設けた可変抵抗の抵抗値を変化させること
により電流供給源４から発振回路本体１へ供給する電流
を制御する抵抗制御回路３を設けている。

この場合、遅延信号発生回路２は、遅延信号として、発
振回路本体１の発振動作が電源投入後安定するまでの時
間以上の遅延時間を有するものを発生する。また、抵抗
制御回路３は、遅延信号に応じて、発振回路本体１の発
振開始時には、電流供給源４から発振回路本体１への給
電路中に設けた可変抵抗の抵抗値を小さくして発振回路
本体１へ大きな電流を供給し、発振回路本体１の発振安
定後には上記可変抵抗の抵抗値を大きくして発振回路本
体１へ供給する電流を発振維持可能な最小限の値まで絞
り込むようにしている。

５は発振信号の出、力端子であり、ここから出力体の発
振開始時には抵抗値を小さくして発振回路本体へ大きな
電流を供給し、発振回路本体の発振安定後には抵抗値を
大きくして発振回路本体へ供給する電流を発振維持可能
な最小限の値まで絞り込むようにしている。

〔作　　　用〕

この発明の構成においては、遅延信号により、抵抗制御
回路は、発振回路本体の発振開始時には、抵抗値を小さ
くして発振回路本体へ供給する電流を大きくする。この
結果、発振回路本体は、大きい電流が供給され、発振動
作が速やかに立ち上がることになる。

また、発振回路本体の発振動作が安定した後は、抵抗制
御回路は、抵抗値を大きくすることにより、発振回路本
体に供給する電流値を発振回路本体が発振を維持できる
最小値近傍まで絞り込むことになる。

〔実　施　例〕

第１図はこの発明の一実施例の発振回路の構成を示すブ
ロック図である。

される発振信号は、例えばインバータで波形整形された
後、クロック信号として利用される。６は遅延信号の出
力端子である。

この発振回路では、電源投入に応答して遅延信号発生回
路２の出力端子６から発生する遅延信号により、抵抗制
御回路３は、電源投入後の発振回路本体１の発振開始時
には、可変抵抗の抵抗値を小さくして発振回路本体１へ
供給する電流を大きくする。この結果、発振回路本体１
は、電流供給源４から大きい電流が供給され、発振動作
が速やかに立ち上がることになり、発振動作の立ち上が
り時間が短縮される。

また、電源投入後、所定時間が経過して発振回路本体１
の発振動作が安定した後は、抵抗制御回路３は、可変抵
抗の抵抗値を大きくすることにより、発振回路本体１に
供給する電流値を発振回路本体１が発振を維持できる最
小値近傍まで絞り込むことになる。この結果、発振回路
本体１は、発振動作の安定後は、消費電力が最小限に抑
制されることになる。

このように、この発振回路は、発振動作の立ら上がり時
間を短縮することができるとともに、低消費電力化を達
成できるので、高速、低消費電力の情報処理装置等への
クロック信号の供給回路として好適である。

第２図は第１図に示した発振回路における各部の信号波
形の一例を示す波形図であり、■４は電流供給源４の電
圧であり、■５は発振回路本体１の出力端子５より得ら
れる発振信号（電圧）であり、■６は遅延信号発生回路
２の出力端子６より得られる遅延信号（電圧）である。

以下、第２図を参照して発振回路の動作を説明する。電
源投入すると、電流供給源４の電圧■４は速やかに立ち
上がり、一定値に達する。この電流供給源４の電圧■４
がある値以上になると、発振回路本体１が発振動作を開
始して振幅が増大する発振信号■５が得られる。この際
の発振信号Ｖ５の振幅の増大速度、すなわち発振動作の
立ち上がり時間は、遅延信号■、が低く、したがって抵
抗制御回路３の可変抵抗の抵抗値が低いことから、であ
り、これらが遅延信号発生回路２を構成する。

この場合、遅延時間の値は、Ｐチャンネルトランジスタ
２１および容Ｎ２２の値を変化させることで制御するこ
とができ、ＬＳＩ化の問題はない。

さらに、３１および３２は、それぞれＰチャンネルトラ
ンジスタで、各々抵抗としての作用を有し、これらは抵
抗制御回路３を構成する。

その動作は以下のとおりである。電源投入直後は、遅延
信号発生回路２の出力端子６から得られる遅延信号■６
　（第２図参照）がローレベルであり、Ｐチャンネルト
ランジスタ３１．３２は両方ともオン状態である。この
ため、電流供給ａ４から発振回路本体１へＰチャンネル
トランジスタ３１．３２の両方を通して給電されること
になり、したがって発振回路本体１へは大きい電流が供
給されることになる。この結果、発振回路本体１の発振
動作の立ち上がり時間は短くなる。

発振回路本体１の発振開始後、遅延信号■６が徐々に上
昇し、ある遅延時間が経過すると、遅延信号■６がハイ
レベルになる。このとき、Ｐチャ十分に早いものである
。

その後、上記発振信号■５の振幅は、発振回路本体１の
発振動作の安定後、遅延信号■６の上昇に伴う抵抗制御
回路３の可変抵抗の抵抗値の増大によって減少し、パワ
ーダウンする。このときの振幅は、次段の例えば分周回
路を駆動できる大きさであればよい。

第３図は第１図のブロックを具体化した回路を示す回路
図である。

第３図はＣＭＯ３回路の場合の回路例を示す。

同図において、１１はＰチャンネルトランジスタで、１
２はＮチャンネルトランジスタ１２で、これらは発振用
のインバータを構成している。１３および１４はそれぞ
れ容量、１５は水晶振動子またはセラミック発振子等の
発振素子、４１および４２はそれぞれ発振の帰還抵抗を
形成するＮチャンネルトランジスタおよびＰチャンネル
トランジスタであり、これらが発振回路本体ｌを構成す
る。

また、２１は遅延時間形成用のＰチャンネルトランジス
タ、２２は酸化膜により形成される容量ンネルトランジ
スタ３２は、オン状態から抵抗値を徐々に増力口させ、
ついには遮断し、Ｐチャンネルトランジスタ３１のみが
オン状態を保持することになる。したがって、発振回路
本体１へ供給される電流は、Ｐチャンネルトランジスタ
３１を通して供給される電流のみとなる。このＰチャン
ネルトランジスタ３１を通して供給される電流を発振回
路本体ｌが発振を維持可能な最小限の値に設計すること
により、発振回路本体１の安定発振時の消費電力を最小
限に抑えることができる。

上記実施例では、ＣＭＯ３回路に適用したものを示した
が、もちろんこの発明の回路構成は、ＮＭＯ３回路およ
びＰＭＯ３回路にも適用できることはいうまでもない。

また、発振回路本体１．遅延信号発生回路２および抵抗
制御回路３の具体回路は、第３図の回路に限定されるこ
とはなく、適用される集積回路の各回路形式に応じて適
宜設馴されるものである。

〔発明の効果〕

この発明の発振回路によれば、発振開始時には発振回路
本体へ大きな電流を供給することにより発振動作の立ち
上がり時間を短縮することができ、かつ発振が安定した
後には発振回路本体へ供給する電流を制限することによ
り使用時の消費電力を小さくすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の発振回路の構成を示すブ
ロック図、第２図は第１図の回路の各部の波形図、第３
図は第１図の各ブロックを具体化した回路を示す回路図
である。 １・・・発振回路本体、２・・・可変抵抗回路、４・・
・電源、６・・・遅延回路

Claims (1)

【特許請求の範囲】
1. 発振回路本体と、この発振回路本体の発振動作が電源投
   入後安定するまでの時間以上の遅延時間を有する遅延信
   号を電源投入に応答して発生する遅延信号発生回路と、
   この遅延信号発生回路から出力される遅延信号に応じて
   抵抗値を変化させることにより電流供給源から前記発振
   回路本体へ供給する電流を制御する抵抗制御回路とを備
   え、前記抵抗制御回路は、前記遅延信号に応じて、前記
   発振回路本体の発振開始時には抵抗値を小さくして前記
   発振回路本体へ大きな電流を供給し、前記発振回路本体
   の発振安定後には抵抗値を大きくして前記発振回路本体
   へ供給する電流を発振維持可能な最小限の値まで絞り込
   むようにした発振回路。