JPH02277347A - 双方向バス試験回路 - Google Patents
双方向バス試験回路Info
- Publication number
- JPH02277347A JPH02277347A JP1099504A JP9950489A JPH02277347A JP H02277347 A JPH02277347 A JP H02277347A JP 1099504 A JP1099504 A JP 1099504A JP 9950489 A JP9950489 A JP 9950489A JP H02277347 A JPH02277347 A JP H02277347A
- Authority
- JP
- Japan
- Prior art keywords
- test
- bidirectional
- bus
- lsi
- direction control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 54
- 230000002457 bidirectional effect Effects 0.000 claims description 48
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、双方向バスを有するＬＳＩを容易に試験を行
う双方向バス試験回路に関する。
う双方向バス試験回路に関する。
論理回路の高集積化が進むにつれて、その試験はますま
す難しくなってきている。従来、ＬＳＩの順序回路に対
する試験容易化技法として、試験時には回路中のフリッ
プフロップをシフトレジスタとして動作させ、テストベ
クトルの設定と、１クロツクだけ通常動作させた後の状
態ベクトルの取出しを行うスキャンバス方式が実用化さ
れている。通常、双方向バスを有するＬＳＩは、この方
法により試験されている。
す難しくなってきている。従来、ＬＳＩの順序回路に対
する試験容易化技法として、試験時には回路中のフリッ
プフロップをシフトレジスタとして動作させ、テストベ
クトルの設定と、１クロツクだけ通常動作させた後の状
態ベクトルの取出しを行うスキャンバス方式が実用化さ
れている。通常、双方向バスを有するＬＳＩは、この方
法により試験されている。
上述した従来のスキャンパス方式では、主としてＬＳＩ
の内部回路の試験に主眼がおかれているため、ＬＳＩが
搭載されている電子回路パネル及び電子回路パネル相互
間の接続を主体にチエツクしたい場合には、この方法は
適切な方法とはいえない。特に、双方向バスを有するＬ
ＳＩが搭載されている電子回路パネル及び電子回路パネ
ル相互間の接続試験を行うときには、双方向バスを制御
するためにＬＳＩの内部回路を動作させる試験データを
作成する必要がある。そのため多大な工数と高い技術レ
ベルが要求されるという欠点がある。
の内部回路の試験に主眼がおかれているため、ＬＳＩが
搭載されている電子回路パネル及び電子回路パネル相互
間の接続を主体にチエツクしたい場合には、この方法は
適切な方法とはいえない。特に、双方向バスを有するＬ
ＳＩが搭載されている電子回路パネル及び電子回路パネ
ル相互間の接続試験を行うときには、双方向バスを制御
するためにＬＳＩの内部回路を動作させる試験データを
作成する必要がある。そのため多大な工数と高い技術レ
ベルが要求されるという欠点がある。
本発明の目的は、双方向バスを有するＬＳＩを搭載した
電子回路パネルの試験を行うとき、ＬＳＩの内部回路を
動作させることなく双方向バスを試験することができる
双方向バス試験回路を提供することにある。
電子回路パネルの試験を行うとき、ＬＳＩの内部回路を
動作させることなく双方向バスを試験することができる
双方向バス試験回路を提供することにある。
本発明の双方向バス試験回路は、双方向バス及びＬＳＩ
を機能させる内部回路を持つＬＳＩに設けられた双方向
バス試験回路において、切替信号を受信しデータ転送の
方向を制御する方向制御部と、前記方向制御部の制御に
よりゲートの開閉を行う双方向試験バスゲート部と、試
験信号を受信し前記双方向バスを前記内部回路から切離
す切離し部と、切離された双方向バス相互間に前記双方
向試験バスゲート部を介して接続された双方向試験ハス
とを備えて構成されている。
を機能させる内部回路を持つＬＳＩに設けられた双方向
バス試験回路において、切替信号を受信しデータ転送の
方向を制御する方向制御部と、前記方向制御部の制御に
よりゲートの開閉を行う双方向試験バスゲート部と、試
験信号を受信し前記双方向バスを前記内部回路から切離
す切離し部と、切離された双方向バス相互間に前記双方
向試験バスゲート部を介して接続された双方向試験ハス
とを備えて構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例によるＬＳＩのブロック図で
ある。
ある。
第１図に示したＬＳＩＩは、双方向バス端子７ａ〜７ｃ
と、ＬＳＩを機能させるＬＳＩ内部回路８と、双方向バ
ス９ａ〜９Ｃと、双方向バス９ａ〜９Ｃに接続されたゲ
ート部１０ａ〜１０ｆとに加え、新たに切替信号を受信
しデータ転送の方向を制御する方向制御部２ａ〜２Ｃと
、方向制御部２ａ〜２Ｃの制御によりゲートの開閉を行
う双方向試験バスゲート部５ａ〜５ｆと、試験信号を受
信し双方向バス９ａ〜９ＣをＬＳＩ内部回路８から切離
す切離し部３ａ〜３Ｃと、切離された双方向バス相互間
に双方向試験バスゲート部５ａ〜５ｆを介して接続され
た双方向試験バス４と、試験情報信号を中継接続する試
験端子６ａ６ｂとを有している。
と、ＬＳＩを機能させるＬＳＩ内部回路８と、双方向バ
ス９ａ〜９Ｃと、双方向バス９ａ〜９Ｃに接続されたゲ
ート部１０ａ〜１０ｆとに加え、新たに切替信号を受信
しデータ転送の方向を制御する方向制御部２ａ〜２Ｃと
、方向制御部２ａ〜２Ｃの制御によりゲートの開閉を行
う双方向試験バスゲート部５ａ〜５ｆと、試験信号を受
信し双方向バス９ａ〜９ＣをＬＳＩ内部回路８から切離
す切離し部３ａ〜３Ｃと、切離された双方向バス相互間
に双方向試験バスゲート部５ａ〜５ｆを介して接続され
た双方向試験バス４と、試験情報信号を中継接続する試
験端子６ａ６ｂとを有している。
双方向バス端子７ａ〜７ｃ、試験端子６ｂ、双方向試験
バス４は、通常それぞれ複数設けられているが、本例で
は１つのみが示されている。
バス４は、通常それぞれ複数設けられているが、本例で
は１つのみが示されている。
双方向バス９ａ〜９ｃを有するＬＳＩＩの試験は次の通
り行う。
り行う。
始めに、内部回路切離し部３ａ〜３Ｃは、試験端子６ａ
を介して試験開始信号を受信し、ＬＳＩ内部回路８を双
方向バス９ａ〜９Ｃから切離す。
を介して試験開始信号を受信し、ＬＳＩ内部回路８を双
方向バス９ａ〜９Ｃから切離す。
次に、方向制御部２ａは、試験端子６ｂを介し方向切替
信号を受信し、双方向試験バスゲート部５ａ〜５ｆの方
向制御を行うと共にこの信号を方向制御部２ｂ、２ｃへ
伝達する。方向制御部２ｂ、２ｃは、試験開始信号を受
信することにより、双方向バス９ａ〜９ｃに接続された
ゲート部１０ａ〜１０ｆの方向制御をするための信号の
受信先を通常のＬＳＩ内部回路８から方向制御部２ａか
らに切替える。このようにしてＬＳＩ内部回路８を動作
させることなく、双方向バス９ａ〜９ｃを双方向試験バ
ス４を経由して相互に接続させて、双方向バス端子７ａ
〜７ｃ間でデータの送受を行わせる。
信号を受信し、双方向試験バスゲート部５ａ〜５ｆの方
向制御を行うと共にこの信号を方向制御部２ｂ、２ｃへ
伝達する。方向制御部２ｂ、２ｃは、試験開始信号を受
信することにより、双方向バス９ａ〜９ｃに接続された
ゲート部１０ａ〜１０ｆの方向制御をするための信号の
受信先を通常のＬＳＩ内部回路８から方向制御部２ａか
らに切替える。このようにしてＬＳＩ内部回路８を動作
させることなく、双方向バス９ａ〜９ｃを双方向試験バ
ス４を経由して相互に接続させて、双方向バス端子７ａ
〜７ｃ間でデータの送受を行わせる。
従って、同一電子回路パネル内の双方向バスを有するＬ
ＳＩを搭載した他のＬＳＩにもこの方法を適用して、Ｌ
ＳＩの内部回路を動作させることなく、双方向バスを試
験することができ、電子回路パネル相互間の接続試験を
行うことができる。
ＳＩを搭載した他のＬＳＩにもこの方法を適用して、Ｌ
ＳＩの内部回路を動作させることなく、双方向バスを試
験することができ、電子回路パネル相互間の接続試験を
行うことができる。
以上説明したように、本発明は、双方向バスを有するＬ
ＳＩを搭載した電子回路パネルの試験を行うとき、ＬＳ
Ｉの内部回路を動作させることなく容易に双方向バスを
試験することが可能となるため、ＬＳＩ本来の機能動作
を充分に理解できるような高度の技術レベルを不要とし
、かつ電子回路パネルの試験データを作成する工数を大
幅に削減することができる効果を有する。
ＳＩを搭載した電子回路パネルの試験を行うとき、ＬＳ
Ｉの内部回路を動作させることなく容易に双方向バスを
試験することが可能となるため、ＬＳＩ本来の機能動作
を充分に理解できるような高度の技術レベルを不要とし
、かつ電子回路パネルの試験データを作成する工数を大
幅に削減することができる効果を有する。
第１図は本発明の一実施例によるＬＳＩのブロック図で
ある。 １・・・・・・ＬＳＩ、２ａ〜２Ｃ・・・・・・方向制
御部、３ａ〜３Ｃ・・・・・・切離し部、４・・・・・
・双方向試験バス、５ａ〜５ｆ・・・・・・双方向試験
バスケート部、６ａ、６ｂ・・・試験端子、７ａ〜７ｃ
・・・・双方向バス端子、８・・・・・・ＬＳＩ内部回
路、９ａ〜９ｃ・・・・・・双方向バス、１０ａ〜１０
ｆ・・・・・・ゲート部。
ある。 １・・・・・・ＬＳＩ、２ａ〜２Ｃ・・・・・・方向制
御部、３ａ〜３Ｃ・・・・・・切離し部、４・・・・・
・双方向試験バス、５ａ〜５ｆ・・・・・・双方向試験
バスケート部、６ａ、６ｂ・・・試験端子、７ａ〜７ｃ
・・・・双方向バス端子、８・・・・・・ＬＳＩ内部回
路、９ａ〜９ｃ・・・・・・双方向バス、１０ａ〜１０
ｆ・・・・・・ゲート部。
Claims (1)
- 双方向バス及びＬＳＩを機能させる内部回路を持つＬＳ
Ｉに設けられた双方向バス試験回路において、切替信号
を受信しデータ転送の方向を制御する方向制御部と、前
記方向制御部の制御によりゲートの開閉を行う双方向試
験バスゲート部と、試験信号を受信し前記双方向バスを
前記内部回路から切離す切離し部と、切離された双方向
バス相互間に前記双方向試験バスゲート部を介して接続
された双方向試験バスとを備えたことを特徴とする双方
向バス試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1099504A JPH02277347A (ja) | 1989-04-18 | 1989-04-18 | 双方向バス試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1099504A JPH02277347A (ja) | 1989-04-18 | 1989-04-18 | 双方向バス試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277347A true JPH02277347A (ja) | 1990-11-13 |
Family
ID=14249099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1099504A Pending JPH02277347A (ja) | 1989-04-18 | 1989-04-18 | 双方向バス試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02277347A (ja) |
-
1989
- 1989-04-18 JP JP1099504A patent/JPH02277347A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254940A (en) | Testable embedded microprocessor and method of testing same | |
| KR100965463B1 (ko) | 반도체 집적 회로 및 시험 방법 | |
| JP3565863B2 (ja) | Ｊｔａｇの高インピーダンス試験モード | |
| JP2000275303A (ja) | バウンダリスキャンテスト方法及びバウンダリスキャンテスト装置 | |
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| JP2946658B2 (ja) | フリップフロップ回路 | |
| JP3661973B2 (ja) | 半導体メモリ装置 | |
| JPS6326585A (ja) | Ｖｌｓｉ集積回路の検査回路と検査方法 | |
| US7353307B2 (en) | Linking addressable shadow port and protocol for serial bus networks | |
| AU7700894A (en) | A method and device for testing of an integrated circuit | |
| US5657328A (en) | Scan design with expanded access capability | |
| US5225774A (en) | Semiconductor integrated circuit | |
| Whetsel | Hierarchically accessing 1149.1 applications in a system environment | |
| JPH02277347A (ja) | 双方向バス試験回路 | |
| US3814920A (en) | Employing variable clock rate | |
| US7089471B2 (en) | Scan testing mode control of gated clock signals for flip-flops | |
| CN106803776A (zh) | 射频前端测试装置以及射频前端测试方法 | |
| US7032146B2 (en) | Boundary scan apparatus and interconnect test method | |
| US6721913B1 (en) | Method and apparatus for testing an interface between separate hardware components | |
| KR100503692B1 (ko) | 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치 | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| US5894483A (en) | Integrated circuit arrangement | |
| US6205566B1 (en) | Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored | |
| JPH0415580A (ja) | Ｌｓｉブロツク分割試験方式 | |
| US7281179B2 (en) | Memory device and input signal control method of a memory device |