JPH0227822B2 - - Google Patents

Info

Publication number
JPH0227822B2
JPH0227822B2 JP58183226A JP18322683A JPH0227822B2 JP H0227822 B2 JPH0227822 B2 JP H0227822B2 JP 58183226 A JP58183226 A JP 58183226A JP 18322683 A JP18322683 A JP 18322683A JP H0227822 B2 JPH0227822 B2 JP H0227822B2
Authority
JP
Japan
Prior art keywords
region
thyristor
electrode
insulating layer
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58183226A
Other languages
English (en)
Other versions
JPS5989464A (ja
Inventor
Arubaato Kiisu Tenpuru Bikutaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS5989464A publication Critical patent/JPS5989464A/ja
Publication of JPH0227822B2 publication Critical patent/JPH0227822B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H10D18/65—Gate-turn-off devices  with turn-off by field effect 
    • H10D18/655—Gate-turn-off devices  with turn-off by field effect  produced by insulated gate structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Thyristors (AREA)

Description

【発明の詳細な説明】 関連出願の説明 本発明は、いずれもヴイー・エイ・ケイ・テン
プル（V.A.K.Temple）の名義で提出されかつ本
発明の譲受人に譲渡された1982年６月24日付の米
国特許出願第391620号、1982年２月３日付の同第
345290号および本願と同じ日付の同第432615号に
関連するものである。上記特許出願の開示内容は
引用によつて本明細書中に併合されるものとす
る。
発明の背景 本発明はサイリスタに関するものであつて、更
に詳しく言えば、サイリスタのターンオフを容易
にするために金属−酸化物−半導体構造（すなわ
ちMOS構造）を組込んだサイリスタに関する。
サイリスタは公知の四領域（たとえばPNPN）
半導体素子であつて、通例、P+形（すなわち高
ドーパント濃度のＰ形）エミツタ領域、N-形
（すなわち低ドーパント濃度のＮ形）ベース領域、
Ｐ形（すなわち基準ドーパント濃度のＰ形）ベー
ス領域およびN+形エミツタ領域並びにP+形エミ
ツタ領域に接続された陽極およびN+形エミツタ
領域に接続された陰極を含んでいる。陽極と陰極
との間に導電率の高い電流路が形成されるとサイ
リスタはターンオンし、また両極間の電流路が非
導電性を示すようになるとサイリスタはターンオ
フする。
上記の米国特許出願第391620号明細書中には、
素子のターンオフを容易にするためのMOS構造
を含んだサイリスタが記載されている。かかる
MOS構造はN+エミツタ領域内に反転チヤネルを
生み出す効果を有するもので、それによつて素子
のＰ形ベース領域から（陰極にオーム接続され
た）追加のP+形領域に至る分布電流路が完成さ
れる。このような反転チヤネルは正孔に対して伝
導性を有するから、Ｐ形ベース領域から陰極へ向
かつて（追加のP+形領域を経て）正孔電流が流
れ、それによつてサイリスタのターンオフが達成
されるのである。ところで、かかるサイリスタ中
に追加のP+形領域が含まれる結果、その領域の
形成に当つては写真食刻用マスクの厳密な位置合
せが必要となる。それ故、Ｐ形ベース領域から陰
極に至る正孔電流路内に追加のP+形領域を必要
とすることなしにＰ形ベース領域から陰極へ正孔
を輸送するためのMOS構造を具備したサイリス
タが得られれば望ましいことである。
なお、当業界において公知の通り、Ｎ形材料の
代りにＰ形材料を使用しかつＰ形材料の代りにＮ
形材料を使用することによつて上記のものとは相
補的な構造を持つたサイリスタを製造することも
できる。
発明の目的 従つて本発明の目的は、分布電流路に沿つて素
子の内部ベース領域から素子の主電流伝導電極へ
多数キヤリヤを輸送するためのMOS構造を有し
ながら、かかる分布電流路内に独立した追加領域
を必要としないようなサイリスタを提供すること
にある。
本発明のその他の目的および利点は、以下の説
明を読むことによつて自ら明らかとなろう。
発明の概要 本発明の一実施例に従えば、P+形エミツタ領
域、N-形ベース領域、Ｐ形ベース領域およびN+
形エミツタ領域を有するサイリスタが提供され
る。P+形エミツタ領域には陽極が隣接しており、
またN+形エミツタ領域には陰極が隣接している。
更に、Ｐ形ベース領域から陰極へ正孔を輸送する
ためのMOS構造が含まれている。かかるMOS構
造は絶縁層およびゲート電極から成つていて、絶
縁層はN+形エミツタ領域および陰極のうちでN+
形エミツタ領域に隣接した部分に隣接しており、
またゲート電極はN+エミツタ領域および陰極の
上記部分に隣接して位置しながらも絶縁層によつ
てN+エミツタ領域および陰極の上記部分から隔
離されている。かかるサイリスタは、Ｐ形ベース
領域から陰極に至る正孔電流路の完成のために追
加のP+形領域を必要としない。以後、上記のよ
うなサイリスタを簡単にMOSターンオフサイリ
スタ（MOSTOT）と呼ぶことがある。
好適な実施の態様の説明 本発明の要旨は前記特許請求の範囲中に詳細か
つ明確に記述されているとは言え、添付の図面を
参照しながら以下の説明を読むことによつて本発
明は一層良く理解されるものと信じる。
図面中には、本発明に基づくMOSTOT１０の
一部分が断面図によつて示されている。
MOSTOT１０の図示部分はセルまたは反復単位
構造１０を含んでいるが、かかるセルは素子上方
から見た場合に円形または長方形を成すのが通例
である。MOSTOT１０中には、セル１２と同じ
構造を持つた多数のセルが含まれるのが通例であ
る。MOSTOT１０は半導体材料（好ましくはシ
リコン）から成る基板１４を含んでいる。図示の
ごとき好適な実施例の場合、基板１４はP+形エ
ミツタ領域１６、N-形ベース領域１８、Ｐ形ベ
ース領域２０およびN+形エミツタ領域２２並び
にその他のセルに関するN+形エミツタ領域（た
とえば２４および２６）を有している。領域１
６，１８，２０および２２を縦方向に沿つて見た
場合、MOSTOT１０は良好なサイリスタ性能を
生み出すように選定される。実例を挙げれば、適
当なドーパント濃度分布はエス・エム・セ（S.
M.Sze）著「フイジツクス・オブ・セミコンダク
タ・デバイシズ（Physics of Semiconductor
Devices）」（ニユーヨーク、ワイリー・インター
サイエンス社、1969年）322頁の第２ａ図中に示
されている。
セル１２はまた、Ｐ形ベース領域２０から陰極
２８へ正孔を輸送することによつてMOSTOT１
０をターンオフさせるためのMOS構造３０を含
んでいる。MOS構造３０は、ゲート電極３１、
構成部分３４，３６および３８を有する絶縁層３
２、並びにN+エミツタ領域２２のうちでゲート
電極３１の近傍に位置する部分４０から成つてい
る。ゲート電極３１は導電性の耐熱材料、たとえ
ば金属と同等の導電材料として知られるような高
濃度ドーパントを添加したポリシリコンまたはケ
イ化モリブデンから成ることが好ましい。絶縁層
３２の構成部分３４および３６は半導体材料の酸
化物から成ることが好ましいのに対し、構成部分
３８は後述のごとくMOSTOT１０の製造を容易
にするため（酸化物と同等の絶縁材料として知ら
れる）窒化シリコンから成ることが好ましい。
当業者には自明のごとく、閾値を越える負の電
圧でゲート電極３０をバイアスすれば、N+形エ
ミツタ領域２２の部分４０が反転すること（すな
わち、電子の数よりも正孔の数が多くなること）
によつて正孔に対し伝導性を示すようになる。こ
のようにしてN+形エミツタ領域部分４０中に形
成された反転チヤネルは、Ｐ形ベース領域２０の
内部から陰極２８に至る分布電流路４２の一部を
構成する。更にまた、ゲート電極３１のバイアス
の結果としてN+形エミツタ領域２２の追加部分
４８中に誘起される電界が十分に強ければ、かか
る追加部分４８も反転し、従つて部分４０中の反
転チヤネルと共にＰ形ベース領域２０から陰極２
８への分布電流路４２を完成することになる。し
かしながら、MOSTOT１０の典型的な実施例の
場合、部分４８中の電界は部分４８を反転させる
ほどには強くない。すなわち、部分４８中の電界
は部分４８から可動電子を除去するには十分であ
るが、部分４８中における正孔の数を電子の数よ
りも多くするほどには強くないのである。当業者
には自明の通り、部分４８のかかる空乏状態は部
分４８中における部分４０から陰極２８への空乏
層パンチスルーとして知られている。
N+形エミツタ領域部分４８中におけるこのよ
うな空乏層パンチスルーを確実に達成しかつ（所
望ならば）N+形エミツタ領域２２内の反転チヤ
ネルを部分４０から部分４８へ延長させるため、
様々な対策を講じることができる。第一に、ゲー
ト電極３１と陰極２８との間の絶縁層３４の絶縁
機能が損なわれない限り、その厚さを小さくする
ことができる。同様に、絶縁層３６および３８の
絶縁機能が損われない限り、それらの厚さを小さ
くすることもできる。また、ゲート電極３１を包
囲する絶縁層３２の絶縁機能が損われない限り、
ゲート電極３１に印加するバイアス電圧を高くす
ることができる。更に、部分４８から電子が除去
されるバイアス電圧レベルを低下させるために部
分４８のドーパント濃度を制限することもでき
る。部分４８にとつては約1017個／cm3より低いド
ーパント濃度が好適であるが、一部の実施例にお
いては約1018個／cm3までのドーパンド濃度を使用
しても差支えはない。
上記の目的を達成するためにN+形エミツタ領
域部分４８のドーパント濃度を制限すると、部分
４８と陰極２８との間に位置する部分の接合面５
０が電子に関してシヨツトキー障壁形の整流性接
触を示すことがある。MOSTOT１０が正しく機
能を果すためには、N+形エミツタ領域２２と陰
極２８との間の接合面５０の少なくとも一部がオ
ーム接触を成していなければならない。そのため
には、たとえばN+形エミツタ領域２２へのＮ形
ドーパントの局部拡散により、N+形エミツタ領
域２２のうちで少なくとも陰極２８に隣接した一
部分が接合面５０の位置において約1017個／cm3を
越えるドーパント濃度を有し、また好ましくは約
1019個／cm3のドーパント濃度を有するようにする
ことが必要である。
接合面５０は正孔に関してシヨツトキー障壁形
の整流性接触を示してはならない。さもないと、
分布電流路４２は完全なものにならない。従つ
て、陰極２８は小さな仕事関数を持つた導電性材
料（たとえばアルミニウムまたはチタン）から成
つていなければならない。逆に、Ｐ形材料の代り
にＮ形材料が使用されかつＮ形材料の代りにＰ形
材料が使用され、そして対応するバイパス電流路
が正孔ではなく電子に対して伝導性を示すような
相補的MOSTOTを製造した場合には、電子に対
する整流性シヨツトキー障壁の形成を回避するた
め、その陰極は大きな仕事関数を持つた導電性材
料（たとえば金または白金）から成ることが必要
である。
分布電流路４２が十分に低い抵抗を有する場
合、すなわちＰ形ベース領域２０とN+形エミツ
タ領域２２との間のPN接合面４４が電流路４２
内を流れる正孔電流のためにPN接合面４４を形
成する半導体材料のエネルギーギヤツプ電圧（シ
リコンの場合には通例約1.0V）の約1/2を越える
順方向バイアスを受けることを防止し得るような
抵抗を有する場合には、MOSTOT１０のセル１
２をターンオフさせることができる。電流路４２
の抵抗がかかる値を越えると、セル１２は少なく
とも転流（すなわち、MOSTOT１０の陽極４
６・陰極２８間電圧の逆転）なしにはターンオフ
させることができない。このような場合でも、セ
ル１２のターンオフは転流のみによるターンオフ
に比べれば著しく速い。なお、MOSTOT１０全
体をターンオフさせるためには、各々のセルをタ
ーンオフさせなければならない。
MOSTOT１０の製造に当つては、通常のサイ
リスタ製造技術に従つてP+形エミツタ領域１６、
N-形ベース領域１８およびＰ形ベース領域２０
が適宜に形成される。その後、下記に例示される
手順に従い、ゲート電極３１および絶縁層３２を
含みかつＰ形ベース領域２０から陰極２８へ正孔
を輸送するために役立つMOS構造が適宜に形成
される。先ず、好ましくは低圧化学蒸着法によ
り、半導体基板１４の図示部分の上面全域を覆う
ようにして窒化シリコン層３８、酸化物層３６お
よびゲート電極層３１が相次いで形成される。次
いで、写真食刻技術に従つてゲート電極層３１お
よび酸化物層３６にパターン形成を施すことによ
つて不要部分を除去すれば、図示のごときゲート
電極３１および酸化物層３６が残される。次い
で、好ましくは熱的生成により、ゲート電極３１
上に酸化物層３４が形成される。少なくとも熱的
に生成させた場合、酸化物層３４は（図面ではそ
の下部が窒化シリコン層３８に接触しているよう
に見えるけれど）窒化シリコン層３８上には生成
しない。その後、エツチングなどによつて窒化シ
リコン層３８を選択的に除去すれば、それの図示
部分のみが残される。なお、同様に酸化に耐えか
つ酸化物を除去することなしに除去し得るもので
あれば、窒化シリコン以外の材料を用いて層３８
を形成することもできる。層３８がこのような特
性を有することは、MOSTOT１０の製造のため
に必要な写真食刻マスキング工程の数を最小にす
るのに役立つ。
次に、ゲート電極３１および絶縁層３２をマス
クとして使用しながら、好ましくは拡散によつて
半導体基板１４の上部にN+形エミツタ領域２２，
２４および２６が形成される。その際には、基板
１４の上面の残部は露出されることになる。かか
るＮ形ドーパントの拡散に際しては、基板１４の
上面の露出部分上における酸化物の熱的生成は最
小限に抑えるべきである。なぜなら、かかる酸化
物の除去に当り、酸化物層３４の厚さがそれの絶
縁能力を損うほど減少しないようにするためであ
る。
以上、分布電流路に沿つて素子の内部ベース領
域から素子の主電流伝導電極へ多数キヤリヤを輸
送するためのMOS構造を有しながら、かかる分
布電流路内に追加の領域を必要としないようなサ
イリスタが記載された。サイリスタをターンオフ
させるための手段は特に記載されていないが、こ
の点に関しては前述の米国特許出願第391620号明
細書を参照されたい。その中には、本発明のサイ
リスタのごときサイリスタをターンオンさせるた
めに適した手段および技術が見出される。
特定の実施例に関連して本発明が記載された
が、それ以外にも多数の変形実施例が可能である
ことは当業者にとつて自明であろう。たとえば、
前述の米国特許出願第391620号明細書中に記載さ
れているごとく、素子の内部ベース領域から多数
キヤリヤを除去するための相補的なMOS構造を
本明細書中に記載されたサイリスタの下部に形成
することも可能である。それ故、前記特許請求の
範囲は本発明の真の範囲内に包含されるそれら全
ての変形実施例をも包括するように意図されてい
ることを理解すべきである。
【図面の簡単な説明】
図面は本発明に基づくMOSTOTの一部分を示
す略断面図である。 図中、１０はMOSターンオフサイリスタ、１
２はセル、１４は基板、１６はP+形エミツタ領
域、１８はN-形ベース領域、２０はＰ形ベース
領域、２２はN+形エミツタ領域、２８は陰極、
３０はMOS構造、３１はゲート電極、３２は絶
縁層、４０はN+形エミツタ領域のゲート近傍部
分、４２は分布電流路、４４はPN接合面、４６
は陽極、４８は部分４０と陰極との間の部分、そ
して５０は接合面を表わす。

Claims (1)

  1. 【特許請求の範囲】 １ 導電形が交互に配置されるようにして順次に
    接合された第１、第２、第３および第４の領域１
    ６，１８，２０，２２を有する半導体材料の基板
    と、該第１および第４の領域にそれぞれ隣接した
    第１および第２の電極４６，２８を含むサイリス
    タに於て、前記第３の領域から電流路に沿つて前
    記第２の電極へ多数キヤリヤを輸送するために役
    立つMOS構造が、 (a) 前記第４の領域の一部分および前記第２の電
    極の一部分に接した絶縁層３２と、 (b) 前記第４の領域の一部分および前記第２の電
    極の一部分に隣接して位置しながらも前記絶縁
    層によつて前記第４の領域の一部分および前記
    第２の電極の一部分から隔離されたゲート電極
    ３１とを含み、該ゲート電極が前記第３および
    第４の領域間の接合面の終端部分に隣接して位
    置するが、前記絶縁層によつてそれから隔離さ
    れており、前記電流路は前記第３の領域の一部
    分および前記第４の領域の前記一部分から成つ
    て、前記MOS構造がサイリスタのターンオフ
    の際に前記第４の領域の前記一部分に反転チヤ
    ネルを生成して、該反転チヤネルが前記電流路
    の一部分を構成するサイリスタ。 ２ 前記絶縁層が前記第４の領域に隣接して窒化
    シリコンを含む特許請求の範囲第１項記載のサイ
    リスタ。 ３ 前記絶縁層が前記ゲート電極から熱的に生成
    させた酸化物をも含む特許請求の範囲第２項記載
    のサイリスタ。 ４ 前記第４の領域のうちで前記第２の電極の前
    記部分に近接した部分のドーパント濃度が約1018
    個／cm3より低い特許請求の範囲第１項記載のサイ
    リスタ。 ５ 前記第４の領域のうちで前記第２の電極の前
    記部分に近接した部分のドーパント濃度が約1017
    個／cm3より低い特許請求の範囲第１項記載のサイ
    リスタ。 ６ 前記第１および第３の領域がＰ形半導体材料
    から成りかつ前記第２および第４の領域がＮ形半
    導体材料から成る特許請求の範囲第１項記載のサ
    イリスタ。 ７ 前記基板がシリコンから成る特許請求の範囲
    第６項記載のサイリスタ。 ８ 前記第１、第２、第３および第４の領域が前
    記基板の主面に平行なそれぞれの層から成る特許
    請求の範囲第１項記載のサイリスタ。 ９ 前記ゲート電極が導電性耐熱材料から成る特
    許請求の範囲第１項記載のサイリスタ。 １０ 前記ゲート電極が高濃度のドーパントを添
    加したポリシリコンから成る特許請求の範囲第１
    項記載のサイリスタ。
JP58183226A 1982-10-04 1983-10-03 サイリスタ Granted JPS5989464A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43261482A 1982-10-04 1982-10-04
US432614 1982-10-04

Publications (2)

Publication Number Publication Date
JPS5989464A JPS5989464A (ja) 1984-05-23
JPH0227822B2 true JPH0227822B2 (ja) 1990-06-20

Family

ID=23716884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58183226A Granted JPS5989464A (ja) 1982-10-04 1983-10-03 サイリスタ

Country Status (3)

Country Link
EP (1) EP0107773B1 (ja)
JP (1) JPS5989464A (ja)
DE (1) DE3370248D1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3447220A1 (de) * 1983-12-30 1985-07-11 General Electric Co., Schenectady, N.Y. Thyristor mit abschaltvermoegen mit verbessertem emitter-bereich und verfahren zu seiner herstellung
SE463235B (sv) * 1989-02-23 1990-10-22 Asea Brown Boveri Mos-faelteffekttransistorstyrd tyristor
EP2728621A1 (en) * 2012-11-05 2014-05-07 ABB Technology AG Insulated gate power semiconductor device
US9935188B2 (en) 2016-07-22 2018-04-03 Pakal Technologies Llc Insulated gate turn-off device with turn-off Schottky-Barrier MOSFET
FR3076661A1 (fr) * 2018-01-05 2019-07-12 Stmicroelectronics (Tours) Sas Triode semiconductrice

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE392783B (sv) * 1975-06-19 1977-04-18 Asea Ab Halvledaranordning innefattande en tyristor och en felteffekttransistordel
DE2835089A1 (de) * 1978-08-10 1980-03-20 Siemens Ag Thyristor
JPS5574168A (en) * 1978-11-28 1980-06-04 Oki Electric Ind Co Ltd Pnpn switch
DE2945324A1 (de) * 1979-11-09 1981-05-21 Siemens AG, 1000 Berlin und 8000 München Thyristor mit verbessertem schaltverhalten
DE3018499A1 (de) * 1980-05-14 1981-11-19 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement
IE56341B1 (en) * 1981-12-16 1991-07-03 Gen Electric Multicellular thyristor

Also Published As

Publication number Publication date
EP0107773B1 (en) 1987-03-11
EP0107773A1 (en) 1984-05-09
JPS5989464A (ja) 1984-05-23
DE3370248D1 (en) 1987-04-16

Similar Documents

Publication Publication Date Title
JP3751976B2 (ja) 炭化ケイ素サイリスタ
KR100886883B1 (ko) 순방향 및 역방향 차단 장치 및 그 제조 방법
JP2585331B2 (ja) 高耐圧プレーナ素子
US4607270A (en) Schottky barrier diode with guard ring
JP2519369B2 (ja) 半導体装置
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH09246552A (ja) 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法
JPH07105496B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH05347413A (ja) 半導体装置の製造方法
CN107534042A (zh) 半导体装置
JP2817536B2 (ja) 半導体装置
JPH06196705A (ja) 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP2862027B2 (ja) 絶縁ゲート型バイポーラトランジスタ
CN114628502B (zh) 半导体装置及半导体装置的制造方法
JPH0227822B2 (ja)
JP3963151B2 (ja) 炭化珪素半導体装置
JPS58500388A (ja) Ｐｎ接合を有するプレ−ナ半導体デバイス
JP3327571B2 (ja) 半導体装置
JPH10256529A (ja) 絶縁ゲート型炭化ケイ素サイリスタ
JPH10335649A (ja) 半導体装置およびその製造方法
JPH09129863A (ja) エミッタ・スイッチ・サイリスタ
JPH06177404A (ja) 半導体ダイオード
JPH06291320A (ja) 絶縁ゲート型バイポーラトランジスタ
KR101184378B1 (ko) 쇼트키 다이오드 및 그 제조방법
JP2003332577A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees