JPH02278503A - Magnetoresistive element drive circuit - Google Patents
Magnetoresistive element drive circuitInfo
- Publication number
- JPH02278503A JPH02278503A JP9730689A JP9730689A JPH02278503A JP H02278503 A JPH02278503 A JP H02278503A JP 9730689 A JP9730689 A JP 9730689A JP 9730689 A JP9730689 A JP 9730689A JP H02278503 A JPH02278503 A JP H02278503A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistance
- current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、磁気抵抗素子駆動回路に係り、特に磁気抵抗
素子の電流密度を適正に保持すると同時に外来ノイズお
よびセンス電流源回路の低雑音化を可能とする磁気抵抗
素子駆動回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a magnetoresistive element drive circuit, and particularly to a magnetoresistive element drive circuit that maintains an appropriate current density of a magnetoresistive element while simultaneously reducing external noise and noise of a sense current source circuit. The present invention relates to a magnetoresistive element drive circuit that enables.
所定長の磁気記録媒体に予め記録されたデータを再生す
るために磁気抵抗素子(以下、MR素子と略称する)を
用いることが知られている。この種のMR素子の動作原
理は、MR素子の抵抗変化△Rが該素子に作用する電磁
束φの関数として変化することを利用するものである。It is known to use a magnetoresistive element (hereinafter abbreviated as MR element) to reproduce data prerecorded on a magnetic recording medium of a predetermined length. The operating principle of this type of MR element utilizes the fact that the resistance change ΔR of the MR element changes as a function of the electromagnetic flux φ acting on the element.
ががる抵抗と電磁束との作用関係の変化を用いて予め記
録された磁気データを再生しているのである。Pre-recorded magnetic data is reproduced by using changes in the relationship between the increasing resistance and the electromagnetic flux.
一般に上記MR素子の抵抗変化ΔRは、該素子に作用す
る磁界Hの強さの非線形関数(特性曲線)として表現さ
れる。このようなMR素子を上記磁気記録媒体の読取ヘ
ッドとして適用するためには、データ読取の信頼性を確
保するために上記特性曲線の最も直線性の高い領域を中
心として動作するように設定することが望ましい。Generally, the resistance change ΔR of the MR element is expressed as a nonlinear function (characteristic curve) of the strength of the magnetic field H acting on the element. In order to apply such an MR element as a read head for the above-mentioned magnetic recording medium, it is necessary to set it so that it operates mainly in the most linear region of the above-mentioned characteristic curve in order to ensure data reading reliability. is desirable.
ここで、上記MR素子が予約記録されたデータを再生す
るた杓、該素子に対してバイアス電圧を印加する従来技
術として特開昭58−98826号公報がある。Here, Japanese Patent Laid-Open No. 58-98826 discloses a prior art technique for applying a bias voltage to the MR element in order to reproduce data reserved for recording.
上記公報に記載された技術によれば、各一端の端子が直
流電圧に接続されており、読取ヘッドを取り出す他端子
にもMR素子バイアス手段としての電流源が接続されて
いた。According to the technique described in the above-mentioned publication, one terminal of each terminal is connected to a DC voltage, and a current source as MR element biasing means is also connected to the other terminal from which the read head is taken out.
第3図は従来技術におけるMR抵抗素子のバイアス回路
を示す。同図において、1の破線で囲んだ範囲はMR抵
抗素子、2はMR抵抗素子のセンス電流源としてのトラ
ンジスタ、3の破線で囲んだ範囲は電流源エミッタ抵抗
、4の破線で囲んだ範囲はオフセット電圧除去用コンデ
ンサ、5は初段増幅器(前置増幅器)をそれぞれ示して
いる。FIG. 3 shows a bias circuit for an MR resistance element in the prior art. In the figure, the range surrounded by the broken line 1 is the MR resistance element, 2 is the transistor as a sense current source of the MR resistance element, the range surrounded by the broken line 3 is the current source emitter resistance, and the range surrounded by the broken line 4 is the current source emitter resistance. A capacitor for removing an offset voltage, and 5 indicate a first stage amplifier (preamplifier).
同図において、MR素子1の一端側は直流電源VCCに
接続されており、MR素子上の多端側(出力段)は、た
とえばトランジスタ2によるセンス電流源と、オフセッ
ト除去コンデンサ4を介して前置増幅器5の入力端子に
接続されている。センス電流源トランジスタ2のエミッ
タ側は電流源エミッタ抵抗3を介して直流電流V E
Eに接続されている。In the figure, one end side of the MR element 1 is connected to a DC power supply VCC, and the other end side (output stage) on the MR element is connected to a sense current source by a transistor 2 and an offset removal capacitor 4, for example. It is connected to the input terminal of amplifier 5. The emitter side of the sense current source transistor 2 receives a direct current V E via the current source emitter resistor 3.
Connected to E.
上記従来技術における電流源によるバイアス方法におい
ては、下記のような課題の存在することが本発明者によ
って明らかにされた。The present inventor has revealed that the biasing method using a current source in the prior art has the following problems.
すなわち、MR素子1から出力される信号を処理する回
路への入力端子において、MR素子抵抗値のばらつきに
よりオフセット電圧が発生する点である。That is, at the input terminal to the circuit that processes the signal output from the MR element 1, an offset voltage is generated due to variations in the MR element resistance value.
このようなオフセット電圧の発生は、処理回路に一般的
に使用される前置増幅を飽和させる傾向をもたらすため
、直流成分を除去する必要があり、そのために第3図に
示すようなオフセット電圧除去用コンデンサ4が必要と
なっていた。かかるコンデンサは実装に際して大面積を
占有することになるため、回路全体が大形化してしまう
難点があった。特に、マルチトラックを構成する磁気テ
ープ装置では、各トラック毎に上記回路構成が必要とな
るため、回路の大形化は大きな問題であった。The generation of such an offset voltage has a tendency to saturate preamplifiers commonly used in processing circuits, so it is necessary to remove the DC component, and for this purpose offset voltage removal as shown in Figure 3 4 capacitors were required. Since such a capacitor occupies a large area when mounted, there is a problem in that the entire circuit becomes large. In particular, in a multi-track magnetic tape device, the circuit configuration described above is required for each track, so increasing the size of the circuit has been a big problem.
またMR素子センス電流源によって異常量の雑音発生お
よび外来雑音の重畳によって、装置全体の性能に悪影響
を与える懸念があった。MR素子の抵抗値の増加に対し
て電流密度が一定に維持できなくなり、出力の低下およ
びMR素子の発熱増加によって断線等の現象を生じるに
至っていた。Furthermore, there is a concern that the MR element sense current source generates an abnormal amount of noise and superimposes external noise, which may adversely affect the performance of the entire device. The current density cannot be maintained constant as the resistance value of the MR element increases, resulting in a decrease in output and an increase in heat generation in the MR element, resulting in phenomena such as wire breakage.
MR素子は大きな電流源により大電力が消費されるため
、集積回路規模が消費電力によって制限されるといった
難点もあった。Since the MR element consumes a large amount of power due to its large current source, it also has the disadvantage that the integrated circuit scale is limited by the power consumption.
本発明の主たる目的は、回路を大形化することなくオフ
セット電圧の発生を抑制し、動作信頼性の高い磁気抵抗
素子駆動回路を提供することにある。A main object of the present invention is to provide a magnetoresistive element drive circuit that suppresses the occurrence of offset voltage without increasing the size of the circuit and has high operational reliability.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、MR素子の抵抗変化を電流変化として検出す
る2つの定電圧固定トランジスタおよび該電流変化に変
換する2つの固定抵抗素子と該固定抵抗素子の電圧を基
準バイアス(接地電位)と比較して上記固定抵抗素子の
電圧が設置電圧に制御するために設けられた2つの演算
回路、該演算回路の利得の周波数特性の極を定める1つ
の容量要素により直流的には無限大かつ交流的には1倍
の増幅率を持たせる誘導要素回路と該演算回路の出力電
圧により上記固定抵抗素子の端子電圧が直流的に接地電
圧となるように上記MR素子に接続された2つのセンス
電流源抵抗素子の端子電圧を制御することにより、2つ
のMR素子に接続した該誘導要素をシミュレートするも
のである。That is, two constant voltage fixed transistors detect the resistance change of the MR element as a current change, two fixed resistance elements convert it into the current change, and the voltage of the fixed resistance element is compared with a reference bias (ground potential) and the above Two arithmetic circuits are provided to control the voltage of the fixed resistance element to the installation voltage, and one capacitive element determines the pole of the frequency characteristic of the gain of the arithmetic circuit, making it infinite in direct current and 1 in alternating current. Two sense current source resistive elements are connected to the MR element so that the terminal voltage of the fixed resistive element becomes the DC ground voltage due to the output voltage of the inductive element circuit and the arithmetic circuit. By controlling the terminal voltage, the inductive element connected to two MR elements is simulated.
上記した手段によれば、初段増幅器入力端子電圧はMR
素子にそれぞれ接続された2つの誘導要素により直流的
に一定電圧になるように自己調整されるため、トランジ
スタによる電流源を用いたものに比較してDCオフセッ
ト電圧除去用コンデンサが不要となる。さらに、センス
電流源は2つのMR素子に接続された誘導手段を実現し
た固定抵抗素子であるため、該固定抵抗のみを集積回路
の外に出すことにより集積回路の大幅な消費電力の低減
が図れるため、回路の高集積化が可能となる。According to the above means, the input terminal voltage of the first stage amplifier is MR
Since the two inductive elements connected to each element are self-adjusted to a constant DC voltage, there is no need for a DC offset voltage removing capacitor compared to the case where a current source using a transistor is used. Furthermore, since the sense current source is a fixed resistance element that realizes the induction means connected to the two MR elements, it is possible to significantly reduce the power consumption of the integrated circuit by taking only the fixed resistance outside the integrated circuit. Therefore, high integration of circuits becomes possible.
また、センス電流源が誘導手段を構成した抵抗負荷であ
り、従来技術のようなトランジスタを含んでいないため
、トランジスタに大きな電流が流れることにより発生ず
るショット雑音および抵抗成分によって発生ずるジョン
ソン雑音等が低減される。In addition, since the sense current source is a resistive load that constitutes an induction means and does not include a transistor unlike the conventional technology, shot noise generated by a large current flowing through a transistor and Johnson noise generated by a resistance component are generated. reduced.
第1図は本発明の一実施例である差動接続MR抵抗素子
駆動回路を示すブロック図、第2図は差動接続MR抵抗
素子駆動回路の詳細を示すブロック図である。FIG. 1 is a block diagram showing a differentially connected MR resistance element drive circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram showing details of the differentially connected MR resistance element drive circuit.
以下、本発明の一実施例を第1図により説明する。An embodiment of the present invention will be described below with reference to FIG.
同図は3端子型MR素子の安定駆動回路であり、MR素
子1(RXRl およびRMR2)に直接定電圧バイア
スをかける前置増幅器用のベース接地トランジスタ6.
7と、該ベース接地トランジスタ6.7の出力端子電圧
C,D (本実施例では接地レベル)が一定値となるよ
うにMR素子1に接続されたセンス電流源固定抵抗電圧
E、Fと、該センス電流源固定抵抗電圧E、Fを制御す
る差動接続ジャイレータ15 (演算増幅器13.14
を含む)とを有しており、MR素子1 (RMRI
、RMR2)がその特性曲線の直線部において動作し得
るようにするため、接地電位から流出する単方向電流が
MR素子1 (R)IRI 、RMR2)に流れるよ
うにしてバイアス電圧が印加されている。The figure shows a stable drive circuit for a three-terminal MR element, in which a common-base transistor 6 for the preamplifier applies a constant voltage bias directly to the MR element 1 (RXRl and RMR2).
7, sense current source fixed resistance voltages E, F connected to the MR element 1 so that the output terminal voltages C, D (ground level in this embodiment) of the common base transistor 6.7 are constant values, A differentially connected gyrator 15 (operational amplifier 13.14) that controls the sense current source fixed resistance voltage E, F.
), and has an MR element 1 (RMRI
, RMR2) can operate in the linear part of its characteristic curve, a bias voltage is applied such that a unidirectional current flowing out from the ground potential flows through the MR element 1 (R)IRI, RMR2). .
第1図において、ジャイレータ75は読み取り信号前置
増幅器5a、5bとバイポーラ形の演算増幅器13.1
4および電流源抵抗器R3、R4とを含み、接点C,D
において、MR素子1 (RXRI % R)112
)に接続されている。共通コンデンサC1は、演算増
幅器13.14の能動負荷と共通コンデンサC1により
、ジャイレータのロールオフ角周波数に対応する値を設
定するた杓に必要なものである。In FIG. 1, the gyrator 75 includes a read signal preamplifier 5a, 5b and a bipolar operational amplifier 13.1.
4 and current source resistors R3 and R4, and contacts C and D.
In, MR element 1 (RXRI % R) 112
)It is connected to the. The common capacitor C1 is necessary for setting the value corresponding to the roll-off angular frequency of the gyrator by means of the active loads of the operational amplifiers 13, 14 and the common capacitor C1.
同図からも明らかなように、MR素子1の出力段はベー
ス接地トランジスタ7.6により定電圧に固定されてい
る。センス電流源(固定抵抗素子8.9)は誘導手段を
実現している演算増幅器13.14および抵抗素子10
.11により直流電源V E Hに接続されている。ベ
ース接地トランジスタ6.7のコレクタ出力は誘導手段
としての差動接続ジャイレータ15と増幅器16に接続
されている。差動接続ジャイレータ15は、ベース接地
1ランジスタロ、7のコレクタ電流■516 を一定値
に制御すると同時に、MR素子1の出力信号を前置増幅
器16に交流結合させるように動作する。As is clear from the figure, the output stage of the MR element 1 is fixed at a constant voltage by the common base transistor 7.6. The sense current source (fixed resistance element 8.9) is connected to an operational amplifier 13.14 and a resistance element 10 realizing the inductive means.
.. 11 to the DC power supply V E H. The collector output of the common base transistor 6.7 is connected to a differentially connected gyrator 15 and an amplifier 16 as induction means. The differentially connected gyrator 15 operates to control the collector current 516 of the grounded base transistor 1 transistor 7 to a constant value and at the same time to AC couple the output signal of the MR element 1 to the preamplifier 16.
したがって、同図の構成によれば、センス電流の大きさ
1.I2 はMR素子1のベース接地トランジスタ7.
6のエミッタ電位CおよびMR素子抵抗素子RMRI
の抵抗値によって決定される。Therefore, according to the configuration shown in the figure, the magnitude of the sense current is 1. I2 is a common base transistor 7 of the MR element 1.
6 emitter potential C and MR element resistance element RMRI
determined by the resistance value of
ここで、センス電流11I2 はエミッタ電位c1Dを
RMRで割った値に等しくなる。Here, the sense current 11I2 is equal to the value obtained by dividing the emitter potential c1D by RMR.
センス電流は、エミッタ電位C,Dを一定としてR)I
RI % RMR2の値を変化させた場合、センス電流
I、と12 の値はそれぞれRIIRI 5R4R2の
値の大きさによって決定される。このように、係る構成
によればR)IRI 、RMR2の抵抗値に対する電流
密度を一定状態に維持するように自己調整できる。The sense current is R)I with the emitter potentials C and D constant.
When the value of RI % RMR2 is changed, the values of the sense currents I and 12 are determined by the magnitude of the value of RIIRI 5R4R2, respectively. In this way, with this configuration, it is possible to self-adjust the current density with respect to the resistance values of R)IRI and RMR2 to maintain a constant state.
さらに、係る構成とすることにより、MR素子1 (
RMRI 、R)lR2)の出力インピーダンスは、ベ
ース接地トランジスタのエミッタ抵抗(10Ω)の範囲
内で極めて小なので、外来雑音の影響を受けない。した
がって、シールドが不用となる利点がある。Furthermore, by adopting such a configuration, the MR element 1 (
The output impedance of RMRI, R)lR2) is extremely small within the range of the emitter resistance (10Ω) of the common-base transistor, so it is not affected by external noise. Therefore, there is an advantage that a shield is not required.
また、センス電流源は誘導手段を構成した抵抗負荷(固
定抵抗素子8,9)である。したがってトランジスタを
含んでいないため、第3図に示すように、トランジスタ
2に大きな電流が流れることにより発生するショット雑
音および抵抗成分によって発生するジョンソン雑音等が
低減される。Further, the sense current source is a resistive load (fixed resistive elements 8, 9) that constitutes an induction means. Therefore, since no transistor is included, shot noise caused by a large current flowing through the transistor 2 and Johnson noise caused by a resistance component are reduced, as shown in FIG.
さらに、該固定抵抗素子8,9のみを集積回路の外に出
すことにより集積回路の大幅な消費電力の低減が図れる
ため、回路の高集積化が可能となる利点がある。また、
初段増幅器入力端子ASB電圧はMR素子にそれぞれ接
続された2つの誘導要素により直流的に一定電圧になる
ように自己調整されるため、トランジスタによる電流源
を用いたものに比較してDCオフセット電圧除去用コン
デンサ(第3図の符号4で示すもの)が不要であるため
、必要とするスペースの最少化が図れる。Furthermore, by placing only the fixed resistance elements 8 and 9 outside the integrated circuit, the power consumption of the integrated circuit can be significantly reduced, which has the advantage of allowing higher integration of the circuit. Also,
The first stage amplifier input terminal ASB voltage is self-adjusted to be a constant DC voltage by two inductive elements connected to each MR element, so DC offset voltage can be removed compared to one using a current source using a transistor. Since no additional capacitor (indicated by reference numeral 4 in FIG. 3) is required, the space required can be minimized.
第2図は本発明によるさらに具体的なMR素子駆動回路
を示している。この回路構成は破線60に関して対称な
構成となっている。演算増幅器59.61は電圧増幅器
の初段であるエミッタ結合増幅段62 (以下対称増幅
段63を含むものとする)を有している。該エミッタ結
合増幅段62は、エミッタ結合された一対のトランジス
タ22.23を含む。電流源トランジスタ24はバイア
ス抵抗26を介して電圧源V E Hに接続されている
。電流源用基準電圧は固定電圧VB に接続されている
。FIG. 2 shows a more specific MR element drive circuit according to the present invention. This circuit configuration is symmetrical with respect to the broken line 60. The operational amplifiers 59 and 61 have an emitter-coupled amplification stage 62 (hereinafter referred to as including a symmetrical amplification stage 63) which is the first stage of a voltage amplifier. The emitter-coupled amplifier stage 62 includes a pair of emitter-coupled transistors 22,23. Current source transistor 24 is connected to voltage source V E H via bias resistor 26 . The reference voltage for the current source is connected to a fixed voltage VB.
MR素子RMRI の出力端子はベース接地型トランジ
スタ17のエミッタに接続されている。The output terminal of the MR element RMRI is connected to the emitter of a common base type transistor 17.
該トランジスタ17のベースには、MR素子R)IRI
のバイアス電圧V E I A Sが供給されてい
る。本実施例においては、次に説明するようにベース接
地型トランジスタ17はMR素子RMRI の定電圧バ
イアス回路として動作するとともに、MR素子R)IR
I の出力端子インピーダンスはトランジスタ17の
エミッタ抵抗として、r a −k T / 9 I
eで表される(ただし、kはボルツマン定数、Tは温度
、1.はエミッタ電流である)。The base of the transistor 17 has an MR element R)IRI.
A bias voltage V E I A S is supplied. In this embodiment, as explained below, the common base transistor 17 operates as a constant voltage bias circuit for the MR element RMRI, and also operates as a constant voltage bias circuit for the MR element R)IR.
The output terminal impedance of I is r a −k T / 9 I as the emitter resistance of transistor 17
It is expressed as e (where k is the Boltzmann constant, T is the temperature, and 1 is the emitter current).
したがって、MR素子1 (RxR+ )の出力端子
Aを低インピーダンス化でき、外来雑音等の影響を比較
的小さくできるため、シールドが不要となる。更にトラ
ンジスタ17は、MR素子1 (R)IR)の前置増
幅器として動作し、三重動作を行う。Therefore, the impedance of the output terminal A of the MR element 1 (RxR+) can be made low, and the influence of external noise etc. can be made relatively small, so that a shield is not required. Furthermore, the transistor 17 operates as a preamplifier for the MR element 1 (R)IR) and performs triple operation.
ここで、前置増幅器(トランジスタ17)の利得(Ao
)は一般に、A o = Rc / r e で表
される。Here, the gain (Ao
) is generally expressed as A o = R c / r e .
さらに第2図によれば、トランジスタ17のコレクタは
抵抗手段18を介して電圧源V CCに接続されると共
にトランジスタ19のベースに接続されている。該トラ
ンジスタ19のコレクタは電圧源V。Cに接続され、エ
ミッタは2段のレベルシフトダイオード20.21を経
てエミッタ結合増幅段62の一方側の入力段に接続され
るとともに、前置増幅器の出力信号として次段増幅器1
6に接続されている。エミッタ結合増幅段62の他方側
のトランジスタ23は、上記と同様に、レベルシフトダ
イオード36.35およびトランジスタ34の3段を経
て接地電位に接続されている。Further according to FIG. 2, the collector of transistor 17 is connected via resistor means 18 to voltage source V CC and to the base of transistor 19 . The collector of the transistor 19 is connected to the voltage source V. C, and the emitter is connected to one input stage of the emitter-coupled amplification stage 62 via two stages of level shift diodes 20 and 21, and the output signal of the preamplifier is sent to the next stage amplifier 1.
6. Transistor 23 on the other side of emitter-coupled amplification stage 62 is connected to the ground potential through three stages of level shift diodes 36, 35 and transistor 34, as described above.
バッファ段65はエミッタ結合増幅段62とMR素子1
(RIRl )の電流源抵抗R3との間に接続されて
いる。このバッファ段65はトランジスタ32.33と
バイアス抵抗66とで構成されており、バイアス抵抗6
6はトランジスタ32.33の両エミッタに接続されて
いる。該バッファ段65は、約1倍の利得を有し、電流
源抵抗R3をエミッタ結合増幅段62から絶縁する高イ
ンピーダンス源として作用する。Buffer stage 65 includes emitter-coupled amplification stage 62 and MR element 1
(RIRl) and the current source resistor R3. This buffer stage 65 is composed of transistors 32 and 33 and a bias resistor 66.
6 is connected to both emitters of transistors 32 and 33. The buffer stage 65 has a gain of about 1 and acts as a high impedance source that isolates the current source resistor R3 from the emitter-coupled amplifier stage 62.
一対の能動負荷トランジスタ30.31のコレクタはそ
れぞれ前述のトランジスタ22.23のコレクタに接続
されている。またトランジスタ30.31のエミッタは
抵抗手段28.29を介して電圧源V。eに接続されて
いる。The collectors of the pair of active load transistors 30.31 are respectively connected to the collectors of the aforementioned transistors 22.23. The emitters of the transistors 30.31 are also connected to the voltage source V via resistive means 28.29. connected to e.
演算増幅器59.61の中間に位置する共通コンデンサ
C1はトランジスタ22のコレクタに接続されている。A common capacitor C1 located between the operational amplifiers 59, 61 is connected to the collector of the transistor 22.
以上の説明では、図中破線60を中心として左側に位置
する演算増幅器59について説明したが、右側に位置す
る演算増幅器61も演算増幅器59と同一構成をなすも
のである。このときの動作は同じであるのでここでは説
明は省略する。In the above description, the operational amplifier 59 located on the left side of the broken line 60 in the figure has been described, but the operational amplifier 61 located on the right side also has the same configuration as the operational amplifier 59. Since the operation at this time is the same, the explanation will be omitted here.
上記共通コンデンサC1は2つのエミッタ結合増幅段6
2.63とで共用され、能動負荷を構成しているトラン
ジスタ30.31とともに、演算増幅器59.61のロ
ールオフ角周波数に対応する極を決めるためのものであ
る。ここで演算増幅器59.61の極W。は、Wo−1
/(RX ・2C)で表すことができる。この式におい
て、RXは能動負荷抵抗、Cは共通コンデンサC1の容
量値である。この演算増幅器の直流利得A。はさらに、
Ao = Rx / (2re)で表される。The above common capacitor C1 is connected to two emitter-coupled amplifier stages 6
2.63, and together with the transistor 30.31 constituting an active load, this is used to determine the pole corresponding to the roll-off angular frequency of the operational amplifier 59.61. Here the pole W of the operational amplifier 59.61. is Wo-1
It can be expressed as /(RX ・2C). In this equation, RX is the active load resistance, and C is the capacitance value of the common capacitor C1. DC gain A of this operational amplifier. Furthermore,
It is expressed as Ao = Rx / (2re).
□l 、RMR2)の抵抗値が増加し、MR素子1 (
R)IRI )の出力端子Aの電圧が下がると、トラン
ジスタ17のコレクタ電流が増加して電流放出用抵抗1
8の電圧降下△eが大きくなる。ここで、演算増幅器5
9の非反転入力端子Eが反転入力端子りより△eだけ大
きくなったとすると、トランジスタ30.31のコレク
タ電流■2 は△CによるΔi=gnΔeなる電流が増
加する。トランジスタ30はトランジスタ31とカレン
トミラを構成しており、トランジスタ30のコレクタも
△1なる電流が増加する。The resistance value of □l, RMR2) increases, and the resistance value of MR element 1 (
When the voltage at the output terminal A of R)IRI) decreases, the collector current of the transistor 17 increases and the current discharge resistor 1
8, the voltage drop Δe increases. Here, operational amplifier 5
If the non-inverting input terminal E of the transistor 9 becomes larger than the inverting input terminal by Δe, the collector current 2 of the transistor 30.31 increases by Δi=gnΔe due to ΔC. The transistor 30 constitutes a current mirror with the transistor 31, and the collector current of the transistor 30 also increases by Δ1.
一方、エミッタ結合増幅段62は電流源トランジスタ2
4によるバイアス電流が定電流であるため、△1なる増
加電流は共通コンデンサC1に流れ込みエミッタ結合増
幅段62の出力端子電圧Fの上昇によりバッファ段65
の出力端子Bの電圧が上昇して前置増幅器のトランジス
タ17のコレクタに流れる電流が小さくなり、トランジ
スタ17の出力端子Cの電位が常に接地電位になるよう
に制御がかかる。On the other hand, the emitter-coupled amplification stage 62 is connected to the current source transistor 2
Since the bias current due to 4 is a constant current, an increased current of △1 flows into the common capacitor C1, and due to the rise in the output terminal voltage F of the emitter-coupled amplifier stage 62, the buffer stage 65
The voltage at the output terminal B of the preamplifier increases, the current flowing to the collector of the transistor 17 of the preamplifier becomes smaller, and control is applied so that the potential at the output terminal C of the transistor 17 is always at the ground potential.
逆のケースも同様に、MR素子1 (RMRI )の
抵抗値が減少し、MRs子1 (RXRI )の出力
端子Aの電圧が上がるとトランジスタ17のコレクタ電
流が減少することにより、演算増幅器59の非反転入力
端子Eの電圧が反転入力端子りよりΔeだけ小さくなる
とバッファ段65の出力端子Bの電圧が下がり、前置増
幅器のトランジスタ17の出力端子Cを接地レベルと等
しくなるように動作する。Similarly, in the opposite case, when the resistance value of MR element 1 (RMRI) decreases and the voltage at output terminal A of MR element 1 (RXRI) increases, the collector current of transistor 17 decreases, and the operational amplifier 59 increases. When the voltage at the non-inverting input terminal E becomes smaller than the inverting input terminal by Δe, the voltage at the output terminal B of the buffer stage 65 decreases, operating the output terminal C of the preamplifier transistor 17 to be equal to ground level.
媒体に記録されたデータの交流的変化に対しては、前置
増幅器用トランジスタ17により増幅しトランジスタ1
9のエミッタフォロワおよびレベルソフトダイオード2
0.21を介して一定DCレベルを中心に交流変化とし
て次段増幅器16に直線接続される。For alternating current changes in data recorded on the medium, the preamplifier transistor 17 amplifies the data and the transistor 1
9 emitter followers and level soft diodes 2
0.21, it is connected in a straight line to the next stage amplifier 16 as an alternating current change around a constant DC level.
方、差動増幅器として機能するエミッタ結合増幅段62
は、共通コンデンサC1と能動負荷とによるロールオフ
角周波数に対応する極との作用により、演算増幅器59
.61の全体の増幅率は対してはフィードバックはかか
らない。On the other hand, an emitter-coupled amplification stage 62 that functions as a differential amplifier.
is the operational amplifier 59 due to the action of the pole corresponding to the roll-off angular frequency due to the common capacitor C1 and the active load.
.. No feedback is applied to the overall amplification factor of 61.
本発明は、以上説明したように、MR素子1 (RMR
I 、R)112 )はベース接地型トランジスタ17
.56による定電圧駆動であり、MR素子抵抗値の変化
に関係なく特性曲線の最も直線性の高い領域の電流密度
に保たれるため、MR素子の摩耗(抵抗値増大)による
温度上昇でMR素子の断線、あるいは媒体に記録された
情報の減磁といったことが効果的に抑止される。As explained above, the present invention provides the MR element 1 (RMR
I, R) 112) is a common base transistor 17
.. 56, and the current density is maintained at the most linear region of the characteristic curve regardless of changes in the MR element resistance value. This effectively prevents wire breakage or demagnetization of information recorded on the medium.
また、MR素子1の出力端子Aは低インピーダンス駆動
であり、外来ノイズの影響を最小限に抑制できるた釣、
シールドが不要となる。さらに、MR素子の電流源は固
定抵抗負荷であり、トランジスタ使用によるショート雑
音、ジョンソン雑音が比較的小さくできる。また、大き
な電流が流れる電流固定抵抗R3、R4を集積回路の外
付けにすることによって、高集積化が実現できている。In addition, the output terminal A of the MR element 1 is driven by low impedance, and the influence of external noise can be minimized.
No need for shield. Furthermore, the current source of the MR element is a fixed resistance load, and short circuit noise and Johnson noise due to the use of transistors can be made relatively small. Further, high integration can be achieved by attaching the current fixed resistors R3 and R4 through which a large current flows externally to the integrated circuit.
前置増幅器出力電圧は直流的に常に一定電圧に制御され
るため、前置増幅器と次段増幅器間が直結接続可能とな
る。したがって、直流オフセット検出用コンデンサが不
要になり高集積化が容易といった効果がある。Since the preamplifier output voltage is always controlled to a constant DC voltage, direct connection between the preamplifier and the next stage amplifier is possible. Therefore, there is an effect that a capacitor for detecting a DC offset is not required and high integration is easy.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、本発明によれば省スペースで回路の高集積化
を図ることができるとともに、外来雑音の影響を抑止し
て信頼性の高い磁気抵抗素子駆動回路を得ることができ
る。That is, according to the present invention, it is possible to achieve high integration of the circuit while saving space, and to obtain a highly reliable magnetoresistive element drive circuit by suppressing the influence of external noise.
第1図は本発明の一実施例である差動接続MR抵抗素子
駆動回路を示すブロック図、
第2図は差動接続MR抵抗素子駆動回路の詳細を示すブ
ロック図、
第3図は従来技術におけるMR抵抗素子駆動回路を示す
ブロック図である。
1・・・MR(磁気抵抗)素子、2・・・センス電流源
トランジスタ、3・・・電流源エミッタ抵抗、4・・・
オフセット電圧除去用コンデンサ、5・・・前置増幅器
、5a、5b・・・読み取り信号前置増幅器、6・・・
ベース接地トランジスタ、7・・・ベース接地トランジ
スタ、8〜11・・・固定抵抗素子(R3−R6)、1
3.14・・・演算増幅器、15・・・差動接続ジャイ
レータ、16・・・増幅器、17・・・トランジスタ、
18・・・抵抗手段、19・・・トランジスタ、20・
・・レベルシフトダイオード、21・・・レベルシフト
ダイオード、22・・・トランジスタ、23・・・トラ
ンジスタ、24・・・電流源トランジスタ、26・・・
バイアス抵抗、25〜29・・・抵抗手段、30〜34
・・・トランジスタ、35・・・レベルシフトダイオー
ド、36・・・レベルシフトダイオード、59・・・演
算増幅器、6I・・・演算増幅器、62・・・エミッタ
結合増幅段、63・・・エミッタ結合増幅段、65・・
・バッファ段、66・・・バイアス抵抗、75・・・ジ
ャイレータ、cl・・・共通コンデンサ。Fig. 1 is a block diagram showing a differentially connected MR resistance element drive circuit which is an embodiment of the present invention, Fig. 2 is a block diagram showing details of the differentially connected MR resistance element drive circuit, and Fig. 3 is a conventional technology. FIG. 2 is a block diagram showing an MR resistance element drive circuit in FIG. 1...MR (magnetoresistive) element, 2...Sense current source transistor, 3...Current source emitter resistance, 4...
Offset voltage removal capacitor, 5... Preamplifier, 5a, 5b... Read signal preamplifier, 6...
Base-grounded transistor, 7... Base-grounded transistor, 8-11... Fixed resistance element (R3-R6), 1
3.14... operational amplifier, 15... differential connection gyrator, 16... amplifier, 17... transistor,
18...Resistance means, 19...Transistor, 20.
... Level shift diode, 21... Level shift diode, 22... Transistor, 23... Transistor, 24... Current source transistor, 26...
Bias resistor, 25-29...resistance means, 30-34
...Transistor, 35...Level shift diode, 36...Level shift diode, 59...Operation amplifier, 6I...Operation amplifier, 62...Emitter coupled amplification stage, 63...Emitter coupled Amplification stage, 65...
- Buffer stage, 66...bias resistor, 75...gyrator, cl...common capacitor.
Claims (1)
2つの定電圧固定トランジスタと、該電流変化に変換す
る2つの固定抵抗素子と、該固定抵抗素子の電圧を基準
バイアス(接地電位)と比較して上記固定抵抗素子の電
圧を設置電圧に制御する2つの演算回路と、該演算回路
の利得の周波数特性の極を定める1つの容量要素とによ
り直流的には無限大かつ交流的には1倍の増幅率を持た
せる誘導要素回路と、該演算回路の出力電圧により上記
固定抵抗素子の端子電圧が直流的に接地電圧となるよう
に上記磁気抵抗素子に接続された2つのセンス電流源抵
抗素子とを有する磁気抵抗素子駆動回路。1. Two constant voltage fixed transistors that detect the resistance change of the magnetoresistive element as a current change, two fixed resistance elements that convert the change in current, and compare the voltage of the fixed resistance element with a reference bias (ground potential). and two arithmetic circuits that control the voltage of the fixed resistance element to the set voltage, and one capacitive element that determines the pole of the frequency characteristic of the gain of the arithmetic circuit. An inductive element circuit having a double amplification factor, and two sense current source resistors connected to the magnetoresistive element so that the terminal voltage of the fixed resistance element becomes DC ground voltage due to the output voltage of the arithmetic circuit. A magnetoresistive element drive circuit having a magnetoresistive element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9730689A JPH02278503A (en) | 1989-04-19 | 1989-04-19 | Magnetoresistive element drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9730689A JPH02278503A (en) | 1989-04-19 | 1989-04-19 | Magnetoresistive element drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278503A true JPH02278503A (en) | 1990-11-14 |
Family
ID=14188807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9730689A Pending JPH02278503A (en) | 1989-04-19 | 1989-04-19 | Magnetoresistive element drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278503A (en) |
-
1989
- 1989-04-19 JP JP9730689A patent/JPH02278503A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574986B2 (en) | Disk storage system | |
| US5122915A (en) | Low-noise preamplifier for magneto-resistive heads | |
| JPH1166510A (en) | Current bias current sensing magnetoresistive preamplifier, integrated circuit for preamplification, and related methods | |
| JP2572528B2 (en) | Data storage device | |
| JPS594769B2 (en) | Transducer output sensing circuit | |
| CN1079560C (en) | Single-Ended Powered Preamplifier with High Power Supply Rejection Ratio | |
| JPH06139525A (en) | Reproducing device for magneto-resistance effect type head | |
| US5793551A (en) | Amplifier having a differential input capacitance cancellation circuit | |
| JP2994522B2 (en) | Preamplifier for magnetoresistive element | |
| US7251091B2 (en) | Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough | |
| JPH02278503A (en) | Magnetoresistive element drive circuit | |
| US5939940A (en) | Low noise preamplifier for a magnetoresistive data transducer | |
| US6154333A (en) | Amplification circuit | |
| US6107888A (en) | Method to equalize input currents to differential-to-single-ended amplifier configuration | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| JPH11203611A5 (en) | ||
| JPS6117072A (en) | Resistance variation detecting circuit | |
| JPS6040504A (en) | Detecting circuit for resistance change | |
| JP2770292B2 (en) | Circuit for detecting change in resistance of magnetoresistive element | |
| JP2770291B2 (en) | Circuit for detecting change in resistance of magnetoresistive element | |
| JPH08255302A (en) | Magnetic head read amplifier circuit and magnetic head control circuit | |
| JPH1131302A (en) | Read amplifier circuit and semiconductor integrated circuit | |
| JPS62188411A (en) | gain control circuit | |
| JP2008054075A (en) | Semiconductor integrated circuit, and magnetic storage device using the same | |
| JPH0755682Y2 (en) | Magnetic recording / reproducing device |